JP2527326Y2 - 回路基板装置 - Google Patents

回路基板装置

Info

Publication number
JP2527326Y2
JP2527326Y2 JP1988101558U JP10155888U JP2527326Y2 JP 2527326 Y2 JP2527326 Y2 JP 2527326Y2 JP 1988101558 U JP1988101558 U JP 1988101558U JP 10155888 U JP10155888 U JP 10155888U JP 2527326 Y2 JP2527326 Y2 JP 2527326Y2
Authority
JP
Japan
Prior art keywords
electronic component
pair
side surfaces
lead terminals
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988101558U
Other languages
English (en)
Other versions
JPH0224574U (ja
Inventor
秀雄 栗原
Original Assignee
太陽誘電 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電 株式会社 filed Critical 太陽誘電 株式会社
Priority to JP1988101558U priority Critical patent/JP2527326Y2/ja
Publication of JPH0224574U publication Critical patent/JPH0224574U/ja
Application granted granted Critical
Publication of JP2527326Y2 publication Critical patent/JP2527326Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、混成集積回路等のための回路基板装置に関
する。
[従来の技術] 混成集積回路を製造する際に、使用する電子部品(例
えばIC)を、実質的に同一な電気的特性を有しているに
も拘らず寸法が幾らか相違するものに換えなければなら
ないことがしばしば生じる。この場合、電子部品に合せ
て部品取付用ランドのパターンを変えれば必然的に混成
集積回路がコスト高になる。
この問題を解決するために、複数種の電子部品に適合
するように部品取付用ランドを大きめに予め設けておく
ことが考えられる。しかし、部品取付用ランドを大面積
に形成すると、ここに塗布されるクリーム半田(ペスト
状半田)の量も多くなり、リフロー半田付け時に部品取
付用ランドから半田が流出して端子間短絡を起したり、
電子部品のリードの位置ずれを生じさせることがある。
この種の問題を解決するために部品取付用ランドを半
田レジストで分割し、複数種の電子部品(IC)に対応さ
せることが例えば実開昭62−196376号公報に開示されて
いる。
[考案が解決しようとする課題] しかし、半田レジストによって部品取付用ランドを分
割する場合には、半田レジストの厚みに限界があり、基
板上における高さがさほど高くならない。この結果、ラ
ンドの分割された一方の領域に多量の半田が塗布された
場合、半田が半田レジストを乗り越えて他方の領域側ラ
ンドに流れてしまい、半田の流れを十分に阻止すること
ができなかった。
そこで、本考案の目的は、半田流動の阻止を良好且つ
容易に達成することができる回路基板装置を提供するこ
とにある。
[課題を解決するための手段] 上記目的を達成するための本考案は、平面的に見て互
いに平行な一対の側面を有する電子部品本体部の前記一
対の側面のそれぞれから第1のピッチで複数のリード端
子が導出されている第1の電子部品と、平面的に見て互
いに平行な一対の側面を有する電子部品本体部の前記一
対の側面のそれぞれから前記第1のピッチと同一のピッ
チ又は前記第1のピッチの整数倍の第2のピッチで複数
のリード端子が導出され且つこの電子部品本体部の前記
一対の側面の一方から導出されたリード端子の先端と前
記一対の側面の他方から導出されたリード端子の先端と
の相互間距離が前記第1の電子部品の前記一対の側面の
一方から導出されたリード端子の先端と前記一対の側面
の他方から導出されたリード端子の先端との相互間距離
と異なるように形成された第2の電子部品とを選択的に
半田で固着するための回路基板装置において、前記第1
の電子部品の一方の側面から導出された前記複数のリー
ド端子と前記第2の電子部品の一方の側面から導出され
た前記複数のリード端子とを選択的に半田付けするため
の複数の第1のランドと、前記第1の電子部品の他方の
側面から導出された前記複数のリード端子を半田付けす
るための複数の第1の領域と前記第2の電子部品の他方
の側面から導出された前記複数のリード端子を半田付け
するために前記複数の第1の領域に対してそれぞれ隣接
配置された第2の領域とからなる複数の第2のランドと
を備え、且つ前記複数の第1の領域は互いに並置され、
前記複数の第2の領域は互いに並置され、前記複数の第
2のランドの前記第1の領域と前記第2の領域とのいず
れか一方の全部が樹脂層で被覆されていることを特徴と
する回路基板装置に係わるものである。
[考案の作用及び効果] 本考案は次の作用効果を有する。
(イ)第2のランドに第1及び第2の電子部品を半田付
けするための第1及び第2の領域を設けたにも拘わら
ず、第1又は第2の電子部品の選択に応じて第1及び第
2の領域のいずれか一方の全部を樹脂層で被覆するの
で、溶融半田の不要な流動を確実に阻止し、リード端子
の位置ずれを防ぐことができる。
(ロ)複数の第1の領域及び第2の領域のそれぞれが互
いに並置されているので、複数の第1又は第2の領域を
樹脂層によって容易に被覆することができる。
[実施例] 次に、第1図〜第3図を参照して本考案の混成集積回
路を説明する。
まず、第1図(A)に示すように、アルミナ磁器基板
から成る回路基板1上に配線導体2、一方の側の部品取
付用ランド3及び他方の側の部品取付用ランド4を設け
る。一方の側の部品取付用ランド3と他方の側の部品取
付用ランド4とはIC等の電子部品のリードに対応するよ
うに配置されている。一方の側の部品取付用ランド3は
複数種の電子部品で共通に使用するように形成されてい
る。他方の側の部品取付用ランド4は、複数種の電子部
品に対応することができるように長めに形成されてい
る。更に詳しく述べると、第1図(A)〜(D)でほぼ
正方形に示されている複数個の第1のランド3は、第1
図(D)及び第2図及び第3図から明らかなように第1
及び第2の電子部品7a、7bの本体部の互いに平行に延び
る一対の側面の一方から導出されている複数のリード端
子9に対応するように配置されている。また、第1図
(A)〜(D)で長方形に示されている第2のランド4
は第1図(D)及び第2図及び第3図から明らかなよう
に第1及び第2の電子部品7a、7bの本体部の平面的に見
て平行に延びる一対の側面の他方から導出されている複
数のリード端子10に対応するように配置されている。第
2のランド4の第1図(A)〜(C)における左半分は
第1の電子部品7aのリード端子10を接続するための第1
の領域であり、第1図(A)〜(C)の右半分は第2の
電子部品7bのリード端子10を接続するための第2の領域
である。複数の第2のランド4の左半分即ち第1の領域
は互いに並置され、右半分即ち第2の領域も互いに並置
されている。第2のランド4の第1及び第2の領域は第
1図(D)及び第2図及び第3図に示すように帯状に延
びている半田流動を阻止するための樹脂層11で選択的に
覆われる。
次に、第1図(B)に斜線を付して示すように、抵抗
ペーストを印刷し、焼成することによって厚膜抵抗体層
5を形成する。
次に、第1図(C)及び第2図に示すように、一方及
び他方の側の部品取付用ランド3、4、及びリードラン
ド(図示せず)等を除いた領域にオーバーコートガラス
層6を形成する。以上の工程で製作された回路基板装置
は、第2図に示す幅狭の第1の電子部品7aと第3図に示
す幅広の第2の電子部品7bとの両方に適合する。第1及
び第2の電子部品7a、7bは、SOP型パッケージICから成
り、平板状本体部8と、一方及び他方の側のリード端子
9、10とを備えている。
第1図(C)に示す共通の回路基板装置に第1の電子
部品7aを搭載する場合には、第1図(D)及び第2図に
示すように部品取付用ランド4の右半分を覆うようにエ
ポキシ系樹脂層11を設ける。次に、クリーム半田(ペー
スト状半田)を部品取付用ランド3及びランド4の露出
部に塗布し、リフロー半田付け方法によってリード端子
9、10を部品取付用ランド3、4に半田12で固着する。
リード端子10のためのランド4は、樹脂層11によって
狭められているので、このランド4の半田の量は少な
い。従って、リード端子10の相互間の短絡や、半田12の
かたよりに基づくリード端子10の位置ずれを防ぐことが
できる。
幅の広い第2の電子部品7bを搭載する場合には、第3
図に示すように部品取付用ランド4の左半分を覆うよう
に樹脂層11を設け、一方のリード端子9を第3図に示す
ように共通のランド3に半田12で固着し、他方のリード
端子10をランド4の露出部分に半田12で固着する。第2
の電子部品7bのリード端子9、10の相互間隔(ピッチ)
は第1の電子部品7aとほぼ同一又は整数倍であるが、幅
は第1の電子部品7aよりも大きい。この第2の電子部品
7bをリフロー半田付けする際にも、半田12に基づくリー
ド端子10の相互間の短絡やリード端子10の位置ずれが防
止される。
[変形例] 本考案は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。
(1)一方の側の部品取付用ランド3もリード端子10に
延びる方向に長手に形成し、この一部を樹脂層11と同一
のもので選択的に覆うようにしてもよい。
(2)樹脂層11をオーバーコートガラス層6のように全
体的に設け、回路基板の保護層としての働きを持たせて
もよい。
【図面の簡単な説明】
第1図(A)(B)(C)(D)は本考案の実施例に係
わる混成集積回路の一部を製造工程順に示す平面図、 第2図は第1図(D)のII−II線に相当する部分を示す
断面図、 第3図は第2の電子部品を搭載した状態を示す第2図に
対応する部分の断面図である。 1…回路基板、3,4…ランド、7a…第1の電子部品、7b
…第2の電子部品、9,10…リード端子、11、樹脂層、12
…半田。

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】平面的に見て互いに平行な一対の側面を有
    する電子部品本体部の前記一対の側面のそれぞれから第
    1のピッチで複数のリード端子が導出されている第1の
    電子部品と、平面的に見て互いに平行な一対の側面を有
    する電子部品本体部の前記一対の側面のそれぞれから前
    記第1のピッチと同一のピッチ又は前記第1のピッチの
    整数倍の第2のピッチで複数のリード端子が導出され且
    つこの電子部品本体部の前記一対の側面の一方から導出
    されたリード端子の先端と前記一対の側面の他方から導
    出されたリード端子の先端との相互間距離が前記第1の
    電子部品の前記一対の側面の一方から導出されたリード
    端子の先端と前記一対の側面の他方から導出されたリー
    ド端子の先端との相互間距離と異なるように形成された
    第2の電子部品とを選択的に半田で固着するための回路
    基板装置において、 前記第1の電子部品の一方の側面から導出された前記複
    数のリード端子と前記第2の電子部品の一方の側面から
    導出された前記複数のリード端子とを選択的に半田付け
    するための複数の第1のランドと、 前記第1の電子部品の他方の側面から導出された前記複
    数のリード端子を半田付けするための複数の第1の領域
    と前記第2の電子部品の他方の側面から導出された前記
    複数のリード端子を半田付けするために前記複数の第1
    の領域に対してそれぞれ隣接配置された第2の領域とか
    らなる複数の第2のランドと を備え、且つ前記複数の第1の領域は互いに並置され、 前記複数の第2の領域は互いに並置され、 前記複数の第2のランドの前記第1の領域と前記第2の
    領域とのいずれか一方の全部が樹脂層で被覆されている
    ことを特徴とする回路基板装置。
JP1988101558U 1988-07-30 1988-07-30 回路基板装置 Expired - Lifetime JP2527326Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988101558U JP2527326Y2 (ja) 1988-07-30 1988-07-30 回路基板装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988101558U JP2527326Y2 (ja) 1988-07-30 1988-07-30 回路基板装置

Publications (2)

Publication Number Publication Date
JPH0224574U JPH0224574U (ja) 1990-02-19
JP2527326Y2 true JP2527326Y2 (ja) 1997-02-26

Family

ID=31330665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988101558U Expired - Lifetime JP2527326Y2 (ja) 1988-07-30 1988-07-30 回路基板装置

Country Status (1)

Country Link
JP (1) JP2527326Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163876U (ja) * 1984-09-29 1986-04-30
JPS62196376U (ja) * 1986-06-04 1987-12-14

Also Published As

Publication number Publication date
JPH0224574U (ja) 1990-02-19

Similar Documents

Publication Publication Date Title
US7573722B2 (en) Electronic carrier board applicable to surface mounted technology (SMT)
US7547963B2 (en) Semiconductor device and its wiring method
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
US4697204A (en) Leadless chip carrier and process for fabrication of same
JPH10294553A (ja) 回路基板
JP2527326Y2 (ja) 回路基板装置
JPH0563346A (ja) チツプ型電子部品を搭載した装置
JPH0611531Y2 (ja) 回路基板装置
JPH07263849A (ja) 印刷回路基板
JP3957158B2 (ja) プリント基板
JP2528436B2 (ja) 回路基板装置の製造方法
JPH0744043Y2 (ja) プリント配線板
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JPH04147660A (ja) 電子部品
JPH04264795A (ja) チップ部品搭載パッド
JPS63283051A (ja) 混成集積回路装置用基板
JP2503565Y2 (ja) プリント配線基板の部品実装構造
JP2555303Y2 (ja) 印刷配線板
JP2522585Y2 (ja) ドーナツ型ジヤンパ線ユニツト
JPH06105829B2 (ja) 表面実装型電子部品の半田付け方法
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
JPH04223361A (ja) 電子部品搭載用基板
JPH03800B2 (ja)
JPH04271190A (ja) 表面実装型半導体装置の実装方法
JPS62281454A (ja) 電子回路部品の実装方法