JPH06105829B2 - Soldering method for surface mount electronic components - Google Patents

Soldering method for surface mount electronic components

Info

Publication number
JPH06105829B2
JPH06105829B2 JP63335319A JP33531988A JPH06105829B2 JP H06105829 B2 JPH06105829 B2 JP H06105829B2 JP 63335319 A JP63335319 A JP 63335319A JP 33531988 A JP33531988 A JP 33531988A JP H06105829 B2 JPH06105829 B2 JP H06105829B2
Authority
JP
Japan
Prior art keywords
solder paste
lead terminal
land
paste layer
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63335319A
Other languages
Japanese (ja)
Other versions
JPH02177390A (en
Inventor
哲也 前田
恵介 染谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP63335319A priority Critical patent/JPH06105829B2/en
Publication of JPH02177390A publication Critical patent/JPH02177390A/en
Publication of JPH06105829B2 publication Critical patent/JPH06105829B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、4方向フラット・パッケージ(QFP)を備え
たLSI等の表面実装型電子部品を回路基板にリフロー法
で半田付けする方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for soldering a surface mount type electronic component such as an LSI having a four-way flat package (QFP) to a circuit board by a reflow method.

[従来の技術] 表面実装型電子部品を回路基板に半田付けする方法の1
つとして、第5図に示すように回路基板1上のリード端
子接続用ランド2の上に印刷によって半田ペースト層3
を独立に形成し、この上にリード端子を配置し、半田ペ
ースト層3を加熱してリフロー法でリード端子をランド
2に接続する方法がある。なお、ランド2はオーバーコ
ート絶縁層4から帯状に露出している。
[Prior Art] Method 1 for soldering a surface mount electronic component to a circuit board
As shown in FIG. 5, the solder paste layer 3 is printed on the lead terminal connecting lands 2 on the circuit board 1 by printing.
Is independently formed, the lead terminals are arranged on the above, the solder paste layer 3 is heated, and the lead terminals are connected to the lands 2 by the reflow method. The land 2 is exposed in a strip shape from the overcoat insulating layer 4.

半田付けの別の方法として、第6図に示すように、複数
のランド2を横切るように共通の帯状半田ペースト層3
を設ける方法がある。この場合には、リフロー時に溶融
半田が表面張力の関係でランド2及びリード端子に吸い
取られ、独立した半田付けが可能になる。
As another method of soldering, as shown in FIG. 6, a common strip-shaped solder paste layer 3 is provided so as to cross a plurality of lands 2.
There is a method of providing. In this case, the molten solder is sucked by the land 2 and the lead terminal during the reflow due to the surface tension, and independent soldering becomes possible.

[発明が解決しようとする課題] ところで、第5図に示す方法では、半田ペースト(クリ
ーム半田)を印刷する時に位置ずれが生じ、第7図に示
すようにリード端子5を接続した時にランド2の相互間
が半田3aで短絡したり、半田不足による接続不良が生じ
ることがある。
[Problems to be Solved by the Invention] By the way, in the method shown in FIG. 5, misalignment occurs when solder paste (cream solder) is printed, and when the lead terminals 5 are connected as shown in FIG. There may be a short circuit between the two with the solder 3a, or a poor connection due to insufficient solder.

一方、第6図の方法によれば、半田ペースト層3の位置
ずれの問題は解決されるが、溶融半田が均一にランド2
上に分布しないために第5図の方法と同様にランド2間
の半田による短絡や、半田不足による接続不良等が生じ
る。また、第6図の方法には細長いランド2に直交する
ように半田ペースト層3を印刷するために、半田ペース
トがメタルスクリーン内に充填しにくいという問題もあ
る。
On the other hand, according to the method of FIG. 6, the problem of the positional displacement of the solder paste layer 3 is solved, but the molten solder is uniformly applied to the land 2.
Since it is not distributed above, short circuit due to solder between the lands 2 and connection failure due to insufficient solder occur as in the method of FIG. Further, the method of FIG. 6 has a problem that it is difficult to fill the solder screen into the metal screen because the solder paste layer 3 is printed so as to be orthogonal to the elongated land 2.

そこで、本発明の目的は、不良の発生を少なくすること
ができる表面実装型電子部品の半田付け方法を提供する
ことにある。
Then, the objective of this invention is providing the soldering method of the surface mount type electronic component which can reduce generation | occurrence | production of a defect.

[課題を解決するための手段] 上記目的を達成するための本願発明は、細長い形状を有
して互いに平行に配置されている多数のリード端子接続
用ランドを備えた回路基板上に前記リード端子接続用ラ
ンドに交差するように半田ペーストを帯状に印刷して帯
状の半田ペースト層を形成する工程と、前記リード端子
接続用ランドの上に前記半田ペースト層を介して表面実
装型電子部品のリード端子を配置する工程と、前記半田
ペースト層を加熱して前記リード端子を前記リード端子
接続用ランドに半田付けする工程とからなる表面実装型
電子部品の半田付け方法において、前記帯状の半田ペー
スト層が前記リード端子接続用ランドに対して斜めに交
差すると共に複数のリード端子接続用ランドにまたがる
ように半田ペーストを印刷し、且つ各リード端子接続用
ランドの複数箇所に分散して半田ペーストが塗布される
ように前記帯状の半田ペースト層を複数設けることを特
徴とする表面実装型電子部品の半田付け方法に係わるも
のである。
[Means for Solving the Problems] The present invention for achieving the above-mentioned object is to provide the lead terminals on a circuit board having a large number of lead terminal connection lands that are elongated and arranged in parallel with each other. A step of forming a strip-shaped solder paste layer by printing a strip of solder paste so as to intersect the connection lands; and a lead of a surface mount electronic component through the solder paste layer on the lead terminal connection lands. A soldering method for a surface-mounted electronic component, comprising a step of arranging terminals and a step of heating the solder paste layer to solder the lead terminals to the lead terminal connection lands, wherein the strip-shaped solder paste layer Solder paste is printed so as to cross the lead terminal connecting lands at an angle and straddle a plurality of lead terminal connecting lands. The present invention relates to a method for soldering a surface-mounted electronic component, wherein a plurality of the band-shaped solder paste layers are provided so that the solder paste is applied to the plurality of land for connecting terminal terminals in a dispersed manner.

[作用] 本発明においても、第6図に示す従来方法と同様に複数
のリード端子接続用ランドにまたがるように半田ペース
トを印刷するので、印刷のパターンずれの問題はさほど
発生しない。また、1個のリード端子接続用ランドの複
数箇所に半田ペーストが分割配置される。従ってリフロ
ー(再溶融)時の半田の片寄りが少なくなり、短絡や接
続不良の発生が少なくなる。また、帯状の半田ペースト
層をリード端子接続用ランドに対して斜めに交差させる
ので、ランドに基づく段差による印刷妨害をさほど受け
ず、半田ペーストの印刷を良好に行うことができ、結果
としてリード端子の接続不良が少なくなる。
[Operation] Also in the present invention, since the solder paste is printed so as to extend over a plurality of lead terminal connecting lands as in the conventional method shown in FIG. 6, the problem of printing pattern deviation does not occur so much. Further, the solder paste is divided and arranged at a plurality of locations on one lead terminal connecting land. Therefore, the deviation of the solder during reflow (remelting) is reduced, and the occurrence of short circuits and defective connections is reduced. In addition, since the strip-shaped solder paste layer intersects the lead terminal connecting land at an angle, the solder paste can be printed satisfactorily without being greatly affected by the step difference due to the land, and as a result, the lead terminal can be printed. Less connection failure.

[実施例] 次に、第1図〜第4図を参照して本発明の実施例に係わ
る表面実装型電子部品の半田付け方法を説明する。
[Embodiment] Next, a method for soldering a surface mount electronic component according to an embodiment of the present invention will be described with reference to FIGS. 1 to 4.

第3図及び第4図に原理的に示す4方向フラット・パッ
ケージ型電子部品6を使用して混成集積回路を製作する
ために、第2図に示すガラスエポキシから成る回路基板
1を用意する。この回路基板1上には電子部品6の4方
向のリード端子5に対応してリード端子接続用のランド
2が配置されている。各方向における複数のランド2は
極めて狭いピッチ(0.65mm)で並置され、且つ細長く形
成されている。なお、ランド2はオーバーコート絶縁層
4で区画されている。
In order to manufacture a hybrid integrated circuit using the four-direction flat package type electronic component 6 shown in principle in FIGS. 3 and 4, the circuit board 1 made of glass epoxy shown in FIG. 2 is prepared. Lands 2 for connecting lead terminals are arranged on the circuit board 1 so as to correspond to the lead terminals 5 in four directions of the electronic component 6. The plurality of lands 2 in each direction are juxtaposed at an extremely narrow pitch (0.65 mm) and are elongated. The land 2 is partitioned by the overcoat insulating layer 4.

次に、メタルスクリーンを使用して半田ペースト(クリ
ーム半田)を印刷することによって半田ペースト帯状塗
布領域即ち帯状半田ペースト層3を形成する。半田ペー
スト層3は、細長いランド2に約45度の角度で交差する
帯状パターンを有する。3つのランド2に接している半
田ペースト層3の幅は0.35mm、長さは1.0mm、厚さは0.2
mmである。この半田ペースト層3の幅は第6図の半田ペ
ースト層3の幅の約半分である。半田ペースト層3はラ
ンド2とほぼ同一のピッチで平行に多数設けられ、1つ
のランド2上に3つの半田ペースト層3が接している。
各ランド2に対する半田ペースト量を均一化するため
に、1方向のランド群の最も端のランド2から半田ペー
スト層3は更に外方向に少し突き出ている。各方向のラ
ンド2の群に塗布する半田ペーストの合計の量は、1つ
のランド2が要求している半田ペーストの量にランド数
を乗算した値である。半田ペースト層3のパターンは印
刷方向に対して約45度の角度を有するので、第6図の従
来例に比べて印刷性が良い。
Next, a solder paste (cream solder) is printed using a metal screen to form a solder paste band-shaped application region, that is, a band-shaped solder paste layer 3. The solder paste layer 3 has a strip-shaped pattern that intersects the elongated land 2 at an angle of about 45 degrees. The width of the solder paste layer 3 in contact with the three lands 2 is 0.35 mm, the length is 1.0 mm, and the thickness is 0.2.
mm. The width of the solder paste layer 3 is about half the width of the solder paste layer 3 shown in FIG. A large number of solder paste layers 3 are provided in parallel with the lands 2 at substantially the same pitch, and three lands 2 are in contact with one land 2.
In order to make the amount of solder paste for each land 2 uniform, the solder paste layer 3 further projects slightly outward from the land 2 at the end of the one-direction land group. The total amount of solder paste applied to the group of lands 2 in each direction is a value obtained by multiplying the amount of solder paste required by one land 2 by the number of lands. Since the pattern of the solder paste layer 3 has an angle of about 45 degrees with respect to the printing direction, the printability is better than that of the conventional example shown in FIG.

次に、第3図に示すように、半田ペースト層3の上に電
子部品6のリード端子5を配置する。半田ペーストは接
着力を有するので、リード端子5はランド2に仮固定さ
れる。
Next, as shown in FIG. 3, the lead terminals 5 of the electronic component 6 are arranged on the solder paste layer 3. Since the solder paste has an adhesive force, the lead terminal 5 is temporarily fixed to the land 2.

次に、半田ペースト層3を加熱して溶融(リフロー)さ
せる。半田ペースト層3が溶融すると、表面張力の関係
で絶縁層4上の溶融半田がランド2及びリード端子5に
吸い取られる。これにより、複数のランド2にまたがっ
ていた半田ペースト層3は分断され、独立した半田層に
なる。また、同一のランド2の3箇所の半田ペースト層
3も溶融によって第4図に示すように一体化され、単一
の半田層3aでリード端子5とランド2が接続される。な
お、第1図の半田ペースト層3は第6図の場合に比べて
幅狭に形成されているので、リフロー時にランド2上に
円滑に吸い取られる。
Next, the solder paste layer 3 is heated to melt (reflow). When the solder paste layer 3 melts, the molten solder on the insulating layer 4 is absorbed by the land 2 and the lead terminal 5 due to the surface tension. As a result, the solder paste layer 3 extending over the plurality of lands 2 is divided and becomes an independent solder layer. Also, the solder paste layers 3 at three locations on the same land 2 are integrated by melting as shown in FIG. 4, and the lead terminal 5 and the land 2 are connected by a single solder layer 3a. Since the solder paste layer 3 of FIG. 1 is formed narrower than that of FIG. 6, the solder paste layer 3 is smoothly sucked onto the lands 2 during reflow.

本実施例の方法によれば、半田の均一分布化が達成さ
れ、且つ第6図の従来方法に比べて半田の濡れ性が向上
する。このため、第5図及び第6図の従来例に比べてラ
ンド2間の短絡の発生率が30%減少した。
According to the method of this embodiment, uniform distribution of the solder is achieved, and the wettability of the solder is improved as compared with the conventional method of FIG. As a result, the occurrence rate of short-circuit between the lands 2 was reduced by 30% as compared with the conventional example shown in FIGS.

[変形例] 本発明は上述の実施例に限定されるものでなく、変形が
可能なものである。例えば、半田ペースト層3のランド
2に対する角度を種々変えることができる。但し、印刷
性や隣接ランドとの関係で25度〜45度の範囲にすること
が望ましい。また、実施例では1つのランド2に対して
3つの半田ペースト層3が接しているが、2つが接する
ようにすること、又は4つ以上接するようにすることも
可能である。また、ランド群に対して複数の帯状半田ペ
ースト層3を設ける代りに、1つの帯状半田ペースト層
を蛇行させてもよい。即ち、第1図の半田ペースト層3
の端部を相互に接続するようにしてもよい。また、第1
図ではランド2と半田ペースト層3とのパターンの相互
関係を明確にするために、それぞれの端部が曲率を有さ
ない状態で示されているが、第1図においても第5図の
従来例と同様にランド2及び半田ペースト層3の端部を
面取りして曲率を有するパターンとしてもよい。また、
2方向のフラット・パッケージ型電子部品の装着にも適
用可能である。
[Modifications] The present invention is not limited to the above-described embodiments, but can be modified. For example, the angle of the solder paste layer 3 with respect to the land 2 can be variously changed. However, it is desirable to set it in the range of 25 to 45 degrees in view of the printability and the relationship with the adjacent land. Further, in the embodiment, three solder paste layers 3 are in contact with one land 2, but it is also possible to make two contact or four or more. Further, instead of providing a plurality of strip-shaped solder paste layers 3 with respect to the land group, one strip-shaped solder paste layer may meander. That is, the solder paste layer 3 of FIG.
You may make it connect the edge part of each other. Also, the first
In the figure, in order to clarify the mutual relationship of the patterns of the land 2 and the solder paste layer 3, the respective ends are shown without curvature, but in FIG. 1 as well, in the conventional case of FIG. Similar to the example, the land 2 and the solder paste layer 3 may be chamfered at the ends to form a pattern having a curvature. Also,
It is also applicable to mounting bi-directional flat package type electronic components.

[発明の効果] 上述のように本発明によれば半田ペースト層をランドに
対して斜めに交差させるので、ランドに基づく段差によ
る印刷妨害をさほど受けず、半田ペーストの印刷性が向
上し、半田を均一分布させることが可能になり、ランド
間短絡等の半田付け不良の発生を減少させることができ
る。
[Advantages of the Invention] According to the present invention as described above, since the solder paste layer intersects the land at an angle, the printing step of the solder paste is not significantly affected by the step difference caused by the land, and the printability of the solder paste is improved. Can be uniformly distributed, and the occurrence of defective soldering such as short circuit between lands can be reduced.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例に係わる混成集積回路の回路基
板上に半田ペースト層を設けた状態を示す平面図、 第2図は半田ペースト層を設ける前の回路基板を示す平
面図、 第3図は電子部品を回路基板上に配置した状態を第1図
のIII−III線に相当する部分で示す断面図、 第4図は第3図の半田ペースト層を溶融したリード端子
をランドに固着した状態を示す断面図、 第5図は回路基板に対する従来の半田ペースト層のパタ
ーンを示す平面図、 第6図は回路基板に対する別の従来の半田ペースト層の
パターンを示す平面図、 第7図は第5図又は第6図の半田ペースト層を使用して
電子部品のリード端子をランドに接続した時の不良を示
す断面図である。 1…回路基板、2…リード端子接続用ランド、3…半田
ペースト層、5…リード端子、6…電子部品。
FIG. 1 is a plan view showing a state in which a solder paste layer is provided on a circuit board of a hybrid integrated circuit according to an embodiment of the present invention, FIG. 2 is a plan view showing a circuit board before the solder paste layer is provided, FIG. 3 is a sectional view showing a state in which electronic parts are arranged on a circuit board by a portion corresponding to line III-III in FIG. 1, and FIG. 4 is a lead terminal obtained by melting the solder paste layer in FIG. 3 as a land. Sectional view showing a fixed state, FIG. 5 is a plan view showing a pattern of a conventional solder paste layer on a circuit board, FIG. 6 is a plan view showing a pattern of another conventional solder paste layer on a circuit board, and FIG. The drawing is a cross-sectional view showing a defect when a lead terminal of an electronic component is connected to a land by using the solder paste layer of FIG. 5 or 6. DESCRIPTION OF SYMBOLS 1 ... Circuit board, 2 ... Lead terminal connection land, 3 ... Solder paste layer, 5 ... Lead terminal, 6 ... Electronic component.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】細長い形状を有して互いに平行に配置され
ている多数のリード端子接続用ランドを備えた回路基板
上に前記リード端子接続用ランドに交差するように半田
ペーストを帯状に印刷して帯状の半田ペースト層を形成
する工程と、 前記リード端子接続用ランドの上に前記半田ペースト層
を介して表面実装型電子部品のリード端子を配置する工
程と、 前記半田ペースト層を加熱して前記リード端子を前記リ
ード端子接続用ランドに半田付けする工程と からなる表面実装型電子部品の半田付け方法において、 前記帯状の半田ペースト層が前記リード端子接続用ラン
ドに対して斜めに交差すると共に複数のリード端子接続
用ランドにまたがるように半田ペーストを印刷し、且つ
各リード端子接続用ランドの複数箇所に分散して半田ペ
ーストが塗布されるように前記帯状の半田ペースト層を
複数設けることを特徴とする表面実装型電子部品の半田
付け方法。
1. A strip of solder paste is printed on a circuit board having a large number of lead terminal connecting lands that are elongated and arranged in parallel with each other so as to intersect the lead terminal connecting lands. Forming a strip-shaped solder paste layer, arranging the lead terminals of the surface mount type electronic component on the lead terminal connection land via the solder paste layer, and heating the solder paste layer. A method of soldering a surface mount electronic component, comprising: soldering the lead terminal to the lead terminal connecting land, wherein the strip-shaped solder paste layer intersects the lead terminal connecting land at an angle. Solder paste is printed so that it spreads over a plurality of lead terminal connection lands, and the solder paste is distributed over multiple points of each lead terminal connection land. A method for soldering a surface-mounted electronic component, characterized in that a plurality of strip-shaped solder paste layers are provided so as to be applied.
JP63335319A 1988-12-27 1988-12-27 Soldering method for surface mount electronic components Expired - Lifetime JPH06105829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63335319A JPH06105829B2 (en) 1988-12-27 1988-12-27 Soldering method for surface mount electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63335319A JPH06105829B2 (en) 1988-12-27 1988-12-27 Soldering method for surface mount electronic components

Publications (2)

Publication Number Publication Date
JPH02177390A JPH02177390A (en) 1990-07-10
JPH06105829B2 true JPH06105829B2 (en) 1994-12-21

Family

ID=18287192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63335319A Expired - Lifetime JPH06105829B2 (en) 1988-12-27 1988-12-27 Soldering method for surface mount electronic components

Country Status (1)

Country Link
JP (1) JPH06105829B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372445C (en) * 2003-08-21 2008-02-27 三星电子株式会社 Printed circuit board and imaging device therewith

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5104689A (en) * 1990-09-24 1992-04-14 International Business Machines Corporation Method and apparatus for automated solder deposition at multiple sites

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124496A (en) * 1986-11-13 1988-05-27 株式会社日立製作所 Method of fitting multiterminal component

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124496A (en) * 1986-11-13 1988-05-27 株式会社日立製作所 Method of fitting multiterminal component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372445C (en) * 2003-08-21 2008-02-27 三星电子株式会社 Printed circuit board and imaging device therewith

Also Published As

Publication number Publication date
JPH02177390A (en) 1990-07-10

Similar Documents

Publication Publication Date Title
JP3945961B2 (en) Circuit board
US5815919A (en) Process for producing an interconnect structure on a printed-wiring board
US6729532B2 (en) Component mounting method
JPH01319993A (en) Connecting method for printed circuit board
US5842274A (en) Method of forming discrete solder portions on respective contact pads of a printed circuit board
JPH0786729A (en) Connection structure of jumper land in printed-wiring board and connection of jumper land
JPH06105829B2 (en) Soldering method for surface mount electronic components
JP3334958B2 (en) Semiconductor package and method of manufacturing semiconductor package
US6441477B2 (en) Substrate mounting an integrated circuit package with a deformed lead
CN219740730U (en) Bonding pad structure, PCB and electronic equipment
JP7522973B2 (en) Chip component mounting structure
JPS63124496A (en) Method of fitting multiterminal component
JP2917537B2 (en) Mounting method of IC package for surface mounting
JPH0435917B2 (en)
JPS62163392A (en) Soldering of electronic parts
JPH0243798A (en) Printed wiring board and manufacture thereof
JP3702516B2 (en) Method for manufacturing printed wiring board
JPH06152092A (en) Surface-mount type printed circuit board assembly
JP2914980B2 (en) Surface mounting structure of multi-terminal electronic components
JPH0739220B2 (en) Cream Solder screen mask
JP2527326Y2 (en) Circuit board device
JPH04142095A (en) Connecting structure for member
JP2528436B2 (en) Manufacturing method of circuit board device
JPH07326851A (en) Printed circuit
JPH07263848A (en) Printed wiring board