JPH06104323A - テープキャリアパッケージ - Google Patents
テープキャリアパッケージInfo
- Publication number
- JPH06104323A JPH06104323A JP25023692A JP25023692A JPH06104323A JP H06104323 A JPH06104323 A JP H06104323A JP 25023692 A JP25023692 A JP 25023692A JP 25023692 A JP25023692 A JP 25023692A JP H06104323 A JPH06104323 A JP H06104323A
- Authority
- JP
- Japan
- Prior art keywords
- test
- pads
- pad
- contact
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 テープキャリアパッケージに関し，電気的特
性の試験時にインダクタンス成分及び抵抗成分を低減で
きる構造を得る。 【構成】 チップ１と, チップ１から外部に出る外部リ
ード３と, 外部リード３に接続するテストパッド４と,
テストパッド４に接続しテストパッド４より面積の大き
い拡大テストパッド11〜14, 21〜24とをフィルム上に有
する。
性の試験時にインダクタンス成分及び抵抗成分を低減で
きる構造を得る。 【構成】 チップ１と, チップ１から外部に出る外部リ
ード３と, 外部リード３に接続するテストパッド４と,
テストパッド４に接続しテストパッド４より面積の大き
い拡大テストパッド11〜14, 21〜24とをフィルム上に有
する。
Description
【０００１】
【産業上の利用分野】本発明はテープキャリアパッケー
ジに関する。最近の集積回路（ＬＳＩ）及びパッケージ
の市場のニーズは，軽量化，コンパクト化，多ピン化の
傾向にあり，テープキャリアパッケージ（ＴＣＰ）が注
目されている。また，集積回路の高速化が進む中で，Ｔ
ＣＰの電気的特性試験方法を確立しておく必要がある。
ジに関する。最近の集積回路（ＬＳＩ）及びパッケージ
の市場のニーズは，軽量化，コンパクト化，多ピン化の
傾向にあり，テープキャリアパッケージ（ＴＣＰ）が注
目されている。また，集積回路の高速化が進む中で，Ｔ
ＣＰの電気的特性試験方法を確立しておく必要がある。
【０００２】
【従来の技術】図３は従来のＴＣＰの配線を示す部分平
面図で，チップコーナーの領域を示しており，１はチッ
プ，1aはチップコーナー, ２はフィルム，３は外部リー
ド，４はテストパッドを表す。
面図で，チップコーナーの領域を示しており，１はチッ
プ，1aはチップコーナー, ２はフィルム，３は外部リー
ド，４はテストパッドを表す。
【０００３】ＴＣＰの電気的特性試験は電極の配線パタ
ーンに外部から接触子を接触させることが必要である
が，チップを出てすぐの配線パターンは，例えば 0.2〜
0.25mmと非常に狭ピッチであり，そのため，接触子を直
接接触させることは困難である。そこで，クリアランス
を確保できる位置まで配線パターンを引き伸ばし，そこ
にテストパッド４を設け，接触子を接触させる。
ーンに外部から接触子を接触させることが必要である
が，チップを出てすぐの配線パターンは，例えば 0.2〜
0.25mmと非常に狭ピッチであり，そのため，接触子を直
接接触させることは困難である。そこで，クリアランス
を確保できる位置まで配線パターンを引き伸ばし，そこ
にテストパッド４を設け，接触子を接触させる。
【０００４】図４は従来のテストパッドへの接触を説明
する図である。接触は，それほど十分なクリアランスが
ないため，１パッドに１つの接触子を対応させている。
接触子５の先端には伸縮してテストパッドに接触する接
触針5aが設けられている。
する図である。接触は，それほど十分なクリアランスが
ないため，１パッドに１つの接触子を対応させている。
接触子５の先端には伸縮してテストパッドに接触する接
触針5aが設けられている。
【０００５】接触子5aはテストパッド５のピッチに合わ
せて数個のＩ／Ｏ配線，ＶＤＤ配線（電源配線），ＧＮ
Ｄ配線（接地配線）用の接触子をプリント板ボードに半
田付けし，接触針5aをテストパッド４に垂直にあてて，
ＴＣＰの電気的特性試験を行う。
せて数個のＩ／Ｏ配線，ＶＤＤ配線（電源配線），ＧＮ
Ｄ配線（接地配線）用の接触子をプリント板ボードに半
田付けし，接触針5aをテストパッド４に垂直にあてて，
ＴＣＰの電気的特性試験を行う。
【０００６】
【発明が解決しようとする課題】したがって，パターン
配線さらにそれに続く接触子から試験器に至る長さが長
くなれば，インダクタンス成分や抵抗成分が増加し，そ
れによる電圧降下が引き起こすノイズ電圧のため出力が
低下し，本当はＬＳＩが良品なのに不良という形で見え
てくることがある。つまり，チップ単体での１次試験を
通ってきたチップに対して，パッケージ段階で正常な試
験が行われなくなる可能性が高くなるということであ
る。
配線さらにそれに続く接触子から試験器に至る長さが長
くなれば，インダクタンス成分や抵抗成分が増加し，そ
れによる電圧降下が引き起こすノイズ電圧のため出力が
低下し，本当はＬＳＩが良品なのに不良という形で見え
てくることがある。つまり，チップ単体での１次試験を
通ってきたチップに対して，パッケージ段階で正常な試
験が行われなくなる可能性が高くなるということであ
る。
【０００７】本発明は上記の問題に鑑み，このような現
象を防止し，正常なパッケージを不良として落とすこと
のないような構造を提供することを目的とする。
象を防止し，正常なパッケージを不良として落とすこと
のないような構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】図１は実施例のＴＣＰの
配線を示す部分平面図である。上記課題は，チップ１
と, 該チップ１から外部に出る外部リード３と, 該外部
リード３に接続するテストパッド４と, 該テストパッド
４に接続し該テストパッド４より面積の大きい拡大テス
トパッド11〜14, 21〜24とをフィルム上に有するテープ
キャリアパッケージによって解決される。
配線を示す部分平面図である。上記課題は，チップ１
と, 該チップ１から外部に出る外部リード３と, 該外部
リード３に接続するテストパッド４と, 該テストパッド
４に接続し該テストパッド４より面積の大きい拡大テス
トパッド11〜14, 21〜24とをフィルム上に有するテープ
キャリアパッケージによって解決される。
【０００９】
【作用】本発明では，テストパッド４の外側に拡大テス
トパッド11〜14, 21〜24を設けている。この拡大テスト
パッド11〜14, 21〜24はいくつかの選ばれたテストパッ
ド４に接続される。選ばれたテストパッドとは，例え
ば，ＶＤＤ用パッドまたはＧＮＤ用パッドである。ＶＤ
Ｄ用パッド及びＧＮＤ用パッドは大きな電流負担のかか
る箇所で，これらのパッドに接続する拡大テストパッド
11〜14, 21〜24を設けるようにする。
トパッド11〜14, 21〜24を設けている。この拡大テスト
パッド11〜14, 21〜24はいくつかの選ばれたテストパッ
ド４に接続される。選ばれたテストパッドとは，例え
ば，ＶＤＤ用パッドまたはＧＮＤ用パッドである。ＶＤ
Ｄ用パッド及びＧＮＤ用パッドは大きな電流負担のかか
る箇所で，これらのパッドに接続する拡大テストパッド
11〜14, 21〜24を設けるようにする。
【００１０】図２は拡大テストパッドへの接触を説明す
る図である。11, 12, 21, 22は拡大テストパッドであ
り，11, 12は例えば用ＶＤＤパッドに接続し, 21, 22は
例えばＧＮＤ用パッドに接続している。各拡大テストパ
ッドには，数本の接触針5aを同時に接触させることがで
きる。このようにすれば，接触針5aから試験器に至る配
線のインダクタンス及び抵抗は，接触針5aの本数に反比
例して減少することになり，それにより，入力ピン，出
力ピンにかかる有効な入力レベル，出力レベルが向上す
る。これにより，良品であるのに従来のＴＣＰ試験では
不良になるようなＴＣＰを救うことができる。
る図である。11, 12, 21, 22は拡大テストパッドであ
り，11, 12は例えば用ＶＤＤパッドに接続し, 21, 22は
例えばＧＮＤ用パッドに接続している。各拡大テストパ
ッドには，数本の接触針5aを同時に接触させることがで
きる。このようにすれば，接触針5aから試験器に至る配
線のインダクタンス及び抵抗は，接触針5aの本数に反比
例して減少することになり，それにより，入力ピン，出
力ピンにかかる有効な入力レベル，出力レベルが向上す
る。これにより，良品であるのに従来のＴＣＰ試験では
不良になるようなＴＣＰを救うことができる。
【００１１】
【実施例】図１は実施例のＴＣＰの配線を示す部分平面
図であり，１はチップ，1aはチップコーナー, ２はフィ
ルム，３は外部リード，４はテストパッド，11〜14, 21
〜24は拡大テストパッドを表す。さらに，11〜14はＶＤ
Ｄ用拡大テストパッド，21〜24はＧＮＤ用拡大テストパ
ッドを表す。
図であり，１はチップ，1aはチップコーナー, ２はフィ
ルム，３は外部リード，４はテストパッド，11〜14, 21
〜24は拡大テストパッドを表す。さらに，11〜14はＶＤ
Ｄ用拡大テストパッド，21〜24はＧＮＤ用拡大テストパ
ッドを表す。
【００１２】チップ１は周囲の４辺に合計 208本の外部
リード３がテープキャリア技術により取り付けられ，各
辺は５２本の外部リード３を有している。外部リード３
のピッチは例えば 0.25mm である。外部リード３の外側
にそれに接続するテストパッド４がピッチを広げてしか
も千鳥状に配列される。各辺は，例えば５箇のＶＤＤテ
ストパッドと，５箇のＧＮＤテストパッドを持ってい
る。
リード３がテープキャリア技術により取り付けられ，各
辺は５２本の外部リード３を有している。外部リード３
のピッチは例えば 0.25mm である。外部リード３の外側
にそれに接続するテストパッド４がピッチを広げてしか
も千鳥状に配列される。各辺は，例えば５箇のＶＤＤテ
ストパッドと，５箇のＧＮＤテストパッドを持ってい
る。
【００１３】テストパッド４の外側に，ＶＤＤテストパ
ッドに接続するＶＤＤ用拡大テストパッド11〜14及びＧ
ＮＤテストパッドに接続するＧＮＤ用拡大テストパッド
21〜24を配置する。各拡大テストパッド11〜14，21〜24
の幅は例えば１０mmで, 図２に示すように例えば３本の
接触針を同時に接触させることができる。
ッドに接続するＶＤＤ用拡大テストパッド11〜14及びＧ
ＮＤテストパッドに接続するＧＮＤ用拡大テストパッド
21〜24を配置する。各拡大テストパッド11〜14，21〜24
の幅は例えば１０mmで, 図２に示すように例えば３本の
接触針を同時に接触させることができる。
【００１４】ＶＤＤ用パッド及びＧＮＤ用パッドは大き
な電流負担のかかる箇所であり，ここに拡大テストパッ
ドを設けることにより，各拡大テストパッドに例えば３
本の接触針を同時に接触させて，電気的特性試験を行
う。これにより，接触針から試験器に至るインダクタン
ス及び抵抗が低減して，その効果により，ＬＳＩにかか
る有効なレベルが向上し，正確な試験が行われる。
な電流負担のかかる箇所であり，ここに拡大テストパッ
ドを設けることにより，各拡大テストパッドに例えば３
本の接触針を同時に接触させて，電気的特性試験を行
う。これにより，接触針から試験器に至るインダクタン
ス及び抵抗が低減して，その効果により，ＬＳＩにかか
る有効なレベルが向上し，正確な試験が行われる。
【００１５】
【発明の効果】以上説明したように，本発明によれば，
ＴＣＰにおけるＬＳＩの電気的特性試験において，試験
装置からＶＤＤ／ＧＮＤへの電流供給が低減するために
起こるＬＳＩの特性劣化現象を防止することができる。
これにより，良品であるＬＳＩを，不良と判定すること
がなくなる。その結果，不良率が減少し，歩留りを向上
することができる。本発明はＴＣＰのコンパクト化，多
ピン化に寄与するものである。
ＴＣＰにおけるＬＳＩの電気的特性試験において，試験
装置からＶＤＤ／ＧＮＤへの電流供給が低減するために
起こるＬＳＩの特性劣化現象を防止することができる。
これにより，良品であるＬＳＩを，不良と判定すること
がなくなる。その結果，不良率が減少し，歩留りを向上
することができる。本発明はＴＣＰのコンパクト化，多
ピン化に寄与するものである。
【図１】実施例のＴＣＰの配線を示す部分平面図である
【図２】拡大テストパッドへの接触を説明する図であ
る。
る。
【図３】従来のＴＣＰの配線を示す部分平面図である。
【図４】従来のテストパッドへの接触を説明する図であ
る。
る。
１はチップ 1aはチップコーナー ２はフィルム ３は外部リード ４はテストパッド ５は接触子 5aは接触針 11〜14は拡大テストパッドであってＶＤＤ用拡大テスト
パッド 21〜24は拡大テストパッドであってＧＮＤ用拡大テスト
パッド
パッド 21〜24は拡大テストパッドであってＧＮＤ用拡大テスト
パッド
Claims (1)
- 【請求項１】 チップ(1) と, 該チップ(1) から外部に
出る外部リード(3)と, 該外部リード(3) に接続するテ
ストパッド(4) と, 該テストパッド(4) に接続し該テス
トパッド(4) より面積の大きい拡大テストパッド(11 〜
14, 21〜24)とをフィルム上に有することを特徴とする
テープキャリアパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25023692A JPH06104323A (ja) | 1992-09-18 | 1992-09-18 | テープキャリアパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25023692A JPH06104323A (ja) | 1992-09-18 | 1992-09-18 | テープキャリアパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104323A true JPH06104323A (ja) | 1994-04-15 |
Family
ID=17204863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25023692A Withdrawn JPH06104323A (ja) | 1992-09-18 | 1992-09-18 | テープキャリアパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104323A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101445117B1 (ko) * | 2008-06-25 | 2014-10-01 | 삼성전자주식회사 | 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판 |
-
1992
- 1992-09-18 JP JP25023692A patent/JPH06104323A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101445117B1 (ko) * | 2008-06-25 | 2014-10-01 | 삼성전자주식회사 | 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판 |
| US9869717B2 (en) | 2008-06-25 | 2018-01-16 | Samsung Electronics Co., Ltd | Test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape packaging having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218202B1 (en) | Semiconductor device testing and burn-in methodology | |
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| US6858472B2 (en) | Method for implementing selected functionality on an integrated circuit device | |
| US5956567A (en) | Semiconductor chip and semiconductor wafer having power supply pads for probe test | |
| US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
| JP2002005960A (ja) | プローブカードおよびその製造方法 | |
| JPH03187236A (ja) | 集積回路組付け用の受動基板を試験する試験回路 | |
| WO1999054932A1 (en) | Leadless array package | |
| JP2018166171A (ja) | 半導体装置の製造方法、半導体装置および半導体装置の検査装置 | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
| JPH06104323A (ja) | テープキャリアパッケージ | |
| JP3522426B2 (ja) | プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ | |
| KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH07225258A (ja) | 半導体装置 | |
| JP2955736B2 (ja) | 半導体装置用多層セラミックパッケージ | |
| JPH1082834A (ja) | 半導体集積回路 | |
| KR20010110157A (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| JPH07111282A (ja) | 半導体チップおよびそれを用いた半導体集積回路装置 | |
| JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
| JP2003124331A (ja) | 半導体集積回路装置 | |
| JPH0282634A (ja) | テープキャリア | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2003139820A (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |