JPH07225258A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体チップとリード端子とのオープン・シ
ョートを試験出来るようにする機能を内蔵する半導体装
置を提供する。 【構成】 半導体装置自身が、リード端子と接続される
信号端子（パッド）の電位状態をテスト用の電位に設定
する機能を内蔵する。信号端子に設定された試験電位の
レベルを、リード端子あるいはリード線上でプローブに
より、あるいは電子ビーム等の非接触のプローブによ
り、相対的に測定して基準値と比較することによって各
信号端子におけるコンタクトの異常を判別する。 【効果】 半導体チップ側からリード端子に出力される
テスト電位を測定するだけでボンディングの良否を判別
することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、半導体チップのボンディングに
おける断線やショートを判断することを容易にしたテス
ト回路を有する半導体装置に関し、特に、テープキャリ
アパッケージのインナリードボンディングの良否や、マ
ルチチップモジュールにおけるボンデイングの良否判断
等を容易にした半導体装置に関する。

【０００２】

【従来の技術】従来、半導体チップと、この半導体チッ
プを収容するパッケージのリード端子との接続には、い
わゆるワイヤボンディング方式、テープボンディングボ
ンディング（ＴＡＢ，Tape Automated Bonding）方式、
フリップチップ方式等が使用されている。これ等ボンデ
ィング方式における、ボンディング部分の断線や短絡
（例えば、隣合う端子同士の接触、回路電源Ｖdd、ＧＮ
Ｄ等との接触）の有無の試験は、テスタのプローブある
いは電子ビームやレーザビームをテストポイント（ボン
ディング部分）にあて、電位差や導通をチェックするこ
とによって可能である。

【０００３】しかし、半導体チップが、多ピン化、狭ピ
ッチ化すると、テスタのプローブを配線に当てるのは容
易でない。また、テープキャリア上に半導体チップを組
立てた状態が、半導体チップの配線やテープキャリア上
のリードにテスタのプローブを機械的に接触できるよう
な構造にならない場合、例えば、テープキャリアに半導
体チップが搭載された状態では、半導体チップ表面の一
部あるいは全部がテープ（フィルム）に覆われる場合に
は、ボンディング部分の良否を直接に試験することは出
来ない。また、プローブの代りに、テープキャリアパッ
ケージを収納して、テープから外部に配線を引出す、ソ
ケットを用いることも可能であるが、半導体チップを狭
ピッチで多ピン化した場合には、ソケットの製作が難し
い。このような場合には、半導体装置を基板に実装した
後で、半導体装置に種々のテストパターン信号を与え
て、基準の出力パターンが得られるかどうかを判別して
半導体装置の異常箇所を推定する、バウンダリスキャン
テスト等に依存することになる。

【０００４】このような理由により、インナリード等の
ボンディングの断線、短絡を直接測定できない場合があ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、半導体
装置のボンディング不良を可及的に早い段階で判別しな
いと、不良半導体装置を組立てることよる後のコスト的
損失が大きなものとなる。従って、実装前の、テープキ
ャリアパッケージ状態でインナリードボンデイングの断
線・ショートをテストできるようにすることが望まれ
る。

【０００６】また、マルチチップモジュール等の基板に
半導体装置を実装した後に、上述したようにバウンダリ
・スキャンテストで基板の配線テストを行うことができ
るが、配線不良が生じた場合、バウンダリ・スキャンテ
ストでは、基板の配線が不良か、半導体チップと基板と
のコンタクト不良か、半導体チップの不良かを具体的に
特定することが困難である。

【０００７】よって、本発明は、半導体チップとリード
端子とのオープン・ショートを試験出来るようにする機
能を内蔵する半導体装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、半導体チップ内に形成され
て試験電位を発生する試験電位発生手段と、上記半導体
チップ内に形成される内部回路と、上記半導体チップの
表面に形成されて、外部のリード端子と上記内部回路と
の接続のために用いられる信号端子と、テスト指令信号
の存在に応答して上記試験電位発生手段を上記信号端子
に接続し、上記テスト指令信号の非存在に応答して上記
内部回路を上記信号端子に接続する信号切替手段と、を
備える。

【０００９】

【作用】半導体装置自身が、リード端子と接続される信
号端子（パッド）の電位状態をテスト用の電位に設定す
る機能を内蔵する。信号端子に設定された試験電位のレ
ベルを、リード端子あるいはリード線上でプローブによ
り、あるいは電子ビーム等の非接触のプローブにより、
相対的に測定して基準値と比較することによって各信号
端子におけるコンタクトの異常を判別する。

【００１０】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第一の実施例を示してい
る。同図において、半導体（ＬＳＩ）チップ１は、フィ
ルムキャリアテープ２のデバイスホール３に配置され、
パッド電極によって形成される信号端子１１ａ〜１１ｎ
にインナリード端子ｌａ〜ｌｎが夫々接続されている。
各インナリード端子の他端は、図示しないアウターリー
ドに接続される。信号端子１１ａ〜１１ｎの各々は、夫
々マルチプレクサ（ＭＰＸ）１２ａ〜１２ｎを介してＩ
Ｏバッファ１３ａ〜１３ｎに接続される。マルチプレク
サは、１：３（１入力３出力）の双方向通過のものであ
り、上記信号端子と、第１電位、第２電位及びＩＯバッ
ファのいずれか一つとを、ＭＰＸ切替信号に応答して選
択的に接続する。テスト指令信号たるＭＰＸ切替信号
は、図示しない内部制御回路やＣＰＵから与えられる
が、信号端子を介して外部から供給することも可能であ
る。また、第１電位は、例えば、回路電源電圧Ｖdd、第
２電位は接地電位ＧＮＤを用いることが可能である。Ｉ
Ｏバッファ１３ａ〜１３ｎは、ＬＳＩの図示しない内部
回路への信号線Ｄ1 〜Ｄn 等を介して信号処理を行う内
部回路（図示せず）に接続される。ここで、信号切替手
段たるマルチプレクサ１２a 〜１２n 、試験電位発生手
段たる回路電源Ｖdd、ＧＮＤは、テスト回路を構成す
る。

【００１１】かかる構成において、通常モードにおける
ＭＰＸ切替信号は、各マルチプレクサが信号端子とＩ／
Ｏバッファとの接続を選択するように設定される。

【００１２】リード端子ｌ1 〜ｌn と、信号端子１１a
〜１１b との、ボンディング状態の試験を行う場合は、
ＭＰＸ切替信号によってマルチプレクサ１２a 〜１２n
に第１電位をあるいは第１電位と第２電位を交互に選択
させ、半導体チップ１側から信号端子側に第１電位をあ
るいは第１電位と第２電位を交互に出力させる。リード
端子ｌ1 〜ｌn を電子ビームテスタ、あるいはレーザビ
ームテスタによって走査し、第１電位に対応するリード
端子ｌ1 〜ｌn の各々の電位レベルを測定する。次に、
ＭＰＸ切替信号によってマルチプレクサ１２a 〜１２n
に第２電位をあるいは第１電位と第２電位を交互選択さ
せ、半導体チップ１側から信号端子１１a 〜１１b に第
２電位をあるいは第１電位と第２電位を交互に出力させ
る。リード端子ｌ1 〜ｌn を電子ビームテスタ、あるい
はレーザビームテスタによって走査し、第２電位に対応
するリード端子ｌ1 〜ｌn の各々の電位レベルを測定す
る。勿論、電子ビームＥＢが１つのリードを照射してい
るときに、リード端子への供給電位を切替えて２つの電
位を測定するようにしても良い。

【００１３】測定した各リード端子における、二つの電
位状態のレベルを、第１及び第２の電位に対応して出力
されるべき基準レベルと比較する。もし、測定点におけ
る電位が第１及び第２電位に対応するものでない場合、
例えば第１及び第２電位の切替に対応してレベルが変化
しない場合には、断線あるいは短絡が考えられる。測定
及び比較の結果は、テスタのコンピュータに記録され、
各リード端子毎にボンディング部分の断線、短絡が判別
される。

【００１４】なお、電子ビームＥＢをリード端子に照射
する代りに、テスタのプローブ（あるいはプローブ群）
を機械的にインナリード、アウタリード、あるいはアウ
タリードに接続されたテストパッド）に接触させて、電
位レベルを検出することができる。

【００１５】図２は、第２の実施例を示しており、同図
において図１と対応する部分には同一符号を付してい
る。この実施例では、半導体チップ１の信号端子（パッ
ド）１１a 〜１１n 及びリード端子ｌ1 〜ｌn 相互間の
接続はボンディングワイヤＷ1〜Ｗn によつて接続され
ている。また、前述した第１及び第２の電位レベルの供
給は、論理回路により、例えば、フリップフロップ１４
a 〜１４n によって行われる。この実施例では、半導体
チップ内に設けられたバウンダリスキャン用のフリップ
フロップを活用している。

【００１６】信号端子１１a 〜１１n に入力された信号
は、夫々バッファアンプ１２a 〜１２b を介してマルチ
プレクサ１２a 〜１２n に供給される。マルチプレクサ
１２a 〜１２n からの出力はバッファアンプ１６a 〜１
６n を介して信号出力端子に供給される。バッファアン
プ１６a 〜１６n の各々にはゲート機能があり、供給さ
れるゲート信号Ｇに応答して活性化する。マルチプレク
サ１２a 〜１２n の各々は、２：２（２入力２出力）の
双方向通過のものであり、通常の動作モードでは、図示
しない半導体チップの内部回路への信号線Ｄ1 〜Ｄn
と、バッファアンプ１５a 〜１５n 若しくは１６a 〜１
６n とを接続し、入力信号若しくは出力信号のルートを
時分割的に切替える。また、試験モードでは、フリップ
フロップ１４の出力端子とバッファアンプ１６とを接続
する。マルチプレクサ１２a 〜１２n の各々は、図示し
ない制御回路から供給されるＭＰＸ切替信号Ｍa 〜Ｍn
によって制御される。マルチプレクサ１２a 〜１２n 、
フリップフロップ１４a 〜１４n 、バッファアンプ１６
a 〜１６n は、テスト回路を構成する。

【００１７】次に、この装置の動作について説明する。
まず、通常の動作モードにおける回路動作に従って信号
入力状態では、ＭＰＸ切替信号Ｍa 〜Ｍn は、マルチプ
レクサ１２a 〜１２n に、バッファアンプ１５a 〜１５
n と内部回路への信号線Ｄ1〜Ｄn とを接続させ、ゲー
ト信号Ｇa 〜Ｇn はバッファアンプ１６a 〜１６n をオ
フにする。また、信号出力状態では、ＭＰＸ切替信号Ｍ
a 〜Ｍn は、マルチプレクサ１２a 〜１２n に、バッフ
ァアンプ１６a 〜１６n と内部回路への信号線Ｄ1 〜Ｄ
n とを接続させ、ゲート信号Ｇa 〜Ｇn はバッファアン
プ１６a 〜１６n をオンにする。これにより、回路動作
に従って信号入力状態及び信号出力状態において各リー
ドは半導体チップ内部の配線に接続される。

【００１８】試験モードでは、ゲート信号Ｇa 〜Ｇn は
バッファアンプ１６a 〜１６n の各々を同時にオンにす
る。ＭＰＸ切替信号Ｍa 〜Ｍn は、マルチプレクサ１２
a 〜１２n に、バッファアンプ１６a 〜１６n とフリッ
プフロップ１４a 〜１４ｎを夫々同時に接続させる。こ
れにより、各リードは半導体チップ内部のフリップフロ
ップに接続される。このような状態でフリップフロップ
１４a に、論理“０”信号、論理“１”信号が交互に入
力される。この信号は、直列に接続されたフリップフロ
ップ１４a 〜１４ｎを伝搬する。各フリップフロップの
論理出力が信号端子１１a 〜１１n に夫々導出され、信
号出力端子の隣接する端子同士が相補的な電位出力を発
生する。

【００１９】図示しないテスタによってリードに電子ビ
ームＥＢをあて、あるいはレーザビームのプローバをあ
てて、リードの第１の電位を測定する。測定電位を比較
基準電位と比較する。次に、フリップフロップ群に１デ
ータシフト分の伝送クロックを与え、リードに他の論理
信号に対応した電位状態を形成し、第２の電位を測定す
る。この電位を比較基準電位と比較する。これ等の信号
レベルの比較結果によって、フリップフロップから被測
定リード端子までの信号経路における断線・短絡が判別
可能となる。このような測定を各リード端子について繰
返す。

【００２０】なお、各リード端子の電位を交互に第１電
位及び第２の電位に設定した状態で、ＥＢテスタによっ
て各リード端子をスキャンして電位を測定し、各端子の
電位をテスタのコンピュータに記憶する。その後、各リ
ード端子の電位を切替えてＥＢテスタによって各リード
端子をスキャンして電位を測定し、各端子の電位をテス
タのコンピュータに記憶する。そして、各リード端子に
おける２つの測定電位を夫々比較基準電位と比較して当
該リード端子の配線の良否を判別することが出来る。

【００２１】図３は、マルチチップモジュールに搭載さ
れる半導体装置に本発明を適用し、相互のテスト回路を
適切に制御して半導体装置におけるインナリードのボン
ディング不良のみならず、マルチチップモジュール基板
における半導体装置相互間における、アウタリードと基
板配線とのボンディング不良、配基板線自体の断線・短
絡をも判別可能にした第３の実施例を示している。

【００２２】図３において、半導体装置４a 及び４b
は、特に図示しないが、マルチチップモジュール基板に
搭載されており、両装置のリード端子が基板配線２２を
介して互いに接続されている。図３には、一組のリード
端子及び配線のみが示されているが、同様の構成が複数
存在する。半導体装置４a 及び４b は、共に上述したボ
ンディング部分の試験を可能にするテスト回路を有して
いる。これ等のテスト回路は、マルチチップモジュール
に搭載されたテスト制御回路２１によって動作が制御さ
れる。

【００２３】次に、上記マルチチップモジュールにおけ
る配線不良の判別試験について説明する。まず、テスト
制御回路２１によって、両半導体装置のテスト回路のマ
ルチプレクサを制御し、一方の半導体装置の信号端子を
試験用の電位出力状態に、他方の半導体装置の信号端子
を信号入力状態に設定する。基板配線２２の両端に夫々
接続された半導体装置４a 及び４b の各リード端子の電
位を、例えば、電子ビームテスタやプローバを用いて測
定し、電位状態を変えて再度電位レベルを測定する。次
に、両半導体装置の信号端子の入出力状態を逆にして、
同様に、各測定ポイントで電位の測定を行う。各測定の
結果から、いずれかの半導体装置の信号端子で、あるい
はいずれかの基板配線で、断線・短絡が起っているかを
どうかを判別する。このような測定を各基板配線につい
て行うことによって具体的に不良個所を特定することが
可能となる。

【００２４】

【発明の効果】以上説明したように、本発明の半導体装
置は、半導体装置側から半導体チップの信号端子（パッ
ド電極）に試験用電位を供給するテスト回路を内蔵する
ようにしたので、リード端子と信号端子とのボンディン
グの良否を、半導体チップ側からリード端子に出力され
るテスト電位を測定するだけで容易に判別することが可
能となる。

【００２５】また、本発明の半導体装置をマルチチップ
モジュール基板に搭載すると、両側が半導体装置に内蔵
されたテスト回路に接続される信号経路に対して試験電
位を両側から交互に印加し、該信号経路における配線の
断線・短絡を確認することが可能となるので、１つの半
導体チップから他の半導体チップに至る基板配線の断線
・短絡、半導体チップ及びリード端子相互間のボンディ
ング不良、リード端子及び基板配線相互間のボンディン
グ不良等を容易に判別することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック回路図で
ある。

【図２】本発明の第２の実施例を示すブロック回路図で
ある。

【図３】本発明の第３の実施例を示すブロック回路図で
ある。

【符号の説明】

１ 半導体チップ ２ フィルムキャリアテープ ４ 半導体装置 １１a 〜１１n 信号端子 １２a 〜１２n マルチプレクサ １４a 〜１４n フリップフロップ １５a 〜１５n ，１６a 〜１６n バッファアンプ ２１ テスト回路 ２２ 基板配線

Claims (2)

【特許請求の範囲】
1. 【請求項１】半導体チップ内に形成されて試験電位を発
   生する試験電位発生手段と、 前記半導体チップ内に形成される内部回路と、 前記半導体チップの表面に形成されて、外部のリード端
   子と前記内部回路との接続のために用いられる信号端子
   と、 テスト指令信号の存在に応答して前記試験電位発生手段
   を前記信号端子に接続し、前記テスト指令信号の非存在
   に応答して前記内部回路を前記信号端子に接続する信号
   切替手段と、 を備える半導体装置。
2. 【請求項２】前記試験電位は、高低の２つのレベルであ
   ることを特徴とする請求項１記載の半導体装置。