JPH03187236A - 集積回路組付け用の受動基板を試験する試験回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般に集積電子デバイスの分野に関する。特に
、本発明は基板上の相互接続回路網をチップ組立て前に
試験する試験回路に関する。

従来、集積回路は半導体チップの上に作られる。

それらのチップと集積電子デバイスの他の構成部品とを
相互接続するために、チップは多数の信号ピンを含むパ
ッケージに線結合される。それからパッケージは印刷配
線板（ＰＣ板）の上に結合される。各パッケージ上のピ
ンは一般にファイバーグラスのシートまたは同様な絶縁
材で作られているＰＣ板の表面に結合された縞状の金属
を通して接続される。

チップ用パッケージは真性チップの性能を低下させ、か
つ、それなりの価格と空間を必要とする。

別なものとして、裸のチップは、フリップ・チップまた
は線結合技術を使って直接に、相互接続装置を１片のシ
リコン・ベアリングの先端上に結合される。チップ間の
相互接続は従来の写真製版技術を用いてこの半導体基板
に形成される。さらに、相互接続の多重層は、標準半導
体処理技術を用いて基板の上に形成することかできる。

相互接続回路は、はんだの小さな***、または、節点と
呼ばれる線結合用パッドを通してチップに結合される。

基板に結合されるチップは、その表面に対応する節点を
備えている。それから、結合されるチップは基板上に「
フリップ（ｆｌｉｐｐｅｄ　）　Ｊされあるいは線結合
され、かつ、対応する節点は共に結合される。これによ
って相互接続回路を形成する半導体処理技術を使い、−
段と小さな構造を可能にするので、デバイス密度をより
高くすることかできる。

組立体の良好な歩留りを得るために、相互接続回路網か
結合される前に基板に正しく形成されているかどうかを
確めることか極めて重要である。

相互接続回路網は、その回路網内の各節点間での連続性
を保証するために試験されるべきである。

各回路網は他の回路網との誤った接続に対しても試験さ
れるべきである。

従来のＰＣ板はベツド・オブ・ネイル（ｂｅｄ−ｏｆ−
ｎａｉｌｓ）　　・テスタを用いて試験されている。こ
の試験方法は、構造が極めて小さく複雑な２層シリコン
・多重チップ技術（ｓｉｌｉｃｏｎ−ｏｎ−ｓｉｌｉｃ
ｏｎｍｕｌｔｉ−ｃｈｉｐ　ｔｅｃｈｎｏｌｏｇｙ　）
には実用的ではない。

ミクロン単位で隔離された相互接続回路網にある何千も
のポイントを試験できるベツド・オブ・ネイル・テスタ
を作ることは物理的に不可能である。

したがって、基板上のチップを結合する前に基板に形成
された相互接続回路網を試験する装置および方法を作る
要求が生じている。その方法および装置は、回路網間の
誤った接続と共に回路網内の連続性を試験しなければな
らない。

本発明によって、多重チップ技術に用いられる受動基板
に形成される相互接続回路網を試験できる試験回路が提
供される。

とりわけ、本発明は、試験される回路網内の節点間の電
気的連続性を試験し得ると同時に回路網か基板上の他の
回路網との誤った接続について試験し得る試験回路を提
供する。

本発明の１つの実施例により、各回路網はダイオードを
通して共通節点に結合される。共通節点は所定の電圧レ
ベルに結合される。電流源および電圧感知装置に結合さ
れたプローブは回路網内の各節点に適用される。この試
験回路では、電圧感知装置は回路網内の連続性を試験す
ることができる。加えて、残りの回路網に結合された感
知回路は相互接続回路網間の誤った接続を同時に試験す
ることができる。

本発明のもう１つの実施例により、相互接続回路網を測
定するのに用いるダイオードは基板自体に形成される。

基板導電形とは異なる導電形の良さは、相互接続回路網
に接続される各試験パッドに隣接して各々形成されるこ
とである。

本発明のもう１つの実施例により、電力供給回路網およ
び節点と組合されたダイオードは、基板表面に大面積の
ダイオードとして構成される。このことによって、前述
の通り電力供給回路網の試験を可能にするとともに、注
入された領域の固有コンダクタンスにより電力供給回路
網内の節点間のコンダクタンスを増加するという重要な
技術的利点を含む。加えて大面積ダイオードの固有キャ
パシタンスは、電力供給回路網を緩衝するのに役立つと
ともに、電力供給信号から雑音を減少させるのに役立つ
減結合コンデンサとして働く。この追加されたコンダク
タンスおよびキャパシタンスは、試験回路に固有なもの
であり、こうして加えられたコンダクタンスの通路（例
えば、接地電流回路用）および基板上に作られた集積回
路チップのための緩衝キャパシタンス源を提供すること
によって回路設計者を援助する。

本発明は付図に関する詳細な説明および特許請求の範囲
を参照して十分な理解が得られると思う。

〔実施例〕

第１図から、相互接続回路網を試験する試験回路の重要
な技術的利点を立証する回路が全体として１０で表わさ
れている。回路１０は全体として１２て表わされる第１
相互接続回路網を含みかつ全体として１４で表わされる
第２相互接続回路を含む。相互接続回路網１２および１
４は、集積回路相互接続デバイスを形成する多数の回路
網を表わす。例えば、相互接続回路＃１１２および１４
は、写真製版法を使用して半導体基板上に形成される。

これらの技法の使用により、基板上の多重チップ・モジ
ュールの形に組み立てるべきいろいろなチップを接続す
る伝導通路は、従来の印刷回路板を使用して得られるよ
りも百分の−もの狭い間隔で置くことができる。ここで
使われる「回路網」とは、これらの回路網を形成するの
にどのような技法か使用されても集積回路チップを接続
するのに用いるべき伝導通路を相互接続する任意な形の
相互接続伝導通路を含むことを理解されたい。しかし、
本発明の試験回路は、どのような形の相互接続回路網に
も適用することかできる。その上、回路ＩＯには回路網
１２および１４だけか含まれているので、本発明を教示
する目的だけの説明がなされ、かつ、多重チップ技術で
使用された実際の基板が何首もしくは信子もの相互接続
回路網を含むことを理解されたい。しかし、回路１０の
作動は多数の相互接続回路網に左右されない。

回路ａｌ１２には、一連の節点１６．　１８．　２０お
よび２２に結合されるテスト・パッド１５か含まれてい
る。節点１６ないし２２は、集積回路チップが基板に結
合される点を表わす。回路、＊１２の目的は節点１６な
いし２２を電気接続することである。テスト・パッド１
５は集積回路全体の作動には必要ではないが、本発明の
試験回路によって相互接続回路網の連続性を試験するた
めに含まれる。本発明の１つの実施例により、テスト・
パッド１５は、基板の試験を従来のプローブ・カードま
たは標準化されたプローブ組立体を用いて達成できるよ
うに、基板の外周にあるいは基板の特定位置に配置され
る。各回路網はその連続性を回路網の中で試験されるの
で、各回路網が本明細書に説明される通り、基板上の残
りのすべての回路網との誤まった接続についても試験す
ることかできるように、回路網１２および１４と同様な
方法で基板上に各回路網が結合されることが本発明にと
って望ましい。

本発明を教示する目的で、回路網１４は節点２４．２６
．２８およびテスト・パッドを含むことか示されている
。抵抗器３１は回路網１４と１２との間の予想される誤
った接続を表示するために含まれている。

テスト・パッド１５および３０はそれぞれのダイオード
３４および３６を通して共通節点３２にそれぞれ結合さ
れる。共通節点３２は接地される。

プローブ４２は電源４０および電圧計３８に結合される
。電流源４０は試験すべき回路網内の各節点に所定の電
流レベルを加えるために使用され、かつ−５Ｖの最大負
荷電圧に結合される。

回路ｍ１２＋１、各節点１６，１８．２（ｌよび２２を
プローブ４２で接触することにより試験される。例えば
、節点１６がプローブ４２に接触すると、電圧計３８は
プローブ４２の電圧レベルを感知する。テスト・パッド
１５とプローブ４２との間に連続した電気通路かあると
、電圧計３８は大地電位からダイオード３４の両端の電
圧降下を差し引いたものに等しい約−ＩＶを示す。テス
ト・パッド１５とプローブ４２との間に連続性かないと
きは、電圧計３８は電流源４０が短絡として表われるの
で、−５Ｖを示す。各節点１８．２０および２２は同様
に試験されるので、それぞれの連続電気通路は試験され
る節点とテスト・パッド１５との間に形成される。連続
電気通路か回路網１２の各節点１６，１８．２０および
２２とテスト・パッド１５との間に形成された場合、回
路網１２の中にある各節点間に連続電気通路か存在する
ことも、オームの法則により定められる。

回路網１２の節点間の連続性に関する試験と同時に、回
路１１１１２は基板上の残りの全回路網にある誤まった
接続に関する試験も行われる。再び第１図から、抵抗器
３１て表わされた誤まった接続通路が回路網１２および
１４を結合しているならば、テスト・パッド３０におい
て回路ｍ１４に結合される代表的な電圧計４４は、プロ
ーブ４２が回路網１２にある節点のどれにても接触され
てるとき、テスト・パッド３０の電圧の変化を感知する
。これは、抵抗器３１により接続が形成されるのて、電
流かダイオード３６を経て回路＃１１４に、抵抗器３１
を経て回路８１２に、プローブ４２を経て一５ｖ電圧レ
ベルに流れるという事実による。

この電流通路を流れる電流は、テスト・パッド３０の電
圧を引下げる。この電圧レベルの降下は電圧計４４によ
って感知することかできる。もし電圧計４４かテスト・
パッド３０の電圧の変動を示すならば、基板には相互接
続網の２つと基板との間に誤った接続かあり、かつ、基
板はチップ結合の手順を始める前に廃棄処分にすること
かできる。

言うまでもなく、回路網１４およびそれと組み合わされ
るテスト・パッド３０は単に基板上の残りの回路網を表
わすに過ぎない。残りの各テスト・パッドの電圧は、各
回路網の連続性を試験する間中監視されなければならな
い。テスト・パッドは、もし試験されている回路網にど
の回路網か短絡されるかを決める必要があるならば、残
りのテスト・パッドは全く誤りのないことだけを試験す
るより簡単な試験を達成するために一括して監視するこ
とができる。

回路網１４の構造は１つの重要な面で回路網１２の構造
とは違っている。回路網１２は、節点１６．１８および
２２の間て回路網内に分岐点を備えている。他方では、
回路網１４は、分岐点のない「ひな菊の輪Ｊ　　（ｄａ
ｉｓｙ　ｃｈａｉｎ　）のように作られている。回路設
計の見地から、基板上のすべての回路網をひな菊の輪の
形に作ることが実際的であるならば、基板の試験は大幅
に簡潔化される。

同時に、節点２４の上にプローブ４２を置くと、回路網
１４の内部の連続性に関して回路網１４全体か試験され
る。さらに、節点２４自体が外縁の上に置かれたテスト
・パッドであったり、基板上の特別な所定位置に置かれ
たテスト・パッドであるならば、回路網１４を試験する
可動式プローブ４２は不要となる。従来のプローブ・カ
ードをテスト・パッド３０および試験パッド／節点２４
の両方に接触することができる。もう−度述べるか、こ
れは両テスト・パッド３０および２４に接触する簡単な
プローブ・カードの使用により試験手順を大幅に簡潔化
する。しかし、この方法は、各回路網が基板の外周また
は基板上のある標準位置に配置された２個のテスト・パ
ッドに接続する必要があるので、相互接続回路網のレイ
アウトに重大な回路設計制限を課す。

第２図は、相互接続回路網を形成する基板が半導体材料
を含む場合に、ダイオード３４および３６で示されるダ
イオードを作る方法が示されている。第２図から、（ｐ
）形基板４６が示されている。テスト・パッド４８は基
板４６の上部表面５０の上に形成されているのが図示さ
れる。相互接続回路網を形成する相互接続線は５２．５
４および５６で示されている。２個の節点は５８および
６０で示されている。この説明として、集積回路チップ
６２は、チップ結合工程に続いて置かれるときに仮想の
形で接続節点６４および６６と共に示されている。チッ
プ６２は多重チップ技術を説明するためにのみ図示され
ている。言うまでもなく、基板４６の上に作られた回路
網の連続性は、基板４６にチップ６２を結合する前に生
じる。

第１図に示された回路ｌＯの作動に必要なダイオードは
、基板４６の上部表面に注入することができるｎ型くぼ
み６８を用いて作るように第２図に示されている。この
工程は基板４６とｎ型くぼみ６８との間にｐ−ｎ接合を
作り、必要なダイオード接続を作る。基板４６は、第１
図に示された共通節点３２として働く。前述の試験手順
を達成するために、電圧計は基板４６とプローブとの間
に結合される。プローブは上記の電流源にも結合され、
かつ、節点５８および６０にも接触される。

この手順は、残りの回路網線か上述の通り監視された場
合、基板４６の上に作られた残りの回路網からその回路
網を隔離するとともに、試験される回路網の連続性を作
る。

ｎ型くぼみ６８の形成は、従来の注入技術で達成される
。それは、特定の回路および試験適用に左右されるどの
ような大きさおよび深さものでも作ることかできる。

本発明のもう１つの実施例が第３図に示されている。第
３図は、相互接続回路網が形成される基板７０の超拡大
平面図を示す。基板７０はその外周に複数個のテスト・
パッド７２か作られている。

各テスト・パッド７２には、第２図に関して説明した方
法により作られたｎ型くぼみ７４が結合されている。テ
スト・パッド７６は、それらが電源テスト・パッドであ
ることを示すＶ　ｅ　ｅで表示されている。電源テスト
・パッド７６は大きなｎ型くぼみ７８に隣接して形成さ
れている。ｎ型くぼみ７８は、ｐ型基板７０との接触に
より大面積ダイオードを形成する。

この大面積ダイオードにより、電源回路網の試験は前述
の通り可能となる。さらに、電源テスト・パッド７６用
の４個の個別ｎ型くぼみとは対照的な単一の大形ｎ型く
ぼみ７８の使用は、２つの重要な技術的利点をもたらす
。まず、ｎ型くぼみ７８は、電源回路網のいろいろな部
品の間で別の伝導通路として働く。これは、電源回路網
の相互接続の大きさを増さずに、電源回路網用のより大
きな電流搬送容量を作る。次に、ｎ型くぼみ７８および
ｐ型基板７０によって作られるダイオードは固有のキャ
パシタンスを有する。このキャパシタンスは電源回路網
を緩衝するのに使用することができる。大面積ダイオー
ドに蓄積される電荷の放電は、基板７０の上に形成され
る集積回路によって流されるピーク電流の期間中必要な
電荷を供給するのに役立つ。この固有キャパシタンスは
試験装置に組み込まれるので、回路設計者は電源回路網
を緩衝するより小さなコンデンサを使用することかでき
る。さらに、大面積ダイオードの固有キャパシタンスは
、電源回路網から雑音を除去するのに役立つ減結合コン
デンサとして使用することができる。各回路網に共通な
他の信号を運ぶ回路網を同様に結合するには、同様な大
面積ダイオードを使用することができる。

要するに、基板上の集積回路チップを結合する前に、基
板上に形成された相互接続回路網の試験を可能にする試
験回路が提供される。提供された回路は、回路網内の連
続性を試験すると同時に、試験される回路網を基板上に
形成された残りの回路網から分離することかできる。本
発明の１つの実施例により、もし基板が半導体材料を含
むならば、回路に含まれるダイオードは基板自体の表面
に有効に形成される。さらに、共通信号源に結合されて
いる電源回路網のような特定の回路網は、試験の目的で
共通の大面積ダイオードを使用することができる。大面
積ダイオードは、追加のコンダクタンス通路および緩衝
ならびに減結合キャパシタンスをも供給する。

本発明の詳細な説明したか、言うまでもなく、特許請求
の範囲に定められる本発明の主旨および範囲から逸脱せ
ずに、それに対しているいろな変更、代替ならびに改造
を行うことができる。

以上の説明に関してさらに以下の項を開示する。

（１）　　集積回路相互接続デバイスにある複数個の回
路網に接続された節点間の連続性を試験する回路であっ
て、 それぞれの第１および第２の回路網にある複数個の節点
に結合された第１ならびに第２のテスト・ポイントと、 共通節点と、 前記共通節点と前記第１および第２のテスト・ポイント
との間にそれぞれ結合された第１ならびに第２のダイオ
ードと、 前記第１の回路網にある前記節点のうちの１つに所定の
信号を印加する回路と、 前記所定の信号の印加に応答する前記節点のうちの前記
１つの電圧を検出する回路と、前記所定の信号の印加に
応答する前記第２のテスト・ポイントの電圧の変化を検
出する回路とを含む試験回路。

（２）　　他の回路網にそれぞれ結合された複数個の各
テスト・ポイントと、 前記共通節点と前記複数個のテスト・ポイントとの間に
それぞれ結合された複数個の各ダイオードとをさらに含
む第１項に記載の試験回路。

（３）　　集積回路相互接続デバイスは、所定の伝導性
形の半導体基板の上に形成され、前記共通節点は前記基
板を含み、前記ダイオードは前記基板にある前記テスト
・ポイントに隣接して形成され、かつ、前記所定の伝導
性形と異なった伝導性形のものとなるように形成された
領域を含む第１項に記載の試験回路。

（４）　　前記違った伝導性形であり、かつ、選択され
た複数個の回路網に隣接して形成されるように前記基板
に形成された共通領域を含む共通ダイオードであり、前
記選択された回路網は共通電気信号を搬送するようにさ
れる前記共通ダイオードをさらに含む第３項に記載の試
験回路。

（５）　　前記所期の共通電気信号は電源電圧信号を含
み、前記共通領域は前記電源電圧信号を伝搬する別の伝
導通路を含み、前記共通ダイオードは前記電源電圧信号
を緩衝増幅する働きをするキャパシタンスを供給する第
４項に記載の試験回路。

（６）　　選択された複数個の回路網と前記共通節点と
の間に結合された共通ダイオードであり、前記選択され
た回路網は共通電気信号を搬送するようにされる前記共
通ダイオードをさらに含む第１項に記載の試験回路。

（７）　　前記所期の共通電気信号は電源電圧信号を含
み、前記共通ダイオードは前記電源電圧信号を伝播する
別の伝導通路を含み、かつ前記電源電圧を緩衝増幅する
働きをするキャパシタンスを供給する第６項に記載の試
験回路。

（８）　　集積回路相互接続デバイスにある複数個の回
路網の節点間の連続性を試験する回路であって、共通節
点と、 カソードおよびアノードを持つ第１のダイオードであり
、前記第１のダイオードの前記カソードは第１の回路網
内の第１のポイントに結合され、前記第１のダイオード
の前記アノードは前記共通節点に結合される前記第１の
ダイオードと、カソードおよびアノードを持つ第２のダ
イオードであり、前記第２のダイオードの前記カソード
は第２の回路網に結合され、前記第２のダイオードの前
記アノードは前記共通節点に結合される前記第２のダイ
オードと、 所定の電気信号レベルを前記第１の回路網の第２のポイ
ントに供給する回路と、 前記第１の回路網の第２のポイントと前記共通節点との
間に結合された電圧感知回路であり、前記電圧感知回路
は前記第２２ポイントの電圧レベルを感知する働きをし
、前記第２２ポイントの前記電圧レベルは前記第１のポ
イントと第２のポイントとの間の電気的連続性を表わす
前記電圧感知回路と、 前記第２２回路網に結合された電圧感知回路であり、前
記第２の回路網の電圧レベルの変化は前記第１の回路網
と第２の回路網との間の誤まった電気的連続性を表わす
前記電圧感知回路とを含む試験回路。

（９）　　アノードおよびカソードを有する複数個のダ
イオードであり、前記各アノードは前記共通節点に結合
され、かつ前記各カソードは回路網の少なくとも１つに
それぞれ結合される前記複数個のダイオードをさらに含
む第８項に記載の試験回路。

（１０）　　デバイスは所定の伝導性形の半導体基板の
上に形成され、前記共通節点は前記基板を含み、前記ダ
イオードは前記所定の形と違った伝導性形となるように
前記半導体基板に形成される第８項に記載の試験回路。

（１１）各回路網は少なくとも１つの前記ダイオードを
通して前記共通節点に結合される第８項に記載の試験回
路。

（１２）選択された複数個の回路網と共通節点との間に
結合された共通ダイオードであり、前記選択された回路
網は共通電気信号を搬送するようにされる前記共通ダイ
オードをさらに含む第８項に記載の試験回路。

（１３）前記所期の共通電気信号は電源電圧信号を含み
、前記共通ダイオードは前記π原電圧信号を伝搬する別
の伝導通路を含みかつ前記電源電圧信号を緩衝増幅する
働きをするキャパシタンスを供給する第１２項に記載の
試験回路。

（１４）所定の伝導性形の半導体基板上に形成された集
積回路相互接続デバイスにある複数個の回路網の節点間
の連続性を試験する回路であって、第１および第２の回
路網にある複数個の節点に結合された第１および第２の
テスト・パッドと、前記第１および第２のテスト・パッ
ドに隣接する基板にそれぞれ形成された前記所定の伝導
性形とは違った伝導性形の第１および第２の領域と、所
定の信号を前記第１の回路網にある前記節点の内の１つ
に印加する回路と、 前記所定の信号の印加に応答する前記第１の回路網にあ
る前記節点の前記１つの電圧を検出する回路と、 前記所定の信号の印加に応答する前記第２テスト・パッ
ドの電圧の変化を検出する回路とを含む試験回路。

（ｉ５）前記所定の伝導形と違った前記伝導形となるよ
うに前記基板内に形成される複数個の領域であり、前記
各領域は少なくとも１つの回路網に隣接して形成される
前記複数個の領域をさらに含む第１４項に記載の試験回
路。

（１６）おのおのがそれぞれの回路網に結合される複数
個の前記テスト・パッドに隣接する基板に形成される前
記所定の伝導性形と異った前記伝導性形の領域をさらに
含む第１４項に記載の試験回路。

（１７）前記複数個のテスト・パッドは同じ信号を搬送
するようにされた回路網に結合される第１６項に記載の
試験回路。

（１８）前記信号は電源電圧信号を含む第１７項に記載
の試験回路。

（１９）前記所定の伝導性形は（ｐ）形であり、かつ前
記所定の伝導性形と異った前記伝導性形は（ｎ）形であ
る第１４項に記載の試験回路。

（２０）前記所定の伝導性形は（ｎ）形であり、かつ前
記所定の伝導性形と異った前記伝導性形は（ｐ）形であ
る第１９項に記載の試験回路。

（２１）集積回路相互接続回路にある複数個の回路網の
節点間の連続性を試験する方法であって、第１の回路網
のテスト・ポイントと共通節点との間に結合される第１
のダイオードを形成する段階と、 おのおのか少なくとも１つの回路網と共通節点との間に
それぞれ結合される複数個のダイオードを形成する段階
と、 所定の信号を第１の回路網にある第１の節点に加える段
階と、 所定の信号を加える前記段階に応答する前記第１の節点
の電圧を感知する段階であり、第１の節点の電圧レベル
は第１の節点テスト・ポイントとの間の電気的連続性を
表わす前記電圧感知段階と、所定の信号を加える前記段
階に応答する残りの回路網の電圧レベルの変化を感知す
る段階であり、残りの回路網の電圧レベルの変化は第１
の回路網ともう１つの回路網との間の誤まった電気的連
続性を表わす前記電圧レベルの変化を感知する段階とを
含む試験方法。

（２２）所定の信号を第１の回路網にある第２の節点に
加える段階と、 所定の信号を第２の節点に加える前記段階に応答する第
２の節点の電圧レベルを感知する段階であり、第２の節
点の電圧レベルはテスト・ポイントと第２の節点との間
の電気的連続性を表わし、したかって第１の節点と第２
の節点との間の電気的連続性を表わす前記電圧レベルを
感知する段階とをさらに含む第２１項に記載の試験方法
。

（２３）所定の信号を各回路網にある少なくとも１つの
節点に順次加える段階と、 所定の信号が各回路網にある少なくとも１つの節点に加
えられるとき各回路網にある１つの各節点の電圧を感知
する段階と、 所定の信号を各回路網にある少なくとも１つの節点に加
える前記段階に応答する残りの回路網の電圧レベルの変
化を感知する段階とをさらに含む第２１項に記載の試験
方法。

（２４）集積回路相互接続デバイスにある複数個の回路
網における節点間の連続性を試験する方法であり、デバ
イスは所定の伝導性形の半導体基板に形成され、各回路
網はそれに結合される少なくとも１つのテスト・パッド
を含む前記方法であって、第１の回路網のテスト・パッ
ドに隣接して形成されかつ電気結合される基板にある前
記所定の伝導性形と違った伝導性形の第１の領域を形成
する段階と、 基板にある前記所定の伝導性形と違った前記伝導性形の
複数個の領域を形成する段階であり、各領域は少なくと
も１つの他の回路網に隣接して形成されかつ電気結合さ
れる前記複数個の領域を形成する段階と、 第１の回路網のテスト・パッドから遠く離れた第１の回
路網の第１の節点に所定の信号を加える段階と、 所定の信号を加える前記段階に応答する第１の節点の電
圧を感知する段階であり、第１の節点の電圧レベルは第
１の回路網の第１の節点とテスト・パッドとの間の電気
的連続性を表わす前記電圧感知段階とを含む試験方法。

（２５）所定の信号を第１の回路網の第１の節点および
テスト・パッドから遠く離れた第１の回路網内の第２の
節点に加える段階と、 第１の回路網内の第２の節点に所定の信号を加える前記
段階に応答する第２の節点の電圧を感知する段階であり
、第２の節点の電圧レベルは第１の回路網の第２の節点
とテスト・パッドとの間の電気的連続性を表わし、した
かって第１の回路網の第１の節点と第２の節点との間の
電気的連続性を表わす前記電圧感知段階とをさらに含む
第２４項に記載の方法。

（２６）所定の信号を加える前記段階に応答する残りの
回路網の電圧レベルの変化を感知する段階であり、残り
の回路網の電圧レベルの変化は第１の回路網と残りの回
路網との間の誤まった電気的連続性を表わす前記電圧レ
ベルの変化を感知する段階をさらに含む第２４項に記載
の試験方法。

（２７）第１の節点は回路網の対向端を含み、第１の回
路網はそれが分岐点を含まずかつ２端を有するように作
られ、第１の回路網のテスＩ・・パッドは１つの端にあ
りかつ第１の節点が他端にある第２４項に記載の試験方
法。

（２８）前記第１の節点は前記第１の回路網の第２のテ
スト・パッドを含む第２７項に記載による試験方法。

（２９）選択された複数個のテスト・パッドに隣接する
前記所定の伝導性形と違った伝導性形の共通領域を形成
する段階であり、選択されたテスト・パッドは共通電気
信号を搬送するようにされた何個の回路網に結合される
前記共通領域を形成する段階をさらに含む第２４項に記
載の試験方法。

（３０）所斯の共通電気信号は電源電圧信号を含み、共
通領域は電源電圧信号を伝搬する別の伝導通路を形成し
、基板との境界共通領域は電源電圧信号を緩衝増幅する
働きをするキャパシタンスを供給する第２９項に記載の
試験方法。

（３１）多重チップ技術に使用すべき基板の上の相互接
続回路網の連続性を試験する装置および方法か提供され
ている。本装置には試験すべき回路網１２にテスト・パ
ッド１５を結合することか含まれている。テスト・パッ
ド１５はダイオード３４を経て共通節点３２に結合され
ている。回路網１２の第１の節点Ｉ６の電圧は、接地さ
れている電圧計３８によって感知される。所定の電流信
号は、プローブ４２を用いて回路網の各節点１６．＋８
゜２０．２２に加えられる。残りの回路＃１ｆｆ１４の
電圧は、電圧計４４によって感知される。試験すべき回
路網１２と基板上の任意な他の回路網１４との間に誤ま
った相互接続１３かあるならば、他の回路網１４の電圧
は変動する。電圧計３８は、試験中に節点１６とテスト
・パッド１５との間に電気接続が存在するかどうかを示
す。回路網１２の各節点とテスト・パッド１５との間に
電気通路か作られているならば、回路網Ｉ２の連続性は
オームの法則の操作により作られる。

【図面の簡単な説明】

第１図は、本発明の相互回路網を試験するための回路の
構成図、 第２図は、本発明の試験に使用されるダイオードの構造
を示す結合チップと基板の拡大断面図、第３図は、本発
明における各ダイオードと大面積ダイオードの配置を示
す拡大平面図である。 符号の説明： １２．１４−回路網；１５，３０−テスト・パッド；１
６．ｔｓ、２０．２２．３２−節点；３８．４４−を圧
計；４２−プローブ、３４．３６；−ダイオード：４〇
−電流源。

Claims (1)

【特許請求の範囲】
1. （１）集積回路相互接続デバイスにある複数個の回路網
   に接続された節点間の連続性を試験する回路であって、 それぞれの第１および第２の回路網にある複数個の節点
   に結合された第１ならびに第２のテスト・ポイントと、 共通点と、 前記共通点と前記第１および第２のテスト・ポイントと
   の間にそれぞれ結合された第１ならびに第２のダイオー
   ドと、 前記第１の回路網にある前記節点のうちの１つに所定の
   信号を印加する回路と、 前記所定の信号の印加に応答する前記節点のうちの前記
   １つの電圧を検出する回路と、 前記所定の信号の印加に応答する前記第２のテスト・ポ
   イントの電圧の変化を検出する回路とを含む試験回路。