JPH07111282A - 半導体チップおよびそれを用いた半導体集積回路装置 - Google Patents
半導体チップおよびそれを用いた半導体集積回路装置Info
- Publication number
- JPH07111282A JPH07111282A JP25554593A JP25554593A JPH07111282A JP H07111282 A JPH07111282 A JP H07111282A JP 25554593 A JP25554593 A JP 25554593A JP 25554593 A JP25554593 A JP 25554593A JP H07111282 A JPH07111282 A JP H07111282A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- semiconductor chip
- pad
- bonding pad
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 プローブ針の接触によるボンディングパッド
表面の面荒れやコンタクトダメージを防止できる半導体
チップを提供する。 【構成】 ボンディングパッド４とは別個に、該ボンデ
ィングパッド４と電気的に接続され、プローブ検査用の
プローブ針が接触するプローブパッド６を形成する。こ
れによって、プローブパッド６にプローブ針を接触させ
てプローブテストを行うことができ、ボンディングパッ
ド４はプローブ針と接触することがないので、ボンディ
ングパッド４の表面は面荒れすることがなく、コンタク
トダメージも防止できる。
表面の面荒れやコンタクトダメージを防止できる半導体
チップを提供する。 【構成】 ボンディングパッド４とは別個に、該ボンデ
ィングパッド４と電気的に接続され、プローブ検査用の
プローブ針が接触するプローブパッド６を形成する。こ
れによって、プローブパッド６にプローブ針を接触させ
てプローブテストを行うことができ、ボンディングパッ
ド４はプローブ針と接触することがないので、ボンディ
ングパッド４の表面は面荒れすることがなく、コンタク
トダメージも防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップおよびそ
れを用いた半導体集積回路装置に関し、特に、半導体チ
ップに設けられたボンディングパッドにおけるボンダビ
リティの低下防止やボンディングパッド下の信頼性向
上、プローブ試験の迅速化について有効な技術に関す
る。
れを用いた半導体集積回路装置に関し、特に、半導体チ
ップに設けられたボンディングパッドにおけるボンダビ
リティの低下防止やボンディングパッド下の信頼性向
上、プローブ試験の迅速化について有効な技術に関す
る。
【０００２】
【従来の技術】半導体チップに形成された電子回路の電
気的特性をテストするプローブ試験は、半導体チップに
形成されたボンディングパッドにプローブ針を接触さ
せ、このプローブ針を通して電子回路と外部のテスタと
を電気的に接続し、電気信号を入出力したり、電源を供
給して行うものである。
気的特性をテストするプローブ試験は、半導体チップに
形成されたボンディングパッドにプローブ針を接触さ
せ、このプローブ針を通して電子回路と外部のテスタと
を電気的に接続し、電気信号を入出力したり、電源を供
給して行うものである。
【０００３】そして、このプローブ試験において発見さ
れた不良電子回路に対しては、必要な箇所にレーザビー
ムを照射などして回路内にあらかじめ作成されている不
良救済用の冗長回路と接続することで救済を図る冗長救
済が行われているが、冗長救済後には全てのボンディン
グパッドに再びプローブ針を接触してプローブ試験を行
う必要がある。
れた不良電子回路に対しては、必要な箇所にレーザビー
ムを照射などして回路内にあらかじめ作成されている不
良救済用の冗長回路と接続することで救済を図る冗長救
済が行われているが、冗長救済後には全てのボンディン
グパッドに再びプローブ針を接触してプローブ試験を行
う必要がある。
【０００４】ということは、今日行われている冗長救済
によって、プローブ試験におけるプローブ針とボンディ
ングパッドとの接触回数は増加することとなる。
によって、プローブ試験におけるプローブ針とボンディ
ングパッドとの接触回数は増加することとなる。
【０００５】
【発明が解決しようとする課題】しかし、この冗長救済
による度重なるプローブ針との接触に伴い、ボンディン
グパッドの表面は傷つけられて面荒れの状態となってし
まう。
による度重なるプローブ針との接触に伴い、ボンディン
グパッドの表面は傷つけられて面荒れの状態となってし
まう。
【０００６】その結果、ワイヤボンディングした際のボ
ンディングワイヤとの接合力が不十分となり、ボンダビ
リティが低下するという問題点があった。
ンディングワイヤとの接合力が不十分となり、ボンダビ
リティが低下するという問題点があった。
【０００７】さらに、プローブ針の接触によるコンタク
トダメージによってボンディングパッド内が損傷し、半
導体チップとボンディングワイヤとを電気的に接続する
というボンディングパッドの機能自体が損なわれて信頼
性が低下するという問題点もあった。
トダメージによってボンディングパッド内が損傷し、半
導体チップとボンディングワイヤとを電気的に接続する
というボンディングパッドの機能自体が損なわれて信頼
性が低下するという問題点もあった。
【０００８】ところで、前記したプローブ試験において
もテスト時間の短縮化が要求されるが、そのためには、
プローブカードに装着されたプローブ針の実装密度を高
めることによって高集積化された多数の半導体チップの
同時測定を行うことが必要とされる。
もテスト時間の短縮化が要求されるが、そのためには、
プローブカードに装着されたプローブ針の実装密度を高
めることによって高集積化された多数の半導体チップの
同時測定を行うことが必要とされる。
【０００９】そして、多数チップ同時測定のためには、
プローブ針をプローブボードの中央部に開設された位置
合わせ孔の対向する二辺に沿ってレイアウトすることが
望ましいものの、ボンディングパッドが四辺に形成され
ている半導体チップの場合には、そのようなプローブ針
のレイアウトはそもそも困難である。
プローブ針をプローブボードの中央部に開設された位置
合わせ孔の対向する二辺に沿ってレイアウトすることが
望ましいものの、ボンディングパッドが四辺に形成され
ている半導体チップの場合には、そのようなプローブ針
のレイアウトはそもそも困難である。
【００１０】そこで、本発明の１つの目的は、プローブ
針の接触によるボンディングパッド表面の面荒れに起因
するボンダビリティの低下を防止できる技術を提供する
ことにある。
針の接触によるボンディングパッド表面の面荒れに起因
するボンダビリティの低下を防止できる技術を提供する
ことにある。
【００１１】本発明の他の目的は、プローブ針の接触に
よるコンタクトダメージに起因するボンディングパッド
内の損傷を防止できる技術を提供することにある。
よるコンタクトダメージに起因するボンディングパッド
内の損傷を防止できる技術を提供することにある。
【００１２】本発明のさらに他の目的は、プローブ試験
において多数の半導体チップを同時測定できるプローブ
針のレイアウトを可能とし、テスト時間の短縮化を図る
ことのできる技術を提供することにある。
において多数の半導体チップを同時測定できるプローブ
針のレイアウトを可能とし、テスト時間の短縮化を図る
ことのできる技術を提供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
【００１５】すなわち、本発明の半導体チップは、少な
くとも一部のボンディングパッドに対して、このボンデ
ィングパッドと電気的に接続され、プローブ検査用のプ
ローブ針が接触するプローブパッドが形成されているも
のである。
くとも一部のボンディングパッドに対して、このボンデ
ィングパッドと電気的に接続され、プローブ検査用のプ
ローブ針が接触するプローブパッドが形成されているも
のである。
【００１６】この場合において、前記プローブパッド
は、スクライブエリア上に形成することができる。ま
た、前記プローブパッドは、電気的抵抗の影響が大きい
ボンディングパッドに対してのみ形成することができ
る。さらに、半導体チップの四辺に設けられたボンディ
ングパッドと電気的に接続されたプローブパッドは、半
導体チップの対向する二辺側に形成することができる。
は、スクライブエリア上に形成することができる。ま
た、前記プローブパッドは、電気的抵抗の影響が大きい
ボンディングパッドに対してのみ形成することができ
る。さらに、半導体チップの四辺に設けられたボンディ
ングパッドと電気的に接続されたプローブパッドは、半
導体チップの対向する二辺側に形成することができる。
【００１７】そして、本発明の半導体集積回路装置は、
前記半導体チップを用いて構成されたものである。
前記半導体チップを用いて構成されたものである。
【００１８】
【作用】上記のような構成の半導体チップによれば、ボ
ンディングパッドと別体に、このボンディングパッドと
電気的に接続されたプローブパッドが形成されているの
で、プローブ試験においては、半導体チップに形成され
たプローブパッドにプローブ針を接触させてテストを行
うことができる。
ンディングパッドと別体に、このボンディングパッドと
電気的に接続されたプローブパッドが形成されているの
で、プローブ試験においては、半導体チップに形成され
たプローブパッドにプローブ針を接触させてテストを行
うことができる。
【００１９】したがって、ボンディングパッドはプロー
ブ針と接触することがないので、冗長救済によってもボ
ンディングパッド表面は面荒れすることなく、ボンダビ
リティの低下を防止することができる。
ブ針と接触することがないので、冗長救済によってもボ
ンディングパッド表面は面荒れすることなく、ボンダビ
リティの低下を防止することができる。
【００２０】また、同様にボンディングパッドはプロー
ブ針と接触することがないので、プローブ針の接触によ
るコンタクトダメージに起因するボンディングパッド内
の損傷も防止することができる。
ブ針と接触することがないので、プローブ針の接触によ
るコンタクトダメージに起因するボンディングパッド内
の損傷も防止することができる。
【００２１】さらに、このプローブパッドをスクライブ
エリア上に形成したり、あるいは、電気的抵抗の影響が
大きいボンディングパッドに対してのみ形成すれば、半
導体チップ自体のサイズも大きくなることがない。
エリア上に形成したり、あるいは、電気的抵抗の影響が
大きいボンディングパッドに対してのみ形成すれば、半
導体チップ自体のサイズも大きくなることがない。
【００２２】ボンディングパッドが四辺に設けられた半
導体チップのプローブパッドを半導体チップの対向する
二辺側に形成すれば、プローブ針をプローブボードに開
設された位置合わせ孔の対向する二辺に沿ってレイアウ
トできるので、プローブ針の実装密度を高めることが可
能となり、高集積化された多数の半導体チップの同時測
定を行うことができ、テスト時間の短縮化を図ることが
できる。
導体チップのプローブパッドを半導体チップの対向する
二辺側に形成すれば、プローブ針をプローブボードに開
設された位置合わせ孔の対向する二辺に沿ってレイアウ
トできるので、プローブ針の実装密度を高めることが可
能となり、高集積化された多数の半導体チップの同時測
定を行うことができ、テスト時間の短縮化を図ることが
できる。
【００２３】そして、このような半導体チップを用いて
構成された半導体集積回路装置によれば、高品質且つ低
コストの半導体集積回路装置とすることができる。
構成された半導体集積回路装置によれば、高品質且つ低
コストの半導体集積回路装置とすることができる。
【００２４】
【実施例】以下、本発明の実施例を図面に基づいてさら
に詳細に説明する。
に詳細に説明する。
【００２５】（実施例１）図１は本発明の一実施例であ
る半導体チップの要部を示す平面図、図２はその半導体
チップとプローブ針との接触状態を示す平面図である。
る半導体チップの要部を示す平面図、図２はその半導体
チップとプローブ針との接触状態を示す平面図である。
【００２６】まず、本実施例における半導体チップの構
成について説明する。
成について説明する。
【００２７】本実施例の半導体チップ１は、たとえばシ
リコンよりなる半導体ウエハ２上に形成されたもので、
図示しない多数の受動素子および能動素子が作り込ま
れ、所定の電極配線３が形成されている。また、この半
導体チップ１の外周部には、半導体チップ１とボンディ
ングワイヤ（図示せず）とを電気的に接続するための金
属被膜による電極であるボンディングパッド４が形成さ
れている。
リコンよりなる半導体ウエハ２上に形成されたもので、
図示しない多数の受動素子および能動素子が作り込ま
れ、所定の電極配線３が形成されている。また、この半
導体チップ１の外周部には、半導体チップ１とボンディ
ングワイヤ（図示せず）とを電気的に接続するための金
属被膜による電極であるボンディングパッド４が形成さ
れている。
【００２８】ボンディングパッド４の近傍にはプローブ
検査用のプローブ針５（図２）が接触するプローブパッ
ド６が形成されており、このプローブパッド６はボンデ
ィングパッド４と電気的に接続されている。
検査用のプローブ針５（図２）が接触するプローブパッ
ド６が形成されており、このプローブパッド６はボンデ
ィングパッド４と電気的に接続されている。
【００２９】また、半導体チップ１間には、半導体ウエ
ハ２上に形成された半導体チップ１を個々の半導体チッ
プ１に分離するためのスクライブエリア７が設けられて
いる。
ハ２上に形成された半導体チップ１を個々の半導体チッ
プ１に分離するためのスクライブエリア７が設けられて
いる。
【００３０】次に、本実施例の半導体チップの作用につ
いて説明する。
いて説明する。
【００３１】上記のように、本実施例の半導体チップ１
は、ボンディングパッド４と別体にプローブパッド６が
形成され、このプローブパッド６がボンディングパッド
４と電気的に接続されている。
は、ボンディングパッド４と別体にプローブパッド６が
形成され、このプローブパッド６がボンディングパッド
４と電気的に接続されている。
【００３２】したがって、図２に示すように、半導体チ
ップ１に形成された電子回路の電気的特性をテストする
プローブ試験においては、半導体チップ１に形成された
プローブパッド６の方にプローブ針５を接触させてテス
トを行うことができ、ボンディングパッド４はプローブ
針５と接触することがない。
ップ１に形成された電子回路の電気的特性をテストする
プローブ試験においては、半導体チップ１に形成された
プローブパッド６の方にプローブ針５を接触させてテス
トを行うことができ、ボンディングパッド４はプローブ
針５と接触することがない。
【００３３】よって、発見された不良電子回路に対して
冗長救済し、再びプローブ試験を繰り返し行っても、プ
ローブ針５との非接触状態が維持されるボンディングパ
ッド４の表面は面荒れすることはない。
冗長救済し、再びプローブ試験を繰り返し行っても、プ
ローブ針５との非接触状態が維持されるボンディングパ
ッド４の表面は面荒れすることはない。
【００３４】その結果、ボンディングパッド４はボンデ
ィングワイヤとの接合力を十分に確保することができる
こととなり、ワイヤボンディングされた際のボンダビリ
ティの低下を確実に防止することができる。
ィングワイヤとの接合力を十分に確保することができる
こととなり、ワイヤボンディングされた際のボンダビリ
ティの低下を確実に防止することができる。
【００３５】さらに、このようにボンディングパッド４
はプローブ針５と接触することがないので、プローブ針
５の接触によるコンタクトダメージに起因するボンディ
ングパッド４内の損傷も防止することができる。
はプローブ針５と接触することがないので、プローブ針
５の接触によるコンタクトダメージに起因するボンディ
ングパッド４内の損傷も防止することができる。
【００３６】（実施例２）図３は本発明の他の実施例で
ある半導体チップの要部を示す平面図である。
ある半導体チップの要部を示す平面図である。
【００３７】本実施例の半導体チップ１１は、ボンディ
ングパッド１４と電気的に接続され、プローブ針が接触
するプローブパッド１６の位置が、前記実施例１におけ
るそれと異なり、半導体チップ１１を個々に切断分離す
るためのスクライブエリア１７上に形成されているもの
である。
ングパッド１４と電気的に接続され、プローブ針が接触
するプローブパッド１６の位置が、前記実施例１におけ
るそれと異なり、半導体チップ１１を個々に切断分離す
るためのスクライブエリア１７上に形成されているもの
である。
【００３８】本実施例の半導体チップ１１によっても、
半導体チップ１１に形成されたプローブパッド１６の方
にプローブ針を接触させてプローブ試験を行うことがで
きるので、ボンディングパッド１４はプローブ針と接触
して面荒れすることがなく、ボンダビリティの低下を確
実に防止することができる。同時に、プローブ針の接触
によるコンタクトダメージに起因するボンディングパッ
ド１４内の損傷も防止することができる。
半導体チップ１１に形成されたプローブパッド１６の方
にプローブ針を接触させてプローブ試験を行うことがで
きるので、ボンディングパッド１４はプローブ針と接触
して面荒れすることがなく、ボンダビリティの低下を確
実に防止することができる。同時に、プローブ針の接触
によるコンタクトダメージに起因するボンディングパッ
ド１４内の損傷も防止することができる。
【００３９】さらに、本実施例の半導体チップ１１によ
れば、プローブパッド１６がスクライブエリア１７上に
形成されているので、プローブパッド１６を設けること
によって半導体チップ１１の大きさが拡大することがな
い。
れば、プローブパッド１６がスクライブエリア１７上に
形成されているので、プローブパッド１６を設けること
によって半導体チップ１１の大きさが拡大することがな
い。
【００４０】（実施例３）図４は本発明のさらに他の実
施例である半導体チップの要部を示す平面図である。
施例である半導体チップの要部を示す平面図である。
【００４１】本実施例の半導体チップ２１は、ボンディ
ングパッド２４と接続されるプローブパッド２６が、た
とえばＶｃｃ電極２４ａやＧＮＤ電極２４ｂなどのよう
に、大電流が流れるために電気的抵抗の影響が大きいボ
ンディングパッド２４に対してのみ形成されているもの
である。
ングパッド２４と接続されるプローブパッド２６が、た
とえばＶｃｃ電極２４ａやＧＮＤ電極２４ｂなどのよう
に、大電流が流れるために電気的抵抗の影響が大きいボ
ンディングパッド２４に対してのみ形成されているもの
である。
【００４２】本実施例の半導体チップ２１によっても、
ボンディングパッド２４はプローブ針と接触して面荒れ
することがなく、ボンダビリティの低下を防止すること
ができ、また、ボンディングパッド２４内の損傷も防止
することができる。
ボンディングパッド２４はプローブ針と接触して面荒れ
することがなく、ボンダビリティの低下を防止すること
ができ、また、ボンディングパッド２４内の損傷も防止
することができる。
【００４３】さらに、本実施例の半導体チップ２１によ
れば、プローブパッド２６が電気的抵抗の影響が大きい
ボンディングパッド２４に対してのみ形成されているの
で、設けるプローブパッド２６の数を少なくすることが
でき、プローブパッド２６の形成による半導体チップ２
１の大きさの拡大を防止することができる。
れば、プローブパッド２６が電気的抵抗の影響が大きい
ボンディングパッド２４に対してのみ形成されているの
で、設けるプローブパッド２６の数を少なくすることが
でき、プローブパッド２６の形成による半導体チップ２
１の大きさの拡大を防止することができる。
【００４４】（実施例４）図５は本発明のさらに他の実
施例である半導体チップの要部を示す平面図、図６はそ
の半導体チップとプローブ針との接触状態を示す平面図
である。
施例である半導体チップの要部を示す平面図、図６はそ
の半導体チップとプローブ針との接触状態を示す平面図
である。
【００４５】本実施例の半導体チップ３１は四辺にボン
ディングパッド３４が形成され、一方、このボンディン
グパッド３４と電気的に接続されたプローブパッド３６
は、一部の電極配線３３を長くすることで対向する二辺
のスクライブエリア３７側に形成されたものである。
ディングパッド３４が形成され、一方、このボンディン
グパッド３４と電気的に接続されたプローブパッド３６
は、一部の電極配線３３を長くすることで対向する二辺
のスクライブエリア３７側に形成されたものである。
【００４６】本実施例の半導体チップ３１によれば、ボ
ンダビリティの低下やボンディングパッド３４内の損傷
を防止することができると同時に、このように四辺に形
成されたボンディングパッド３４と接続されたプローブ
パッド３６を対向する二辺側に形成することができるの
で、プローブ針３５をプローブボード３８に開設された
位置合わせ孔３８ａの対向する二辺に沿ってレイアウト
することができる。
ンダビリティの低下やボンディングパッド３４内の損傷
を防止することができると同時に、このように四辺に形
成されたボンディングパッド３４と接続されたプローブ
パッド３６を対向する二辺側に形成することができるの
で、プローブ針３５をプローブボード３８に開設された
位置合わせ孔３８ａの対向する二辺に沿ってレイアウト
することができる。
【００４７】したがって、プローブ針３５の実装密度を
高めることが可能となり、図６に示すように、高集積化
された多数の半導体チップ３１の同時測定を行うことが
でき、テスト時間の短縮化を図ることができる。
高めることが可能となり、図６に示すように、高集積化
された多数の半導体チップ３１の同時測定を行うことが
でき、テスト時間の短縮化を図ることができる。
【００４８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００４９】たとえば、プローブパッドは、半導体チッ
プ内のみやスクライブエリアのみに形成するのではな
く、半導体チップ内とスクライブエリアの双方に形成す
ることも可能であり、また、実施例４においては、半導
体チップ内の対向する二辺に形成することもできる。
プ内のみやスクライブエリアのみに形成するのではな
く、半導体チップ内とスクライブエリアの双方に形成す
ることも可能であり、また、実施例４においては、半導
体チップ内の対向する二辺に形成することもできる。
【００５０】また、電極配線は、図１に示すような枝別
れ形状や図３に示すような連鎖形状など、種々の形状と
することができる。
れ形状や図３に示すような連鎖形状など、種々の形状と
することができる。
【００５１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
【００５２】(1).すなわち、本発明の半導体チップによ
れば、ボンディングパッドと別体にプローブパッドが形
成されているので、プローブ試験においてはこのプロー
ブパッドにプローブ針を接触させてテストを行うことが
できる。
れば、ボンディングパッドと別体にプローブパッドが形
成されているので、プローブ試験においてはこのプロー
ブパッドにプローブ針を接触させてテストを行うことが
できる。
【００５３】(2).したがって、ボンディングパッドはプ
ローブ針と接触することがないので、不良電子回路を冗
長救済して再びプローブ試験を行っても、プローブ針と
の非接触状態が維持されるボンディングパッドの表面は
面荒れすることはない。よって、ボンディングパッドと
ボンディングワイヤとの接合力を十分に確保することが
できることとなり、ワイヤボンディングされた際のボン
ダビリティの低下を確実に防止することができる。
ローブ針と接触することがないので、不良電子回路を冗
長救済して再びプローブ試験を行っても、プローブ針と
の非接触状態が維持されるボンディングパッドの表面は
面荒れすることはない。よって、ボンディングパッドと
ボンディングワイヤとの接合力を十分に確保することが
できることとなり、ワイヤボンディングされた際のボン
ダビリティの低下を確実に防止することができる。
【００５４】(3).同時に、ボンディングパッドはプロー
ブ針と接触することがないので、プローブ針の接触によ
るコンタクトダメージに起因するボンディングパッド内
の損傷も防止することができる。したがって、半導体チ
ップとボンディングワイヤとを電気的に接続するという
ボンディングパッドの機能を確保して信頼性を維持する
ことができる。
ブ針と接触することがないので、プローブ針の接触によ
るコンタクトダメージに起因するボンディングパッド内
の損傷も防止することができる。したがって、半導体チ
ップとボンディングワイヤとを電気的に接続するという
ボンディングパッドの機能を確保して信頼性を維持する
ことができる。
【００５５】(4).プローブパッドがスクライブエリア上
に形成された半導体チップによれば、半導体チップ内に
占めるプローブパッドの割合はゼロとなるので、プロー
ブパッドを設けることによって半導体チップの大きさが
拡大することがない。
に形成された半導体チップによれば、半導体チップ内に
占めるプローブパッドの割合はゼロとなるので、プロー
ブパッドを設けることによって半導体チップの大きさが
拡大することがない。
【００５６】(5).また、プローブパッドが電気的抵抗の
影響が大きいボンディングパッドに対してのみ形成され
た半導体チップによれば、設けるプローブパッドの数を
少なくすることができるので、前記と同様に、プローブ
パッドの形成による半導体チップの大きさの拡大を防止
することができる。
影響が大きいボンディングパッドに対してのみ形成され
た半導体チップによれば、設けるプローブパッドの数を
少なくすることができるので、前記と同様に、プローブ
パッドの形成による半導体チップの大きさの拡大を防止
することができる。
【００５７】(6).半導体チップの四辺に設けられたボン
ディングパッドと電気的に接続されたプローブパッドが
対向する二辺側に形成された半導体チップによれば、プ
ローブ針をプローブボードに開設された位置合わせ孔の
対向する二辺に沿ってレイアウトできるので、プローブ
針の実装密度を高めることが可能となる。したがって、
高集積化された多数の半導体チップの同時測定を行うこ
とができ、テスト時間の短縮化を図ることができる。
ディングパッドと電気的に接続されたプローブパッドが
対向する二辺側に形成された半導体チップによれば、プ
ローブ針をプローブボードに開設された位置合わせ孔の
対向する二辺に沿ってレイアウトできるので、プローブ
針の実装密度を高めることが可能となる。したがって、
高集積化された多数の半導体チップの同時測定を行うこ
とができ、テスト時間の短縮化を図ることができる。
【００５８】(7).そして、このような半導体チップを用
いて構成された半導体集積回路装置によれば、高品質且
つ低コストの半導体集積回路装置とすることができる。
いて構成された半導体集積回路装置によれば、高品質且
つ低コストの半導体集積回路装置とすることができる。
【図１】本発明の実施例１による半導体チップの要部を
示す平面図である。
示す平面図である。
【図２】その半導体チップとプローブ針との接触状態を
示す平面図である。
示す平面図である。
【図３】本発明の実施例２による半導体チップの要部を
示す平面図である。
示す平面図である。
【図４】本発明の実施例３による半導体チップの要部を
示す平面図である。
示す平面図である。
【図５】本発明の実施例４による半導体チップの要部を
示す平面図である。
示す平面図である。
【図６】その半導体チップとプローブ針との接触状態を
示す平面図である。
示す平面図である。
１ 半導体チップ ２ 半導体ウエハ ３ 電極配線 ４ ボンディングパッド ５ プローブ針 ６ プローブパッド ７ スクライブエリア １１ 半導体チップ １４ ボンディングパッド １６ プローブパッド １７ スクライブエリア ２１ 半導体チップ ２４ ボンディングパッド ２４ａ Ｖｃｃ電極 ２４ｂ ＧＮＤ電極 ２６ プローブパッド ３１ 半導体チップ ３３ 電極配線 ３４ ボンディングパッド ３５ プローブ針 ３６ プローブパッド ３７ スクライブエリア ３８ プローブボード ３８ａ 位置合わせ孔
Claims (5)
- 【請求項１】 少なくとも一部のボンディングパッドに
対して、前記ボンディングパッドと電気的に接続され、
プローブ検査用のプローブ針が接触するプローブパッド
が形成されていることを特徴とする半導体チップ。 - 【請求項２】 前記プローブパッドは、スクライブエリ
ア上に形成されていることを特徴とする請求項１記載の
半導体チップ。 - 【請求項３】 前記プローブパッドは、電気的抵抗の影
響が大きいボンディングパッドに対してのみ形成されて
いることを特徴とする請求項１または２記載の半導体チ
ップ。 - 【請求項４】 前記半導体チップの四辺に設けられた前
記ボンディングパッドと電気的に接続された前記プロー
ブパッドは、前記半導体チップの対向する二辺側に形成
されていることを特徴とする請求項１、２または３記載
の半導体チップ。 - 【請求項５】 請求項１〜４のいずれか１項に記載の半
導体チップを用いて構成されることを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25554593A JPH07111282A (ja) | 1993-10-13 | 1993-10-13 | 半導体チップおよびそれを用いた半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25554593A JPH07111282A (ja) | 1993-10-13 | 1993-10-13 | 半導体チップおよびそれを用いた半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111282A true JPH07111282A (ja) | 1995-04-25 |
Family
ID=17280219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25554593A Withdrawn JPH07111282A (ja) | 1993-10-13 | 1993-10-13 | 半導体チップおよびそれを用いた半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111282A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331553B1 (ko) * | 1999-09-16 | 2002-04-06 | 윤종용 | 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치 |
| US6897669B2 (en) | 2002-08-19 | 2005-05-24 | Denso Corporation | Semiconductor device having bonding pads and probe pads |
| WO2007083366A1 (ja) * | 2006-01-18 | 2007-07-26 | Fujitsu Limited | 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法 |
-
1993
- 1993-10-13 JP JP25554593A patent/JPH07111282A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331553B1 (ko) * | 1999-09-16 | 2002-04-06 | 윤종용 | 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치 |
| US6897669B2 (en) | 2002-08-19 | 2005-05-24 | Denso Corporation | Semiconductor device having bonding pads and probe pads |
| WO2007083366A1 (ja) * | 2006-01-18 | 2007-07-26 | Fujitsu Limited | 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法 |
| JPWO2007083366A1 (ja) * | 2006-01-18 | 2009-06-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法 |
| US7825446B2 (en) | 2006-01-18 | 2010-11-02 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing the semiconductor wafer structure |
| JP5104317B2 (ja) * | 2006-01-18 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
| US6137296A (en) | Probe card for testing semiconductor devices | |
| US7701072B2 (en) | Semiconductor device and manufacturing method therefor | |
| JPH02211648A (ja) | 半導体装置 | |
| US5616931A (en) | Semiconductor device | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| GB2353401A (en) | An integrated circuit package incorporating a capacitive sensor probe | |
| KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
| JPH07111282A (ja) | 半導体チップおよびそれを用いた半導体集積回路装置 | |
| US20110254000A1 (en) | Semiconductor chip embedded with a test circuit | |
| JP2000106257A (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP2008135623A (ja) | 配線基板及びその製造方法 | |
| JP2008203169A (ja) | 半導体測定装置 | |
| JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
| JPH0496343A (ja) | 半導体装置 | |
| JP2002093868A (ja) | 半導体装置 | |
| JP3914110B2 (ja) | 半導体装置の製造方法 | |
| KR19990018725A (ko) | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |