JPH0552894A - Ｌｓｉ装置の接続試験方法 - Google Patents
Ｌｓｉ装置の接続試験方法Info
- Publication number
- JPH0552894A JPH0552894A JP3210558A JP21055891A JPH0552894A JP H0552894 A JPH0552894 A JP H0552894A JP 3210558 A JP3210558 A JP 3210558A JP 21055891 A JP21055891 A JP 21055891A JP H0552894 A JPH0552894 A JP H0552894A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- lsi device
- stage
- lsi
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩ装置と基板配線との接続試験方法に関
し，ＬＳＩ装置の出力トランジスタを破壊することのな
いようにすることを目的とする。 【構成】 終端抵抗５を並列接続した前段のＬＳＩ装置
１に接続された，後段のＬＳＩ装置２の電源電圧供給端
子を接地し，終端抵抗５に可変電圧源を印加し，ＬＳＩ
装置１の出力部および後段の入力部の電圧−電流静特性
を測定し，接続試験を行う方法において，後段の入力部
の印加電圧が前段の出力部の出力トランジスタに対して
逆方向とならない範囲もしくは小さい逆方向電圧の範囲
で後段の入力部の電圧−電流静特性が得られるような向
きで電圧シフトダイオード６とバイアス電圧源８の直列
回路をＬＳＩ装置２の入力端子Ｂに並列接続し，終端抵
抗５に可変電圧を印加し，ＬＳＩ装置１の出力部および
ＬＳＩ装置２の入力部の電圧−電流静特性を測定する構
成を持つ。
し，ＬＳＩ装置の出力トランジスタを破壊することのな
いようにすることを目的とする。 【構成】 終端抵抗５を並列接続した前段のＬＳＩ装置
１に接続された，後段のＬＳＩ装置２の電源電圧供給端
子を接地し，終端抵抗５に可変電圧源を印加し，ＬＳＩ
装置１の出力部および後段の入力部の電圧−電流静特性
を測定し，接続試験を行う方法において，後段の入力部
の印加電圧が前段の出力部の出力トランジスタに対して
逆方向とならない範囲もしくは小さい逆方向電圧の範囲
で後段の入力部の電圧−電流静特性が得られるような向
きで電圧シフトダイオード６とバイアス電圧源８の直列
回路をＬＳＩ装置２の入力端子Ｂに並列接続し，終端抵
抗５に可変電圧を印加し，ＬＳＩ装置１の出力部および
ＬＳＩ装置２の入力部の電圧−電流静特性を測定する構
成を持つ。
Description
【０００１】
【産業上の利用分野】本発明は，基板に論理ＬＳＩ装置
を搭載した論理ユニットにおけるＬＳＩ装置と基板配線
の接続試験方法に関する。
を搭載した論理ユニットにおけるＬＳＩ装置と基板配線
の接続試験方法に関する。
【０００２】高速コンピュータにおける論理ユニットに
おいては，ＬＳＩ装置の実装の高密度化にともない，Ｌ
ＳＩ装置と配線の接続を確認する接続試験が重要となっ
ている。
おいては，ＬＳＩ装置の実装の高密度化にともない，Ｌ
ＳＩ装置と配線の接続を確認する接続試験が重要となっ
ている。
【０００３】
【従来の技術】従来，論理ユニットにおけるＬＳＩ装置
の接続試験は，ＬＳＩ装置の電圧電源供給端子を接地し
た状態において，ＬＳＩ装置の出力端子に並列接続され
た終端抵抗に電圧を可変に印加することにより，終端抵
抗を介して互いに接続されているＬＳＩ装置の前段の出
力部と後段の入力部の電圧−電流静特性を測定し，測定
結果から各ＬＳＩ装置と配線の接続状態を推測すること
により行っていた。
の接続試験は，ＬＳＩ装置の電圧電源供給端子を接地し
た状態において，ＬＳＩ装置の出力端子に並列接続され
た終端抵抗に電圧を可変に印加することにより，終端抵
抗を介して互いに接続されているＬＳＩ装置の前段の出
力部と後段の入力部の電圧−電流静特性を測定し，測定
結果から各ＬＳＩ装置と配線の接続状態を推測すること
により行っていた。
【０００４】図５は，ＬＳＩ装置における出力部と入力
部の電圧−電流静特性を表す。図 (a)は出力部を示す。
図において，(1) はＬＳＩ装置出力部，(2) は(1) のＬ
ＳＩ装置の出力部の等価回路，(3) は出力部の出力電圧
−電流静特性である。１００は出力部の論理ゲート，１
０１は論理ゲート１００の出力トランジスタ，１０２は
トランジスタ１０１のベースとコレクタ間に接続した抵
抗である。ＤＶは出力端子，ＧＮＤはトランジスタ１０
１の電源電圧供給端子を接地したことを表す。
部の電圧−電流静特性を表す。図 (a)は出力部を示す。
図において，(1) はＬＳＩ装置出力部，(2) は(1) のＬ
ＳＩ装置の出力部の等価回路，(3) は出力部の出力電圧
−電流静特性である。１００は出力部の論理ゲート，１
０１は論理ゲート１００の出力トランジスタ，１０２は
トランジスタ１０１のベースとコレクタ間に接続した抵
抗である。ＤＶは出力端子，ＧＮＤはトランジスタ１０
１の電源電圧供給端子を接地したことを表す。
【０００５】ＤＶ端子とＧＮＤ間に電圧を可変に印加す
ることにより，トランジスタ１０１のベースとエミッタ
により構成されるダイオード（以後，ベース−エミッタ
間ダイオードと称する）の特性に従って，(3) の出力電
圧−電流静特性が得られる。
ることにより，トランジスタ１０１のベースとエミッタ
により構成されるダイオード（以後，ベース−エミッタ
間ダイオードと称する）の特性に従って，(3) の出力電
圧−電流静特性が得られる。
【０００６】図 (b)は，入力部を示す。(4) はＬＳＩ装
置入力部，(5) はＬＳＩ装置入力部の等価回路であっ
て，(4)，(5) における接地端子ＧＮＤと電源電圧供給
端子Ｖｅｅ間の配線１０５’は接続試験用に接続したも
のである。(6) は入力部の入力電圧−電流静特性であ
る。１０５は入力部の論理ゲート，１０６は論理ゲート
１０５の入力トランジスタ，１０７，１０８はそれぞれ
抵抗である。(4) (5) における１０９は接続試験におい
ての接地端子である。
置入力部，(5) はＬＳＩ装置入力部の等価回路であっ
て，(4)，(5) における接地端子ＧＮＤと電源電圧供給
端子Ｖｅｅ間の配線１０５’は接続試験用に接続したも
のである。(6) は入力部の入力電圧−電流静特性であ
る。１０５は入力部の論理ゲート，１０６は論理ゲート
１０５の入力トランジスタ，１０７，１０８はそれぞれ
抵抗である。(4) (5) における１０９は接続試験におい
ての接地端子である。
【０００７】(5) の構成において，ＲＶ端子と接地端子
１０９間に電圧を可変に印加することによりトランジス
タ１０６のベース−エミッタ間ダイオード特性に従っ
て，(6) の入力電圧−電流静特性が得られる。
１０９間に電圧を可変に印加することによりトランジス
タ１０６のベース−エミッタ間ダイオード特性に従っ
て，(6) の入力電圧−電流静特性が得られる。
【０００８】出力部の出力電圧−電流静特性(3) を測定
し，図示のような測定結果が得られれば，測定した出力
部と配線との接続が取られているものと推測できる。ま
た，入力部の入力電圧−電流静特性を測定することによ
り，図示のような測定結果が得られれば，入力部と配線
との接続が取られているものと推測できる。
し，図示のような測定結果が得られれば，測定した出力
部と配線との接続が取られているものと推測できる。ま
た，入力部の入力電圧−電流静特性を測定することによ
り，図示のような測定結果が得られれば，入力部と配線
との接続が取られているものと推測できる。
【０００９】図６は従来のＬＳＩ装置の接続試験方法を
示す。図は終端抵抗で終端したＬＳＩ装置の出力部と後
段のＬＳＩ装置の入力部に図５の試験方法を適用してＬ
ＳＩ装置の接続試験を行う方法を示す。
示す。図は終端抵抗で終端したＬＳＩ装置の出力部と後
段のＬＳＩ装置の入力部に図５の試験方法を適用してＬ
ＳＩ装置の接続試験を行う方法を示す。
【００１０】図おいて，１１０，１１１はＬＳＩ装置で
あって，互いに接続され，ＬＳＩ装置１１０は前段側，
ＬＳＩ装置１１１は後段側を示す。１１２はＬＳＩ装置
１１０のＥＣＬ回路の出力部である。１１３は出力トラ
ンジスタ，１１４は抵抗，１１４’は電源電圧供給端子
であって，接続試験を行う場合には接地されるものであ
る。１１６はＬＳＩ装置１１１の入力部であって，ＥＣ
Ｌ回路の入力部である。１１７は入力トランジスタ，１
１８，１１９は抵抗，１１８’は電源電圧供給端子であ
って，接続試験を行う場合は接地されるものである。１
２０はＬＳＩ装置１１０の終端抵抗，ＣはＬＳＩ装置の
出力端子Ａに接続された側の終端抵抗の端子，１２１は
電圧計，１２２は電流計，１２３，１２４は端子Ｃに可
変電圧を印加する電源である。ＡはＬＳＩ装置１１０の
出力端子，ＢはＬＳＩ装置１１１の入力端子，Ｃは終端
抵抗の端子である。
あって，互いに接続され，ＬＳＩ装置１１０は前段側，
ＬＳＩ装置１１１は後段側を示す。１１２はＬＳＩ装置
１１０のＥＣＬ回路の出力部である。１１３は出力トラ
ンジスタ，１１４は抵抗，１１４’は電源電圧供給端子
であって，接続試験を行う場合には接地されるものであ
る。１１６はＬＳＩ装置１１１の入力部であって，ＥＣ
Ｌ回路の入力部である。１１７は入力トランジスタ，１
１８，１１９は抵抗，１１８’は電源電圧供給端子であ
って，接続試験を行う場合は接地されるものである。１
２０はＬＳＩ装置１１０の終端抵抗，ＣはＬＳＩ装置の
出力端子Ａに接続された側の終端抵抗の端子，１２１は
電圧計，１２２は電流計，１２３，１２４は端子Ｃに可
変電圧を印加する電源である。ＡはＬＳＩ装置１１０の
出力端子，ＢはＬＳＩ装置１１１の入力端子，Ｃは終端
抵抗の端子である。
【００１１】図の構成によりＬＳＩ装置間接続試験を行
う方法を説明する。電源電圧供給端子１１４’，１１
８’を接地する。Ａ点とＣ点の配線との接続試験はＡ点
に負側の電圧を可変に印加し，電流計１２２に流れる電
流を測定する。
う方法を説明する。電源電圧供給端子１１４’，１１
８’を接地する。Ａ点とＣ点の配線との接続試験はＡ点
に負側の電圧を可変に印加し，電流計１２２に流れる電
流を測定する。
【００１２】このとき，電源１２３のベース−エミッタ
間ダイオードの閾値より小さい間（０〜０．７Ｖ程度）
は，出力トランジスタ１１３には電流が流れない。ま
た，ＬＳＩ装置１１１の入力トランジスタ１１７のベー
ス−エミッタ間ダイオードに対しては逆方向電圧となる
のでトランジスタ１１７に電流は流れない。そのため，
電源１２３の正電極−接地配線−終端抵抗１２０−Ｃ点
−電流計−電源１２３の負電極の回路でほぼ終端抵抗１
２０の抵抗値と電源１２３の内部抵抗で決められる電流
が流れる（以後，このときの電流−電圧静特性を終端抵
抗特性と称する）。 さらに端子Ａに印加される電圧を
負側に大きくすると出力トランジスタ１１３のベースと
エミッタ間ダイオードに順方向電流が流れる。そのた
め，電源１２３の正側の電極−接地された電源電圧供給
端子１１４’−抵抗１１４−出力トランジスタ１１３の
ベース−トランジスタ１１３のエミッタ−電流計１２２
−電源１２３の負側の電極の回路に抵抗１１４，ベース
−エミッタ間抵抗と電源１２３の内部抵抗でほぼ決めら
れる電流が流れる（以後，このときの電圧−電流静特性
をドライバ特性と称する）。
間ダイオードの閾値より小さい間（０〜０．７Ｖ程度）
は，出力トランジスタ１１３には電流が流れない。ま
た，ＬＳＩ装置１１１の入力トランジスタ１１７のベー
ス−エミッタ間ダイオードに対しては逆方向電圧となる
のでトランジスタ１１７に電流は流れない。そのため，
電源１２３の正電極−接地配線−終端抵抗１２０−Ｃ点
−電流計−電源１２３の負電極の回路でほぼ終端抵抗１
２０の抵抗値と電源１２３の内部抵抗で決められる電流
が流れる（以後，このときの電流−電圧静特性を終端抵
抗特性と称する）。 さらに端子Ａに印加される電圧を
負側に大きくすると出力トランジスタ１１３のベースと
エミッタ間ダイオードに順方向電流が流れる。そのた
め，電源１２３の正側の電極−接地された電源電圧供給
端子１１４’−抵抗１１４−出力トランジスタ１１３の
ベース−トランジスタ１１３のエミッタ−電流計１２２
−電源１２３の負側の電極の回路に抵抗１１４，ベース
−エミッタ間抵抗と電源１２３の内部抵抗でほぼ決めら
れる電流が流れる（以後，このときの電圧−電流静特性
をドライバ特性と称する）。
【００１３】次に，点Ｃ（端子Ｃ）に印加する電圧を正
側の電圧とする（電源１２４の電圧を点Ｃに印加す
る）。このとき，ＬＳＩ装置１１０の出力トランジスタ
１１３のベース−エミッタ間ダイオードに対しては逆方
向電圧となるので，出力トランジスタ１１３には電流は
流れない。
側の電圧とする（電源１２４の電圧を点Ｃに印加す
る）。このとき，ＬＳＩ装置１１０の出力トランジスタ
１１３のベース−エミッタ間ダイオードに対しては逆方
向電圧となるので，出力トランジスタ１１３には電流は
流れない。
【００１４】Ｃ点に印加される電圧が入力トランジスタ
１１７のベース−エミッタ間ダイオードの閾値電圧より
小さい間（０〜０．７Ｖ程度）は，入力トランジスタ１
１７には電流が流れない。そのため，電源１２４の正電
極−電流計１２２−抵抗１２０−接地配線−電源１２４
の負電極の回路で電流が流れる（終端抵抗特性）。
１１７のベース−エミッタ間ダイオードの閾値電圧より
小さい間（０〜０．７Ｖ程度）は，入力トランジスタ１
１７には電流が流れない。そのため，電源１２４の正電
極−電流計１２２−抵抗１２０−接地配線−電源１２４
の負電極の回路で電流が流れる（終端抵抗特性）。
【００１５】次に，電源１２４の電圧をさらに大きくす
ると，入力トランジスタ１１７のベース−エミッタ間ダ
イオードに順方向電流が流れる。そして，電源１２４の
正電極−電流計１２２−Ｂ点（端子Ｂ）−入力トランジ
スタ１１７のベース−入力トランジスタ１１７のエミッ
タ−抵抗１１９−接地端子−電源１２４の負電極の回路
で電流が流れる（以後，このときの電圧−電流静特性を
レシーバ特性と称する）。
ると，入力トランジスタ１１７のベース−エミッタ間ダ
イオードに順方向電流が流れる。そして，電源１２４の
正電極−電流計１２２−Ｂ点（端子Ｂ）−入力トランジ
スタ１１７のベース−入力トランジスタ１１７のエミッ
タ−抵抗１１９−接地端子−電源１２４の負電極の回路
で電流が流れる（以後，このときの電圧−電流静特性を
レシーバ特性と称する）。
【００１６】図７は，上記の方法で測定した電圧−電流
静特性を示す。図６を参照して図７を説明する。図にお
いて，横軸は電圧，縦軸は電流であって，それぞれ，図
６における電圧計１２１の電圧，電流計１２２の電流で
ある。
静特性を示す。図６を参照して図７を説明する。図にお
いて，横軸は電圧，縦軸は電流であって，それぞれ，図
６における電圧計１２１の電圧，電流計１２２の電流で
ある。
【００１７】１３０は，ドライバ特性，１３１は終端抵
抗特性，１３２はレシーバ特性である。ＬＳＩ装置１１
０のＡ点（端子Ａ）と終端抵抗のＣ点が配線に接続され
ていれば，図のようなドライバ特性１３０と終端抵抗特
性１３１が得られる。またＬＳＩ装置１１１のＢ点と終
端抵抗のＣ点が配線に接続がされていれば，図のような
終端抵抗特性１３１とレシーバ特性１３２が得られる。
抗特性，１３２はレシーバ特性である。ＬＳＩ装置１１
０のＡ点（端子Ａ）と終端抵抗のＣ点が配線に接続され
ていれば，図のようなドライバ特性１３０と終端抵抗特
性１３１が得られる。またＬＳＩ装置１１１のＢ点と終
端抵抗のＣ点が配線に接続がされていれば，図のような
終端抵抗特性１３１とレシーバ特性１３２が得られる。
【００１８】従って，上記のように，ＬＳＩ装置１１０
の出力電圧−電流静特性およびＬＳＩ装置１１１の入力
部の入力電圧−電流静特性を測定することにより，Ａ
点，Ｂ点，Ｃ点の接続を確認することができる。
の出力電圧−電流静特性およびＬＳＩ装置１１１の入力
部の入力電圧−電流静特性を測定することにより，Ａ
点，Ｂ点，Ｃ点の接続を確認することができる。
【００１９】
【発明が解決しようとする課題】ＬＳＩ装置の高集積度
化に伴い，論理ゲートの出力トランジスタの逆耐圧電圧
が小さくなってきた。そのため，後段のＬＳＩ装置の入
力部の電圧−電流静特性を測定するため，入力トランジ
スタに正電圧を印加することができなくなってきた（後
段の入力トランジスタに印加する正電圧は，前段の出力
トランジスタの逆方向電圧である）。従って，そのよう
なＬＳＩ装置においては，従来の方法をＬＳＩ装置にそ
のまま適用することができなくなってきた。
化に伴い，論理ゲートの出力トランジスタの逆耐圧電圧
が小さくなってきた。そのため，後段のＬＳＩ装置の入
力部の電圧−電流静特性を測定するため，入力トランジ
スタに正電圧を印加することができなくなってきた（後
段の入力トランジスタに印加する正電圧は，前段の出力
トランジスタの逆方向電圧である）。従って，そのよう
なＬＳＩ装置においては，従来の方法をＬＳＩ装置にそ
のまま適用することができなくなってきた。
【００２０】本発明は，従来のＬＳＩ装置間の接続試験
方法を適用して，後段のＬＳＩ装置間の接続試験を行う
ことのできる接続試験方法を提供することを目的とす
る。
方法を適用して，後段のＬＳＩ装置間の接続試験を行う
ことのできる接続試験方法を提供することを目的とす
る。
【００２１】
【課題を解決するための手段】本発明は，後段の入力部
に印加される電圧が前段の出力回路の出力トランジスタ
に対して逆方向とならない範囲もしくは小さい逆方向電
圧の範囲で後段の入力部の電圧−電流静特性が得られる
ような向きでダイオードとバイアス電圧源の直列回路を
後段のＬＳＩ装置の入力端子に並列接続することによ
り，後段の入力部に印加される電圧が前段の出力回路の
出力トランジスタに対して逆方向とならない範囲もしく
は小さい逆方向電圧の範囲で後段の入力部の電圧−電流
静特性が得られるようにした。
に印加される電圧が前段の出力回路の出力トランジスタ
に対して逆方向とならない範囲もしくは小さい逆方向電
圧の範囲で後段の入力部の電圧−電流静特性が得られる
ような向きでダイオードとバイアス電圧源の直列回路を
後段のＬＳＩ装置の入力端子に並列接続することによ
り，後段の入力部に印加される電圧が前段の出力回路の
出力トランジスタに対して逆方向とならない範囲もしく
は小さい逆方向電圧の範囲で後段の入力部の電圧−電流
静特性が得られるようにした。
【００２２】図１は本発明の基本構成を示す。図におい
て，１は前段のＬＳＩ装置，２は後段のＬＳＩ装置，３
は前段のＬＳＩ装置１の出力部の論理ゲート，４は後段
のＬＳＩ装置の入力部の論理ゲート，５は前段のＬＳＩ
装置の終端抵抗，６は電圧シフトダイオード，７は可変
電圧源，８は電圧シフトダイオード６の逆方向バイアス
電圧源（Ｖｂボルト），９は電圧計，１０は電流計，Ａ
はＬＳＩ装置１の出力端子，ＢはＬＳＩ装置２の入力端
子，Ｃは終端抵抗５の端子，１３はバイアス電圧源８の
接続端子である。
て，１は前段のＬＳＩ装置，２は後段のＬＳＩ装置，３
は前段のＬＳＩ装置１の出力部の論理ゲート，４は後段
のＬＳＩ装置の入力部の論理ゲート，５は前段のＬＳＩ
装置の終端抵抗，６は電圧シフトダイオード，７は可変
電圧源，８は電圧シフトダイオード６の逆方向バイアス
電圧源（Ｖｂボルト），９は電圧計，１０は電流計，Ａ
はＬＳＩ装置１の出力端子，ＢはＬＳＩ装置２の入力端
子，Ｃは終端抵抗５の端子，１３はバイアス電圧源８の
接続端子である。
【００２３】
【作用】図１の構成によりＬＳＩ装置の接続試験を行う
方法について説明する。Ａ点とＣ点の接続試験を行う場
合には，バイアス電圧源８と接続端子１３との接続を解
放しておく。
方法について説明する。Ａ点とＣ点の接続試験を行う場
合には，バイアス電圧源８と接続端子１３との接続を解
放しておく。
【００２４】そして，従来通りの方法で，Ａ点に負側の
可変電圧を印加し，終端抵抗特性および論理ゲート３の
出力トランジスタのドライバ特性を測定する。次に，Ｂ
点とＣ点の接続試験を行う場合には，バイアス電圧源８
を接続端子１３に接続する。
可変電圧を印加し，終端抵抗特性および論理ゲート３の
出力トランジスタのドライバ特性を測定する。次に，Ｂ
点とＣ点の接続試験を行う場合には，バイアス電圧源８
を接続端子１３に接続する。
【００２５】電圧シフトダイオード６の閾値電圧をＶｓ
とする。可変電圧源Ｖｅを負側から次第に０ボルトに近
づけてゆくものとする。負側で大きい電圧では，ＬＳＩ
装置１の出力トランジスタのドライバ特性であり，出力
トランジスタのベースーエミッタ間ダイオードの閾値よ
り小さくなると終端抵抗特性となる。さらに０ボルトに
向かって小さくすると，Ｖｓ−Ｖｂで電圧シフトダイオ
ード６の順方向電流が流れ始める（可変電圧源７の負側
の電極−Ｂ点−電圧シフトダイオード６−バイアス電圧
源８−接地配線−可変電圧源７の正側の電極の回路に流
れる電流）。従って０ボルトに近い負の範囲もしくは小
さい正電圧の範囲で電圧シフトダイオード６に順方向電
圧が流れる。
とする。可変電圧源Ｖｅを負側から次第に０ボルトに近
づけてゆくものとする。負側で大きい電圧では，ＬＳＩ
装置１の出力トランジスタのドライバ特性であり，出力
トランジスタのベースーエミッタ間ダイオードの閾値よ
り小さくなると終端抵抗特性となる。さらに０ボルトに
向かって小さくすると，Ｖｓ−Ｖｂで電圧シフトダイオ
ード６の順方向電流が流れ始める（可変電圧源７の負側
の電極−Ｂ点−電圧シフトダイオード６−バイアス電圧
源８−接地配線−可変電圧源７の正側の電極の回路に流
れる電流）。従って０ボルトに近い負の範囲もしくは小
さい正電圧の範囲で電圧シフトダイオード６に順方向電
圧が流れる。
【００２６】従って，バイアス電源Ｖｂの設定の仕方に
より，論理ゲート３の出力トランジスタの逆方向電圧で
ない負電圧の範囲もしくは小さい逆方向電圧となる小さ
い正電圧の範囲でＢ点とＣ点の接続試験を行うことがで
きる。
より，論理ゲート３の出力トランジスタの逆方向電圧で
ない負電圧の範囲もしくは小さい逆方向電圧となる小さ
い正電圧の範囲でＢ点とＣ点の接続試験を行うことがで
きる。
【００２７】図２は本発明の電圧−電流静特性を示す。
図１を参照しながら図２を説明する。図において，横軸
は可変電圧源の電圧（Ｖｅ），縦軸は電流計１０の電流
値である。はバイアス電圧源がＶｂの場合の特性であ
り，はバイアス電圧源の電圧が０の場合の特性で，従
来の特性とほぼ同様のものである。
図１を参照しながら図２を説明する。図において，横軸
は可変電圧源の電圧（Ｖｅ），縦軸は電流計１０の電流
値である。はバイアス電圧源がＶｂの場合の特性であ
り，はバイアス電圧源の電圧が０の場合の特性で，従
来の特性とほぼ同様のものである。
【００２８】２０は前段ＬＳＩ装置の出力トランジスタ
のドライバ特性（従来の測定方法で測定したもの），２
１は終端抵抗特性，２２はバイアス電圧Ｖｂとした後段
のＬＳＩ装置の入力部の特性である。
のドライバ特性（従来の測定方法で測定したもの），２
１は終端抵抗特性，２２はバイアス電圧Ｖｂとした後段
のＬＳＩ装置の入力部の特性である。
【００２９】後段の入力部の特性２２は，電圧シフトダ
イオード６の順方向電圧−電流静特性である。図に示さ
れるように，本発明によれば，ＬＳＩ装置２の入力部に
印加する電圧が負の電圧の範囲で入力部の電圧−電流静
特性が得られる。そのため，前段のＬＳＩ装置の出力部
のトランジスタに逆方向電圧が加わらないか，もしくは
出力トランジスタを破壊することのない程度の小さい正
電圧の範囲でＢ点とＣ点の接続試験を行うことができ
る。
イオード６の順方向電圧−電流静特性である。図に示さ
れるように，本発明によれば，ＬＳＩ装置２の入力部に
印加する電圧が負の電圧の範囲で入力部の電圧−電流静
特性が得られる。そのため，前段のＬＳＩ装置の出力部
のトランジスタに逆方向電圧が加わらないか，もしくは
出力トランジスタを破壊することのない程度の小さい正
電圧の範囲でＢ点とＣ点の接続試験を行うことができ
る。
【００３０】
【実施例】図３は，本発明の実施例回路である。図は，
ＥＣＬ回路を含むＬＳＩ装置に本発明を適用した場合の
実施例を示す。
ＥＣＬ回路を含むＬＳＩ装置に本発明を適用した場合の
実施例を示す。
【００３１】図において，３０は前段のＬＳＩ装置，３
１は後段のＬＳＩ装置，３２はＬＳＩ装置３０の出力回
路であって，ＥＣＬ回路の出力部であるもの，３３は後
段のＬＳＩ装置の入力回路てあって，ＥＣＬ回路の入力
回路の入力部である。
１は後段のＬＳＩ装置，３２はＬＳＩ装置３０の出力回
路であって，ＥＣＬ回路の出力部であるもの，３３は後
段のＬＳＩ装置の入力回路てあって，ＥＣＬ回路の入力
回路の入力部である。
【００３２】出力回路３２において，３４は出力トラン
ジスタ，３４’は電源電圧供給端子，３５は抵抗，Ａは
出力端子，３９は終端抵抗，Ｃは終端抵抗の端子であ
る。入力回路３３において，４０は入力トランジスタ，
４０’は電源電圧供給端子，Ｂは入力端子，４１は電圧
シフトダイオード，４１’はダイオード４１の接続端
子，４２，４３は抵抗である。
ジスタ，３４’は電源電圧供給端子，３５は抵抗，Ａは
出力端子，３９は終端抵抗，Ｃは終端抵抗の端子であ
る。入力回路３３において，４０は入力トランジスタ，
４０’は電源電圧供給端子，Ｂは入力端子，４１は電圧
シフトダイオード，４１’はダイオード４１の接続端
子，４２，４３は抵抗である。
【００３３】５０はバイアス電圧源，５１は可変電圧源
（電圧Ｖｂ），５２は電圧計，５３は電流計である。図
の構成におけるＬＳＩ装置間の接続試験方法を説明す
る。
（電圧Ｖｂ），５２は電圧計，５３は電流計である。図
の構成におけるＬＳＩ装置間の接続試験方法を説明す
る。
【００３４】Ａ点とＣ点の接続試験を行う場合には，バ
イアス電圧源５０と接続端子４１’の接続をはずしてお
く。そして，出力トランジスタ３４のベース−エミッタ
間ダイオードに順方向電流が流れるように出力端子Ａの
印加電圧を負側に大きくとり，次第に小さくしてゆく。
イアス電圧源５０と接続端子４１’の接続をはずしてお
く。そして，出力トランジスタ３４のベース−エミッタ
間ダイオードに順方向電流が流れるように出力端子Ａの
印加電圧を負側に大きくとり，次第に小さくしてゆく。
【００３５】その過程において，ベース−エミッタ間ダ
イオードの閾値より大きい範囲では順方向電流が流れて
出力トランジスタ３４のドライバ特性が得られる。閾値
電圧より小さい範囲では出力トランジスタ３４のベース
−エミッタ間ダイオードには電流が流れなくなり，終端
抵抗３９に流れる電流による終端抵抗特性が得られる。
イオードの閾値より大きい範囲では順方向電流が流れて
出力トランジスタ３４のドライバ特性が得られる。閾値
電圧より小さい範囲では出力トランジスタ３４のベース
−エミッタ間ダイオードには電流が流れなくなり，終端
抵抗３９に流れる電流による終端抵抗特性が得られる。
【００３６】次に，Ｂ点とＣ点の接続試験を行う場合に
は，バイアス電圧源（電圧Ｖｂ）５０の正側を接地し，
負側を接続端子４１’に接続する。電圧シフトダイオー
ド４１の閾値電圧がＶｓであるとすると，Ｂ点（入力端
子）の印加電圧がＶｓ−Ｖｂより負側に大きい範囲で
は，電圧シフトダイオードには逆方向電圧が印加され，
電圧シフトダイオードには電流が流れず，終端抵抗に流
れる電流による終端抵抗特性が得られる。入力端子Ｂの
印加電圧がＶｓ−Ｖｂより小さくなると（０ボルトに近
づく）と電圧シフトダイオード４１に順方向電流が流
れ，電圧シフトダイオードの順方向特性が得られる。
は，バイアス電圧源（電圧Ｖｂ）５０の正側を接地し，
負側を接続端子４１’に接続する。電圧シフトダイオー
ド４１の閾値電圧がＶｓであるとすると，Ｂ点（入力端
子）の印加電圧がＶｓ−Ｖｂより負側に大きい範囲で
は，電圧シフトダイオードには逆方向電圧が印加され，
電圧シフトダイオードには電流が流れず，終端抵抗に流
れる電流による終端抵抗特性が得られる。入力端子Ｂの
印加電圧がＶｓ−Ｖｂより小さくなると（０ボルトに近
づく）と電圧シフトダイオード４１に順方向電流が流
れ，電圧シフトダイオードの順方向特性が得られる。
【００３７】以上のようにして，Ａ点における出力電圧
−電流静特性および，Ｂ点における入力電圧−電流静特
性が求められ，それぞれの端子の配線との接続を確認す
ることができる。
−電流静特性および，Ｂ点における入力電圧−電流静特
性が求められ，それぞれの端子の配線との接続を確認す
ることができる。
【００３８】図４は本発明の実施例構成を示す。図にお
いて，６０はＬＳＩ装置（前段），６１はＬＳＩ装置
（後段），６２−１〜６２−４はＬＳＩ装置６０の出力
部の論理ゲート，６３−１〜６３−４はＬＳＩ装置６１
の入力部の論理ゲートである。６４−１〜６４−４は終
端抵抗，６５−１〜６５−４は電圧シフトダイオード，
６６はバイアス電圧源である。
いて，６０はＬＳＩ装置（前段），６１はＬＳＩ装置
（後段），６２−１〜６２−４はＬＳＩ装置６０の出力
部の論理ゲート，６３−１〜６３−４はＬＳＩ装置６１
の入力部の論理ゲートである。６４−１〜６４−４は終
端抵抗，６５−１〜６５−４は電圧シフトダイオード，
６６はバイアス電圧源である。
【００３９】Ａ１〜Ａ４はそれぞれ論理ゲート６２−１
〜６２−４の出力端子，Ｂ１〜Ｂ４はそれぞれ論理ゲー
ト６３−１〜６３−４の入力端子，Ｃ１〜Ｃ４はそれぞ
れ終端抵抗６４−１〜６４−４の端子，Ｄは電圧シフト
ダイオード６５−１〜６５−４の出力バイアス端子であ
る。
〜６２−４の出力端子，Ｂ１〜Ｂ４はそれぞれ論理ゲー
ト６３−１〜６３−４の入力端子，Ｃ１〜Ｃ４はそれぞ
れ終端抵抗６４−１〜６４−４の端子，Ｄは電圧シフト
ダイオード６５−１〜６５−４の出力バイアス端子であ
る。
【００４０】図の構成において，Ａ１点とＣ１点の接続
を試験する場合には，バイアス電圧源６６とＤ点との接
続をはづしておく。Ｃ１点に可変電圧を印加して，Ａ１
点の出力電圧−出力静特性を測定する。同様に，Ａ２点
とＣ２点，Ａ３点とＣ３点，Ａ４点とＣ４点の接続試験
を行う場合には，それぞれＣ２点，Ｃ３点，Ｃ４点に可
変電圧を印加し，それぞれの点の出力電圧−電流可変特
性を測定する。
を試験する場合には，バイアス電圧源６６とＤ点との接
続をはづしておく。Ｃ１点に可変電圧を印加して，Ａ１
点の出力電圧−出力静特性を測定する。同様に，Ａ２点
とＣ２点，Ａ３点とＣ３点，Ａ４点とＣ４点の接続試験
を行う場合には，それぞれＣ２点，Ｃ３点，Ｃ４点に可
変電圧を印加し，それぞれの点の出力電圧−電流可変特
性を測定する。
【００４１】次に，Ｂ１点とＣ１点の接続試験を行う場
合には，Ｄ点にバイアス電圧源を接続し，Ｃ１点に可変
電圧を印加し，Ｂ１点の入力電圧−電流静特性を測定す
る。同様に，Ｂ２点とＣ２点，Ｂ３点とＣ３点，Ｂ４点
とＣ４点の接続試験も，それぞれＣ２点，Ｃ３点，Ｃ４
点に可変電圧を印加し，それぞれの入力電圧−電流静特
性を測定する。
合には，Ｄ点にバイアス電圧源を接続し，Ｃ１点に可変
電圧を印加し，Ｂ１点の入力電圧−電流静特性を測定す
る。同様に，Ｂ２点とＣ２点，Ｂ３点とＣ３点，Ｂ４点
とＣ４点の接続試験も，それぞれＣ２点，Ｃ３点，Ｃ４
点に可変電圧を印加し，それぞれの入力電圧−電流静特
性を測定する。
【００４２】
【発明の効果】本発明によれば，出力論理回路の出力ト
ランジスタに，逆方向電圧を印加することなく，後段の
入力論理回路の入力電圧−電流静特性が得られる。ある
いは，出力トランジスタに逆方向電圧が加えられても，
出力トランジスタを破壊することのない程度の小さい電
圧の範囲で後段の入力電圧−電流静特性が得られる。そ
のため，前段のＬＳＩ装置の出力論理ゲートの出力トラ
ンジスタを破壊することなくＬＳＩ装置の接続試験を行
うことができる。
ランジスタに，逆方向電圧を印加することなく，後段の
入力論理回路の入力電圧−電流静特性が得られる。ある
いは，出力トランジスタに逆方向電圧が加えられても，
出力トランジスタを破壊することのない程度の小さい電
圧の範囲で後段の入力電圧−電流静特性が得られる。そ
のため，前段のＬＳＩ装置の出力論理ゲートの出力トラ
ンジスタを破壊することなくＬＳＩ装置の接続試験を行
うことができる。
【図面の簡単な説明】
【図１】本発明の基本構成を示す図である。
【図２】本発明の試験方法による電圧−電流静特性を示
す図である。
す図である。
【図３】本発明の実施例回路を示す図である。
【図４】本発明の実施例構成を示す図である。
【図５】出力部と入力部の電圧−電流静特性を示す図で
ある。
ある。
【図６】従来のＬＳＩ装置の接続試験方法を示す図であ
る。
る。
【図７】従来の試験方法における電圧−電流静特性を示
す図である。
す図である。
１ ：ＬＳＩ装置（前段） ２ ：ＬＳＩ装置（後段） ３ ：論理ゲート ４ ：論理ゲート ５ ：終端抵抗 ６ ：電圧シフトダイオード ７ ：可変電圧源 ８ ：バイアス電圧源 ９ ：電圧計 １０：電流計 Ａ ：出力端子 Ｂ ：入力端子 Ｃ ：終端抵抗の端子
Claims (2)
- 【請求項１】 終端抵抗(5) を並列接続した前段ＬＳＩ
装置(1) と前段ＬＳＩ装置(1) に接続された後段ＬＳＩ
装置(2) における各ＬＳＩ装置の電源電圧供給端子を接
地し，終端抵抗(5) に電圧を可変に印加し，前段ＬＳＩ
装置(1) の出力部および後段ＬＳＩ装置(2) の入力部の
電圧−電流静特性を測定し，測定結果から該ＬＳＩ装置
の接続試験を行う方法において，後段ＬＳＩ装置(2) の
入力部に印加される電圧が前段ＬＳＩ装置(1) の出力部
の出力トランジスタに対して逆方向とならない範囲もし
くはその接合部を破壊しない程度の小さい逆方向電圧の
範囲で後段の入力部の電圧−電流静特性が得られるよう
な向きで電圧シフトダイオード(6) とバイアス電圧源
(8) の直列回路を後段のＬＳＩ装置(2) の入力端子
（Ｂ）に並列接続し，終端抵抗(5) に電圧を印加し，前
段ＬＳＩ装置(1) の出力部および後段ＬＳＩ装置(2) の
入力部の電圧−電流静特性を測定することにより各ＬＳ
Ｉ装置と基板の配線との接続試験を行うことを特徴とす
るＬＳＩ装置の接続試験方法。 - 【請求項２】 請求項１において，前段のＬＳＩ装置
(1) の出力部はＮＰＮトランジスタで構成されてエミッ
タ側より信号出力され，後段ＬＳＩ装置(2) の入力端子
（Ｂ）に並列に付加される電圧シフトダイオードとバイ
アス電圧源の直列回路は，後段ＬＳＩ装置(2) の入力端
子（Ｂ）に負の電圧を印加することにより電圧シフトダ
イオード(6) に順方向電流が流れるものであることを特
徴とするＬＳＩ装置の接続試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210558A JPH0552894A (ja) | 1991-08-22 | 1991-08-22 | Ｌｓｉ装置の接続試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210558A JPH0552894A (ja) | 1991-08-22 | 1991-08-22 | Ｌｓｉ装置の接続試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0552894A true JPH0552894A (ja) | 1993-03-02 |
Family
ID=16591313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3210558A Withdrawn JPH0552894A (ja) | 1991-08-22 | 1991-08-22 | Ｌｓｉ装置の接続試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0552894A (ja) |
-
1991
- 1991-08-22 JP JP3210558A patent/JPH0552894A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
| US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| US4779041A (en) | Integrated circuit transfer test device system | |
| US4779043A (en) | Reversed IC test device and method | |
| US5146159A (en) | Pin driver for in-circuit test apparatus | |
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
| JPH0552894A (ja) | Ｌｓｉ装置の接続試験方法 | |
| JP3950646B2 (ja) | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ | |
| US5005008A (en) | Method and apparatus for providing thermodynamic protection of a driver circuit used in an in-circuit tester | |
| JPH03203250A (ja) | 集積回路用モニター装置及びモニター方法 | |
| US5068599A (en) | Integrated circuit having an enabling circuit for controlling primary and secondary subcircuits | |
| JPH06324105A (ja) | 半導体試験装置 | |
| US6052028A (en) | Low power, bipolar, wide bandwidth unity gain buffer | |
| JPH08248102A (ja) | 電子回路の機能検査回路および方法 | |
| JP3246543B2 (ja) | 半導体装置の試験方法 | |
| JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
| EP0571963B1 (en) | Method of connection testing electronic boards | |
| US4604531A (en) | Imbalance circuits for DC testing | |
| JP3599988B2 (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| JPH0445297Y2 (ja) | ||
| JPS6089118A (ja) | 比較回路 | |
| KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
| JPH06311013A (ja) | 半導体集積回路装置 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |