JPH0552894A - Lsi装置の接続試験方法 - Google Patents
Lsi装置の接続試験方法Info
- Publication number
- JPH0552894A JPH0552894A JP3210558A JP21055891A JPH0552894A JP H0552894 A JPH0552894 A JP H0552894A JP 3210558 A JP3210558 A JP 3210558A JP 21055891 A JP21055891 A JP 21055891A JP H0552894 A JPH0552894 A JP H0552894A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- lsi device
- stage
- lsi
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 LSI装置と基板配線との接続試験方法に関
し,LSI装置の出力トランジスタを破壊することのな
いようにすることを目的とする。 【構成】 終端抵抗5を並列接続した前段のLSI装置
1に接続された,後段のLSI装置2の電源電圧供給端
子を接地し,終端抵抗5に可変電圧源を印加し,LSI
装置1の出力部および後段の入力部の電圧−電流静特性
を測定し,接続試験を行う方法において,後段の入力部
の印加電圧が前段の出力部の出力トランジスタに対して
逆方向とならない範囲もしくは小さい逆方向電圧の範囲
で後段の入力部の電圧−電流静特性が得られるような向
きで電圧シフトダイオード6とバイアス電圧源8の直列
回路をLSI装置2の入力端子Bに並列接続し,終端抵
抗5に可変電圧を印加し,LSI装置1の出力部および
LSI装置2の入力部の電圧−電流静特性を測定する構
成を持つ。
し,LSI装置の出力トランジスタを破壊することのな
いようにすることを目的とする。 【構成】 終端抵抗5を並列接続した前段のLSI装置
1に接続された,後段のLSI装置2の電源電圧供給端
子を接地し,終端抵抗5に可変電圧源を印加し,LSI
装置1の出力部および後段の入力部の電圧−電流静特性
を測定し,接続試験を行う方法において,後段の入力部
の印加電圧が前段の出力部の出力トランジスタに対して
逆方向とならない範囲もしくは小さい逆方向電圧の範囲
で後段の入力部の電圧−電流静特性が得られるような向
きで電圧シフトダイオード6とバイアス電圧源8の直列
回路をLSI装置2の入力端子Bに並列接続し,終端抵
抗5に可変電圧を印加し,LSI装置1の出力部および
LSI装置2の入力部の電圧−電流静特性を測定する構
成を持つ。
Description
【0001】
【産業上の利用分野】本発明は,基板に論理LSI装置
を搭載した論理ユニットにおけるLSI装置と基板配線
の接続試験方法に関する。
を搭載した論理ユニットにおけるLSI装置と基板配線
の接続試験方法に関する。
【0002】高速コンピュータにおける論理ユニットに
おいては,LSI装置の実装の高密度化にともない,L
SI装置と配線の接続を確認する接続試験が重要となっ
ている。
おいては,LSI装置の実装の高密度化にともない,L
SI装置と配線の接続を確認する接続試験が重要となっ
ている。
【0003】
【従来の技術】従来,論理ユニットにおけるLSI装置
の接続試験は,LSI装置の電圧電源供給端子を接地し
た状態において,LSI装置の出力端子に並列接続され
た終端抵抗に電圧を可変に印加することにより,終端抵
抗を介して互いに接続されているLSI装置の前段の出
力部と後段の入力部の電圧−電流静特性を測定し,測定
結果から各LSI装置と配線の接続状態を推測すること
により行っていた。
の接続試験は,LSI装置の電圧電源供給端子を接地し
た状態において,LSI装置の出力端子に並列接続され
た終端抵抗に電圧を可変に印加することにより,終端抵
抗を介して互いに接続されているLSI装置の前段の出
力部と後段の入力部の電圧−電流静特性を測定し,測定
結果から各LSI装置と配線の接続状態を推測すること
により行っていた。
【0004】図5は,LSI装置における出力部と入力
部の電圧−電流静特性を表す。図 (a)は出力部を示す。
図において,(1) はLSI装置出力部,(2) は(1) のL
SI装置の出力部の等価回路,(3) は出力部の出力電圧
−電流静特性である。100は出力部の論理ゲート,1
01は論理ゲート100の出力トランジスタ,102は
トランジスタ101のベースとコレクタ間に接続した抵
抗である。DVは出力端子,GNDはトランジスタ10
1の電源電圧供給端子を接地したことを表す。
部の電圧−電流静特性を表す。図 (a)は出力部を示す。
図において,(1) はLSI装置出力部,(2) は(1) のL
SI装置の出力部の等価回路,(3) は出力部の出力電圧
−電流静特性である。100は出力部の論理ゲート,1
01は論理ゲート100の出力トランジスタ,102は
トランジスタ101のベースとコレクタ間に接続した抵
抗である。DVは出力端子,GNDはトランジスタ10
1の電源電圧供給端子を接地したことを表す。
【0005】DV端子とGND間に電圧を可変に印加す
ることにより,トランジスタ101のベースとエミッタ
により構成されるダイオード(以後,ベース−エミッタ
間ダイオードと称する)の特性に従って,(3) の出力電
圧−電流静特性が得られる。
ることにより,トランジスタ101のベースとエミッタ
により構成されるダイオード(以後,ベース−エミッタ
間ダイオードと称する)の特性に従って,(3) の出力電
圧−電流静特性が得られる。
【0006】図 (b)は,入力部を示す。(4) はLSI装
置入力部,(5) はLSI装置入力部の等価回路であっ
て,(4),(5) における接地端子GNDと電源電圧供給
端子Vee間の配線105’は接続試験用に接続したも
のである。(6) は入力部の入力電圧−電流静特性であ
る。105は入力部の論理ゲート,106は論理ゲート
105の入力トランジスタ,107,108はそれぞれ
抵抗である。(4) (5) における109は接続試験におい
ての接地端子である。
置入力部,(5) はLSI装置入力部の等価回路であっ
て,(4),(5) における接地端子GNDと電源電圧供給
端子Vee間の配線105’は接続試験用に接続したも
のである。(6) は入力部の入力電圧−電流静特性であ
る。105は入力部の論理ゲート,106は論理ゲート
105の入力トランジスタ,107,108はそれぞれ
抵抗である。(4) (5) における109は接続試験におい
ての接地端子である。
【0007】(5) の構成において,RV端子と接地端子
109間に電圧を可変に印加することによりトランジス
タ106のベース−エミッタ間ダイオード特性に従っ
て,(6) の入力電圧−電流静特性が得られる。
109間に電圧を可変に印加することによりトランジス
タ106のベース−エミッタ間ダイオード特性に従っ
て,(6) の入力電圧−電流静特性が得られる。
【0008】出力部の出力電圧−電流静特性(3) を測定
し,図示のような測定結果が得られれば,測定した出力
部と配線との接続が取られているものと推測できる。ま
た,入力部の入力電圧−電流静特性を測定することによ
り,図示のような測定結果が得られれば,入力部と配線
との接続が取られているものと推測できる。
し,図示のような測定結果が得られれば,測定した出力
部と配線との接続が取られているものと推測できる。ま
た,入力部の入力電圧−電流静特性を測定することによ
り,図示のような測定結果が得られれば,入力部と配線
との接続が取られているものと推測できる。
【0009】図6は従来のLSI装置の接続試験方法を
示す。図は終端抵抗で終端したLSI装置の出力部と後
段のLSI装置の入力部に図5の試験方法を適用してL
SI装置の接続試験を行う方法を示す。
示す。図は終端抵抗で終端したLSI装置の出力部と後
段のLSI装置の入力部に図5の試験方法を適用してL
SI装置の接続試験を行う方法を示す。
【0010】図おいて,110,111はLSI装置で
あって,互いに接続され,LSI装置110は前段側,
LSI装置111は後段側を示す。112はLSI装置
110のECL回路の出力部である。113は出力トラ
ンジスタ,114は抵抗,114’は電源電圧供給端子
であって,接続試験を行う場合には接地されるものであ
る。116はLSI装置111の入力部であって,EC
L回路の入力部である。117は入力トランジスタ,1
18,119は抵抗,118’は電源電圧供給端子であ
って,接続試験を行う場合は接地されるものである。1
20はLSI装置110の終端抵抗,CはLSI装置の
出力端子Aに接続された側の終端抵抗の端子,121は
電圧計,122は電流計,123,124は端子Cに可
変電圧を印加する電源である。AはLSI装置110の
出力端子,BはLSI装置111の入力端子,Cは終端
抵抗の端子である。
あって,互いに接続され,LSI装置110は前段側,
LSI装置111は後段側を示す。112はLSI装置
110のECL回路の出力部である。113は出力トラ
ンジスタ,114は抵抗,114’は電源電圧供給端子
であって,接続試験を行う場合には接地されるものであ
る。116はLSI装置111の入力部であって,EC
L回路の入力部である。117は入力トランジスタ,1
18,119は抵抗,118’は電源電圧供給端子であ
って,接続試験を行う場合は接地されるものである。1
20はLSI装置110の終端抵抗,CはLSI装置の
出力端子Aに接続された側の終端抵抗の端子,121は
電圧計,122は電流計,123,124は端子Cに可
変電圧を印加する電源である。AはLSI装置110の
出力端子,BはLSI装置111の入力端子,Cは終端
抵抗の端子である。
【0011】図の構成によりLSI装置間接続試験を行
う方法を説明する。電源電圧供給端子114’,11
8’を接地する。A点とC点の配線との接続試験はA点
に負側の電圧を可変に印加し,電流計122に流れる電
流を測定する。
う方法を説明する。電源電圧供給端子114’,11
8’を接地する。A点とC点の配線との接続試験はA点
に負側の電圧を可変に印加し,電流計122に流れる電
流を測定する。
【0012】このとき,電源123のベース−エミッタ
間ダイオードの閾値より小さい間(0〜0.7V程度)
は,出力トランジスタ113には電流が流れない。ま
た,LSI装置111の入力トランジスタ117のベー
ス−エミッタ間ダイオードに対しては逆方向電圧となる
のでトランジスタ117に電流は流れない。そのため,
電源123の正電極−接地配線−終端抵抗120−C点
−電流計−電源123の負電極の回路でほぼ終端抵抗1
20の抵抗値と電源123の内部抵抗で決められる電流
が流れる(以後,このときの電流−電圧静特性を終端抵
抗特性と称する)。 さらに端子Aに印加される電圧を
負側に大きくすると出力トランジスタ113のベースと
エミッタ間ダイオードに順方向電流が流れる。そのた
め,電源123の正側の電極−接地された電源電圧供給
端子114’−抵抗114−出力トランジスタ113の
ベース−トランジスタ113のエミッタ−電流計122
−電源123の負側の電極の回路に抵抗114,ベース
−エミッタ間抵抗と電源123の内部抵抗でほぼ決めら
れる電流が流れる(以後,このときの電圧−電流静特性
をドライバ特性と称する)。
間ダイオードの閾値より小さい間(0〜0.7V程度)
は,出力トランジスタ113には電流が流れない。ま
た,LSI装置111の入力トランジスタ117のベー
ス−エミッタ間ダイオードに対しては逆方向電圧となる
のでトランジスタ117に電流は流れない。そのため,
電源123の正電極−接地配線−終端抵抗120−C点
−電流計−電源123の負電極の回路でほぼ終端抵抗1
20の抵抗値と電源123の内部抵抗で決められる電流
が流れる(以後,このときの電流−電圧静特性を終端抵
抗特性と称する)。 さらに端子Aに印加される電圧を
負側に大きくすると出力トランジスタ113のベースと
エミッタ間ダイオードに順方向電流が流れる。そのた
め,電源123の正側の電極−接地された電源電圧供給
端子114’−抵抗114−出力トランジスタ113の
ベース−トランジスタ113のエミッタ−電流計122
−電源123の負側の電極の回路に抵抗114,ベース
−エミッタ間抵抗と電源123の内部抵抗でほぼ決めら
れる電流が流れる(以後,このときの電圧−電流静特性
をドライバ特性と称する)。
【0013】次に,点C(端子C)に印加する電圧を正
側の電圧とする(電源124の電圧を点Cに印加す
る)。このとき,LSI装置110の出力トランジスタ
113のベース−エミッタ間ダイオードに対しては逆方
向電圧となるので,出力トランジスタ113には電流は
流れない。
側の電圧とする(電源124の電圧を点Cに印加す
る)。このとき,LSI装置110の出力トランジスタ
113のベース−エミッタ間ダイオードに対しては逆方
向電圧となるので,出力トランジスタ113には電流は
流れない。
【0014】C点に印加される電圧が入力トランジスタ
117のベース−エミッタ間ダイオードの閾値電圧より
小さい間(0〜0.7V程度)は,入力トランジスタ1
17には電流が流れない。そのため,電源124の正電
極−電流計122−抵抗120−接地配線−電源124
の負電極の回路で電流が流れる(終端抵抗特性)。
117のベース−エミッタ間ダイオードの閾値電圧より
小さい間(0〜0.7V程度)は,入力トランジスタ1
17には電流が流れない。そのため,電源124の正電
極−電流計122−抵抗120−接地配線−電源124
の負電極の回路で電流が流れる(終端抵抗特性)。
【0015】次に,電源124の電圧をさらに大きくす
ると,入力トランジスタ117のベース−エミッタ間ダ
イオードに順方向電流が流れる。そして,電源124の
正電極−電流計122−B点(端子B)−入力トランジ
スタ117のベース−入力トランジスタ117のエミッ
タ−抵抗119−接地端子−電源124の負電極の回路
で電流が流れる(以後,このときの電圧−電流静特性を
レシーバ特性と称する)。
ると,入力トランジスタ117のベース−エミッタ間ダ
イオードに順方向電流が流れる。そして,電源124の
正電極−電流計122−B点(端子B)−入力トランジ
スタ117のベース−入力トランジスタ117のエミッ
タ−抵抗119−接地端子−電源124の負電極の回路
で電流が流れる(以後,このときの電圧−電流静特性を
レシーバ特性と称する)。
【0016】図7は,上記の方法で測定した電圧−電流
静特性を示す。図6を参照して図7を説明する。図にお
いて,横軸は電圧,縦軸は電流であって,それぞれ,図
6における電圧計121の電圧,電流計122の電流で
ある。
静特性を示す。図6を参照して図7を説明する。図にお
いて,横軸は電圧,縦軸は電流であって,それぞれ,図
6における電圧計121の電圧,電流計122の電流で
ある。
【0017】130は,ドライバ特性,131は終端抵
抗特性,132はレシーバ特性である。LSI装置11
0のA点(端子A)と終端抵抗のC点が配線に接続され
ていれば,図のようなドライバ特性130と終端抵抗特
性131が得られる。またLSI装置111のB点と終
端抵抗のC点が配線に接続がされていれば,図のような
終端抵抗特性131とレシーバ特性132が得られる。
抗特性,132はレシーバ特性である。LSI装置11
0のA点(端子A)と終端抵抗のC点が配線に接続され
ていれば,図のようなドライバ特性130と終端抵抗特
性131が得られる。またLSI装置111のB点と終
端抵抗のC点が配線に接続がされていれば,図のような
終端抵抗特性131とレシーバ特性132が得られる。
【0018】従って,上記のように,LSI装置110
の出力電圧−電流静特性およびLSI装置111の入力
部の入力電圧−電流静特性を測定することにより,A
点,B点,C点の接続を確認することができる。
の出力電圧−電流静特性およびLSI装置111の入力
部の入力電圧−電流静特性を測定することにより,A
点,B点,C点の接続を確認することができる。
【0019】
【発明が解決しようとする課題】LSI装置の高集積度
化に伴い,論理ゲートの出力トランジスタの逆耐圧電圧
が小さくなってきた。そのため,後段のLSI装置の入
力部の電圧−電流静特性を測定するため,入力トランジ
スタに正電圧を印加することができなくなってきた(後
段の入力トランジスタに印加する正電圧は,前段の出力
トランジスタの逆方向電圧である)。従って,そのよう
なLSI装置においては,従来の方法をLSI装置にそ
のまま適用することができなくなってきた。
化に伴い,論理ゲートの出力トランジスタの逆耐圧電圧
が小さくなってきた。そのため,後段のLSI装置の入
力部の電圧−電流静特性を測定するため,入力トランジ
スタに正電圧を印加することができなくなってきた(後
段の入力トランジスタに印加する正電圧は,前段の出力
トランジスタの逆方向電圧である)。従って,そのよう
なLSI装置においては,従来の方法をLSI装置にそ
のまま適用することができなくなってきた。
【0020】本発明は,従来のLSI装置間の接続試験
方法を適用して,後段のLSI装置間の接続試験を行う
ことのできる接続試験方法を提供することを目的とす
る。
方法を適用して,後段のLSI装置間の接続試験を行う
ことのできる接続試験方法を提供することを目的とす
る。
【0021】
【課題を解決するための手段】本発明は,後段の入力部
に印加される電圧が前段の出力回路の出力トランジスタ
に対して逆方向とならない範囲もしくは小さい逆方向電
圧の範囲で後段の入力部の電圧−電流静特性が得られる
ような向きでダイオードとバイアス電圧源の直列回路を
後段のLSI装置の入力端子に並列接続することによ
り,後段の入力部に印加される電圧が前段の出力回路の
出力トランジスタに対して逆方向とならない範囲もしく
は小さい逆方向電圧の範囲で後段の入力部の電圧−電流
静特性が得られるようにした。
に印加される電圧が前段の出力回路の出力トランジスタ
に対して逆方向とならない範囲もしくは小さい逆方向電
圧の範囲で後段の入力部の電圧−電流静特性が得られる
ような向きでダイオードとバイアス電圧源の直列回路を
後段のLSI装置の入力端子に並列接続することによ
り,後段の入力部に印加される電圧が前段の出力回路の
出力トランジスタに対して逆方向とならない範囲もしく
は小さい逆方向電圧の範囲で後段の入力部の電圧−電流
静特性が得られるようにした。
【0022】図1は本発明の基本構成を示す。図におい
て,1は前段のLSI装置,2は後段のLSI装置,3
は前段のLSI装置1の出力部の論理ゲート,4は後段
のLSI装置の入力部の論理ゲート,5は前段のLSI
装置の終端抵抗,6は電圧シフトダイオード,7は可変
電圧源,8は電圧シフトダイオード6の逆方向バイアス
電圧源(Vbボルト),9は電圧計,10は電流計,A
はLSI装置1の出力端子,BはLSI装置2の入力端
子,Cは終端抵抗5の端子,13はバイアス電圧源8の
接続端子である。
て,1は前段のLSI装置,2は後段のLSI装置,3
は前段のLSI装置1の出力部の論理ゲート,4は後段
のLSI装置の入力部の論理ゲート,5は前段のLSI
装置の終端抵抗,6は電圧シフトダイオード,7は可変
電圧源,8は電圧シフトダイオード6の逆方向バイアス
電圧源(Vbボルト),9は電圧計,10は電流計,A
はLSI装置1の出力端子,BはLSI装置2の入力端
子,Cは終端抵抗5の端子,13はバイアス電圧源8の
接続端子である。
【0023】
【作用】図1の構成によりLSI装置の接続試験を行う
方法について説明する。A点とC点の接続試験を行う場
合には,バイアス電圧源8と接続端子13との接続を解
放しておく。
方法について説明する。A点とC点の接続試験を行う場
合には,バイアス電圧源8と接続端子13との接続を解
放しておく。
【0024】そして,従来通りの方法で,A点に負側の
可変電圧を印加し,終端抵抗特性および論理ゲート3の
出力トランジスタのドライバ特性を測定する。次に,B
点とC点の接続試験を行う場合には,バイアス電圧源8
を接続端子13に接続する。
可変電圧を印加し,終端抵抗特性および論理ゲート3の
出力トランジスタのドライバ特性を測定する。次に,B
点とC点の接続試験を行う場合には,バイアス電圧源8
を接続端子13に接続する。
【0025】電圧シフトダイオード6の閾値電圧をVs
とする。可変電圧源Veを負側から次第に0ボルトに近
づけてゆくものとする。負側で大きい電圧では,LSI
装置1の出力トランジスタのドライバ特性であり,出力
トランジスタのベースーエミッタ間ダイオードの閾値よ
り小さくなると終端抵抗特性となる。さらに0ボルトに
向かって小さくすると,Vs−Vbで電圧シフトダイオ
ード6の順方向電流が流れ始める(可変電圧源7の負側
の電極−B点−電圧シフトダイオード6−バイアス電圧
源8−接地配線−可変電圧源7の正側の電極の回路に流
れる電流)。従って0ボルトに近い負の範囲もしくは小
さい正電圧の範囲で電圧シフトダイオード6に順方向電
圧が流れる。
とする。可変電圧源Veを負側から次第に0ボルトに近
づけてゆくものとする。負側で大きい電圧では,LSI
装置1の出力トランジスタのドライバ特性であり,出力
トランジスタのベースーエミッタ間ダイオードの閾値よ
り小さくなると終端抵抗特性となる。さらに0ボルトに
向かって小さくすると,Vs−Vbで電圧シフトダイオ
ード6の順方向電流が流れ始める(可変電圧源7の負側
の電極−B点−電圧シフトダイオード6−バイアス電圧
源8−接地配線−可変電圧源7の正側の電極の回路に流
れる電流)。従って0ボルトに近い負の範囲もしくは小
さい正電圧の範囲で電圧シフトダイオード6に順方向電
圧が流れる。
【0026】従って,バイアス電源Vbの設定の仕方に
より,論理ゲート3の出力トランジスタの逆方向電圧で
ない負電圧の範囲もしくは小さい逆方向電圧となる小さ
い正電圧の範囲でB点とC点の接続試験を行うことがで
きる。
より,論理ゲート3の出力トランジスタの逆方向電圧で
ない負電圧の範囲もしくは小さい逆方向電圧となる小さ
い正電圧の範囲でB点とC点の接続試験を行うことがで
きる。
【0027】図2は本発明の電圧−電流静特性を示す。
図1を参照しながら図2を説明する。図において,横軸
は可変電圧源の電圧(Ve),縦軸は電流計10の電流
値である。はバイアス電圧源がVbの場合の特性であ
り,はバイアス電圧源の電圧が0の場合の特性で,従
来の特性とほぼ同様のものである。
図1を参照しながら図2を説明する。図において,横軸
は可変電圧源の電圧(Ve),縦軸は電流計10の電流
値である。はバイアス電圧源がVbの場合の特性であ
り,はバイアス電圧源の電圧が0の場合の特性で,従
来の特性とほぼ同様のものである。
【0028】20は前段LSI装置の出力トランジスタ
のドライバ特性(従来の測定方法で測定したもの),2
1は終端抵抗特性,22はバイアス電圧Vbとした後段
のLSI装置の入力部の特性である。
のドライバ特性(従来の測定方法で測定したもの),2
1は終端抵抗特性,22はバイアス電圧Vbとした後段
のLSI装置の入力部の特性である。
【0029】後段の入力部の特性22は,電圧シフトダ
イオード6の順方向電圧−電流静特性である。図に示さ
れるように,本発明によれば,LSI装置2の入力部に
印加する電圧が負の電圧の範囲で入力部の電圧−電流静
特性が得られる。そのため,前段のLSI装置の出力部
のトランジスタに逆方向電圧が加わらないか,もしくは
出力トランジスタを破壊することのない程度の小さい正
電圧の範囲でB点とC点の接続試験を行うことができ
る。
イオード6の順方向電圧−電流静特性である。図に示さ
れるように,本発明によれば,LSI装置2の入力部に
印加する電圧が負の電圧の範囲で入力部の電圧−電流静
特性が得られる。そのため,前段のLSI装置の出力部
のトランジスタに逆方向電圧が加わらないか,もしくは
出力トランジスタを破壊することのない程度の小さい正
電圧の範囲でB点とC点の接続試験を行うことができ
る。
【0030】
【実施例】図3は,本発明の実施例回路である。図は,
ECL回路を含むLSI装置に本発明を適用した場合の
実施例を示す。
ECL回路を含むLSI装置に本発明を適用した場合の
実施例を示す。
【0031】図において,30は前段のLSI装置,3
1は後段のLSI装置,32はLSI装置30の出力回
路であって,ECL回路の出力部であるもの,33は後
段のLSI装置の入力回路てあって,ECL回路の入力
回路の入力部である。
1は後段のLSI装置,32はLSI装置30の出力回
路であって,ECL回路の出力部であるもの,33は後
段のLSI装置の入力回路てあって,ECL回路の入力
回路の入力部である。
【0032】出力回路32において,34は出力トラン
ジスタ,34’は電源電圧供給端子,35は抵抗,Aは
出力端子,39は終端抵抗,Cは終端抵抗の端子であ
る。入力回路33において,40は入力トランジスタ,
40’は電源電圧供給端子,Bは入力端子,41は電圧
シフトダイオード,41’はダイオード41の接続端
子,42,43は抵抗である。
ジスタ,34’は電源電圧供給端子,35は抵抗,Aは
出力端子,39は終端抵抗,Cは終端抵抗の端子であ
る。入力回路33において,40は入力トランジスタ,
40’は電源電圧供給端子,Bは入力端子,41は電圧
シフトダイオード,41’はダイオード41の接続端
子,42,43は抵抗である。
【0033】50はバイアス電圧源,51は可変電圧源
(電圧Vb),52は電圧計,53は電流計である。図
の構成におけるLSI装置間の接続試験方法を説明す
る。
(電圧Vb),52は電圧計,53は電流計である。図
の構成におけるLSI装置間の接続試験方法を説明す
る。
【0034】A点とC点の接続試験を行う場合には,バ
イアス電圧源50と接続端子41’の接続をはずしてお
く。そして,出力トランジスタ34のベース−エミッタ
間ダイオードに順方向電流が流れるように出力端子Aの
印加電圧を負側に大きくとり,次第に小さくしてゆく。
イアス電圧源50と接続端子41’の接続をはずしてお
く。そして,出力トランジスタ34のベース−エミッタ
間ダイオードに順方向電流が流れるように出力端子Aの
印加電圧を負側に大きくとり,次第に小さくしてゆく。
【0035】その過程において,ベース−エミッタ間ダ
イオードの閾値より大きい範囲では順方向電流が流れて
出力トランジスタ34のドライバ特性が得られる。閾値
電圧より小さい範囲では出力トランジスタ34のベース
−エミッタ間ダイオードには電流が流れなくなり,終端
抵抗39に流れる電流による終端抵抗特性が得られる。
イオードの閾値より大きい範囲では順方向電流が流れて
出力トランジスタ34のドライバ特性が得られる。閾値
電圧より小さい範囲では出力トランジスタ34のベース
−エミッタ間ダイオードには電流が流れなくなり,終端
抵抗39に流れる電流による終端抵抗特性が得られる。
【0036】次に,B点とC点の接続試験を行う場合に
は,バイアス電圧源(電圧Vb)50の正側を接地し,
負側を接続端子41’に接続する。電圧シフトダイオー
ド41の閾値電圧がVsであるとすると,B点(入力端
子)の印加電圧がVs−Vbより負側に大きい範囲で
は,電圧シフトダイオードには逆方向電圧が印加され,
電圧シフトダイオードには電流が流れず,終端抵抗に流
れる電流による終端抵抗特性が得られる。入力端子Bの
印加電圧がVs−Vbより小さくなると(0ボルトに近
づく)と電圧シフトダイオード41に順方向電流が流
れ,電圧シフトダイオードの順方向特性が得られる。
は,バイアス電圧源(電圧Vb)50の正側を接地し,
負側を接続端子41’に接続する。電圧シフトダイオー
ド41の閾値電圧がVsであるとすると,B点(入力端
子)の印加電圧がVs−Vbより負側に大きい範囲で
は,電圧シフトダイオードには逆方向電圧が印加され,
電圧シフトダイオードには電流が流れず,終端抵抗に流
れる電流による終端抵抗特性が得られる。入力端子Bの
印加電圧がVs−Vbより小さくなると(0ボルトに近
づく)と電圧シフトダイオード41に順方向電流が流
れ,電圧シフトダイオードの順方向特性が得られる。
【0037】以上のようにして,A点における出力電圧
−電流静特性および,B点における入力電圧−電流静特
性が求められ,それぞれの端子の配線との接続を確認す
ることができる。
−電流静特性および,B点における入力電圧−電流静特
性が求められ,それぞれの端子の配線との接続を確認す
ることができる。
【0038】図4は本発明の実施例構成を示す。図にお
いて,60はLSI装置(前段),61はLSI装置
(後段),62−1〜62−4はLSI装置60の出力
部の論理ゲート,63−1〜63−4はLSI装置61
の入力部の論理ゲートである。64−1〜64−4は終
端抵抗,65−1〜65−4は電圧シフトダイオード,
66はバイアス電圧源である。
いて,60はLSI装置(前段),61はLSI装置
(後段),62−1〜62−4はLSI装置60の出力
部の論理ゲート,63−1〜63−4はLSI装置61
の入力部の論理ゲートである。64−1〜64−4は終
端抵抗,65−1〜65−4は電圧シフトダイオード,
66はバイアス電圧源である。
【0039】A1〜A4はそれぞれ論理ゲート62−1
〜62−4の出力端子,B1〜B4はそれぞれ論理ゲー
ト63−1〜63−4の入力端子,C1〜C4はそれぞ
れ終端抵抗64−1〜64−4の端子,Dは電圧シフト
ダイオード65−1〜65−4の出力バイアス端子であ
る。
〜62−4の出力端子,B1〜B4はそれぞれ論理ゲー
ト63−1〜63−4の入力端子,C1〜C4はそれぞ
れ終端抵抗64−1〜64−4の端子,Dは電圧シフト
ダイオード65−1〜65−4の出力バイアス端子であ
る。
【0040】図の構成において,A1点とC1点の接続
を試験する場合には,バイアス電圧源66とD点との接
続をはづしておく。C1点に可変電圧を印加して,A1
点の出力電圧−出力静特性を測定する。同様に,A2点
とC2点,A3点とC3点,A4点とC4点の接続試験
を行う場合には,それぞれC2点,C3点,C4点に可
変電圧を印加し,それぞれの点の出力電圧−電流可変特
性を測定する。
を試験する場合には,バイアス電圧源66とD点との接
続をはづしておく。C1点に可変電圧を印加して,A1
点の出力電圧−出力静特性を測定する。同様に,A2点
とC2点,A3点とC3点,A4点とC4点の接続試験
を行う場合には,それぞれC2点,C3点,C4点に可
変電圧を印加し,それぞれの点の出力電圧−電流可変特
性を測定する。
【0041】次に,B1点とC1点の接続試験を行う場
合には,D点にバイアス電圧源を接続し,C1点に可変
電圧を印加し,B1点の入力電圧−電流静特性を測定す
る。同様に,B2点とC2点,B3点とC3点,B4点
とC4点の接続試験も,それぞれC2点,C3点,C4
点に可変電圧を印加し,それぞれの入力電圧−電流静特
性を測定する。
合には,D点にバイアス電圧源を接続し,C1点に可変
電圧を印加し,B1点の入力電圧−電流静特性を測定す
る。同様に,B2点とC2点,B3点とC3点,B4点
とC4点の接続試験も,それぞれC2点,C3点,C4
点に可変電圧を印加し,それぞれの入力電圧−電流静特
性を測定する。
【0042】
【発明の効果】本発明によれば,出力論理回路の出力ト
ランジスタに,逆方向電圧を印加することなく,後段の
入力論理回路の入力電圧−電流静特性が得られる。ある
いは,出力トランジスタに逆方向電圧が加えられても,
出力トランジスタを破壊することのない程度の小さい電
圧の範囲で後段の入力電圧−電流静特性が得られる。そ
のため,前段のLSI装置の出力論理ゲートの出力トラ
ンジスタを破壊することなくLSI装置の接続試験を行
うことができる。
ランジスタに,逆方向電圧を印加することなく,後段の
入力論理回路の入力電圧−電流静特性が得られる。ある
いは,出力トランジスタに逆方向電圧が加えられても,
出力トランジスタを破壊することのない程度の小さい電
圧の範囲で後段の入力電圧−電流静特性が得られる。そ
のため,前段のLSI装置の出力論理ゲートの出力トラ
ンジスタを破壊することなくLSI装置の接続試験を行
うことができる。
【図面の簡単な説明】
【図1】本発明の基本構成を示す図である。
【図2】本発明の試験方法による電圧−電流静特性を示
す図である。
す図である。
【図3】本発明の実施例回路を示す図である。
【図4】本発明の実施例構成を示す図である。
【図5】出力部と入力部の電圧−電流静特性を示す図で
ある。
ある。
【図6】従来のLSI装置の接続試験方法を示す図であ
る。
る。
【図7】従来の試験方法における電圧−電流静特性を示
す図である。
す図である。
1 :LSI装置(前段) 2 :LSI装置(後段) 3 :論理ゲート 4 :論理ゲート 5 :終端抵抗 6 :電圧シフトダイオード 7 :可変電圧源 8 :バイアス電圧源 9 :電圧計 10:電流計 A :出力端子 B :入力端子 C :終端抵抗の端子
Claims (2)
- 【請求項1】 終端抵抗(5) を並列接続した前段LSI
装置(1) と前段LSI装置(1) に接続された後段LSI
装置(2) における各LSI装置の電源電圧供給端子を接
地し,終端抵抗(5) に電圧を可変に印加し,前段LSI
装置(1) の出力部および後段LSI装置(2) の入力部の
電圧−電流静特性を測定し,測定結果から該LSI装置
の接続試験を行う方法において,後段LSI装置(2) の
入力部に印加される電圧が前段LSI装置(1) の出力部
の出力トランジスタに対して逆方向とならない範囲もし
くはその接合部を破壊しない程度の小さい逆方向電圧の
範囲で後段の入力部の電圧−電流静特性が得られるよう
な向きで電圧シフトダイオード(6) とバイアス電圧源
(8) の直列回路を後段のLSI装置(2) の入力端子
(B)に並列接続し,終端抵抗(5) に電圧を印加し,前
段LSI装置(1) の出力部および後段LSI装置(2) の
入力部の電圧−電流静特性を測定することにより各LS
I装置と基板の配線との接続試験を行うことを特徴とす
るLSI装置の接続試験方法。 - 【請求項2】 請求項1において,前段のLSI装置
(1) の出力部はNPNトランジスタで構成されてエミッ
タ側より信号出力され,後段LSI装置(2) の入力端子
(B)に並列に付加される電圧シフトダイオードとバイ
アス電圧源の直列回路は,後段LSI装置(2) の入力端
子(B)に負の電圧を印加することにより電圧シフトダ
イオード(6) に順方向電流が流れるものであることを特
徴とするLSI装置の接続試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3210558A JPH0552894A (ja) | 1991-08-22 | 1991-08-22 | Lsi装置の接続試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3210558A JPH0552894A (ja) | 1991-08-22 | 1991-08-22 | Lsi装置の接続試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0552894A true JPH0552894A (ja) | 1993-03-02 |
Family
ID=16591313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3210558A Withdrawn JPH0552894A (ja) | 1991-08-22 | 1991-08-22 | Lsi装置の接続試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0552894A (ja) |
-
1991
- 1991-08-22 JP JP3210558A patent/JPH0552894A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
US4779041A (en) | Integrated circuit transfer test device system | |
US4779043A (en) | Reversed IC test device and method | |
US5146159A (en) | Pin driver for in-circuit test apparatus | |
US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
JPH0552894A (ja) | Lsi装置の接続試験方法 | |
JP3950646B2 (ja) | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスic及びicテスタ | |
US5005008A (en) | Method and apparatus for providing thermodynamic protection of a driver circuit used in an in-circuit tester | |
JPH03203250A (ja) | 集積回路用モニター装置及びモニター方法 | |
US5068599A (en) | Integrated circuit having an enabling circuit for controlling primary and secondary subcircuits | |
JPH06324105A (ja) | 半導体試験装置 | |
US6052028A (en) | Low power, bipolar, wide bandwidth unity gain buffer | |
JPH08248102A (ja) | 電子回路の機能検査回路および方法 | |
JP3246543B2 (ja) | 半導体装置の試験方法 | |
JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
EP0571963B1 (en) | Method of connection testing electronic boards | |
US4604531A (en) | Imbalance circuits for DC testing | |
JP3599988B2 (ja) | 電子デバイスへの負荷電流出力回路およびicテスタ | |
JPH0445297Y2 (ja) | ||
JPS6089118A (ja) | 比較回路 | |
KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
JPH06311013A (ja) | 半導体集積回路装置 | |
JP2919312B2 (ja) | 半導体装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |