JP2919312B2 - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法Info
- Publication number
- JP2919312B2 JP2919312B2 JP7222292A JP22229295A JP2919312B2 JP 2919312 B2 JP2919312 B2 JP 2919312B2 JP 7222292 A JP7222292 A JP 7222292A JP 22229295 A JP22229295 A JP 22229295A JP 2919312 B2 JP2919312 B2 JP 2919312B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- value
- semiconductor device
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の検査方
法に関し、特に半導体装置の所定領域のバイアス電圧、
例えば半導体基板のバイアス電圧を外部端子から計測可
能にする半導体装置の検査方法に関する。
法に関し、特に半導体装置の所定領域のバイアス電圧、
例えば半導体基板のバイアス電圧を外部端子から計測可
能にする半導体装置の検査方法に関する。
【０００２】
【従来の技術】半導体基板内の降圧回路や基板電位等を
測定することは、ＤＲＡＭ（ダイナミック・ランダム・
アクセス・メモリ）の特性を評価する上で、重要であ
る。
測定することは、ＤＲＡＭ（ダイナミック・ランダム・
アクセス・メモリ）の特性を評価する上で、重要であ
る。
【０００３】このような半導体基板の基板電位等の内部
電位を外部から検出する従来の簡単な回路例を示す図７
を参照すると、パッケージで覆われた半導体基板の内部
電源発生回路３３は、これをパッケージ外の外部端子３
１まで配線で導出し、この外部端子３１の電圧をテスタ
等で計測するものである。この場合、この計測専用の端
子３１は、計測したい回路３３の数に応じて、増加す
る。
電位を外部から検出する従来の簡単な回路例を示す図７
を参照すると、パッケージで覆われた半導体基板の内部
電源発生回路３３は、これをパッケージ外の外部端子３
１まで配線で導出し、この外部端子３１の電圧をテスタ
等で計測するものである。この場合、この計測専用の端
子３１は、計測したい回路３３の数に応じて、増加す
る。
【０００４】半導体装置の規格化された数の外部端子に
特に空端子がない場合には、計測専用の端子を追加する
ことができないばかりでなく、無理に端子数を増加さ
せ、端子ピッチを変更すると、ユーザ・サイドで用意し
たプリント配線が使用できなくなるという新らたな問題
が生じる。
特に空端子がない場合には、計測専用の端子を追加する
ことができないばかりでなく、無理に端子数を増加さ
せ、端子ピッチを変更すると、ユーザ・サイドで用意し
たプリント配線が使用できなくなるという新らたな問題
が生じる。
【０００５】このような端子数を増加させないで済むよ
うにした特開平２−１３２３８４号公報に記載された図
８を参照すると、半導体基板４８のバックバイアス等の
ため、内部で発生させた基板電圧ＶＢＢを間接的に検出
するため、セル４４，４５，４６と、各セルと基板４８
との間に各々接続された１個，２個直列接続，３個直列
接続のダイオード４７とが用意される。
うにした特開平２−１３２３８４号公報に記載された図
８を参照すると、半導体基板４８のバックバイアス等の
ため、内部で発生させた基板電圧ＶＢＢを間接的に検出
するため、セル４４，４５，４６と、各セルと基板４８
との間に各々接続された１個，２個直列接続，３個直列
接続のダイオード４７とが用意される。
【０００６】この解決手段によれば、基板電圧ＶＢＢか
らダイオード４７の順方向電圧の整数倍だけ上昇した電
位が、各セルの一端に印加される。セル４４、セル４
５、セ４６には、それぞれ異なる電圧が電圧ＶＢＢから
印加された電圧の、或るしきい値を境界として、異なる
状態（論理値１または０）をとるようにする。すなわ
ち、電圧ＶＢＢの大きさによってデジタル化したデータ
が得られ、外部より、このセルの状態を読むことによ
り、電圧ＶＢＢの値を推定する。
らダイオード４７の順方向電圧の整数倍だけ上昇した電
位が、各セルの一端に印加される。セル４４、セル４
５、セ４６には、それぞれ異なる電圧が電圧ＶＢＢから
印加された電圧の、或るしきい値を境界として、異なる
状態（論理値１または０）をとるようにする。すなわ
ち、電圧ＶＢＢの大きさによってデジタル化したデータ
が得られ、外部より、このセルの状態を読むことによ
り、電圧ＶＢＢの値を推定する。
【０００７】しかしながら、ダイオード１個分の順方向
電圧以内の分解能を持たせることができないため、基板
電圧ＶＢＢを高精度で検出できないばかりでなく、セル
４４，４５，４６やダイオード４７等の形成不良の場合
にも、基板電圧ＶＢＢの不良となってしまい、検査上の
信頼性が低いという問題がある。特に、各セルだけで
も、６個の素子から構成されている関係から、この点で
の信頼性の低下は無視できないものである。さらに、セ
ル，ダイオードの他に、ディジタル化したデータを外部
へ読み出すための回路も必要となり、規模が大きくなる
という問題もある。
電圧以内の分解能を持たせることができないため、基板
電圧ＶＢＢを高精度で検出できないばかりでなく、セル
４４，４５，４６やダイオード４７等の形成不良の場合
にも、基板電圧ＶＢＢの不良となってしまい、検査上の
信頼性が低いという問題がある。特に、各セルだけで
も、６個の素子から構成されている関係から、この点で
の信頼性の低下は無視できないものである。さらに、セ
ル，ダイオードの他に、ディジタル化したデータを外部
へ読み出すための回路も必要となり、規模が大きくなる
という問題もある。
【０００８】
【発明が解決しようとする課題】以上のような諸問題点
等に鑑み、本発明では、次の各課題を掲げる。 （１）半導体基板の所定領域の電位を、外部端子を利用
して、高精度でかつ信頼性高く、検出できるようにする
こと。 （２）計測専用の端子を追加することなく、他の端子と
兼用できるようにすること。即ち、半導体装置の端子数
や端子ピッチ等を変更しないで済むようにすること。 （３）所定領域の電位を端子に出力する回路を極めて簡
単な構成とすること。
等に鑑み、本発明では、次の各課題を掲げる。 （１）半導体基板の所定領域の電位を、外部端子を利用
して、高精度でかつ信頼性高く、検出できるようにする
こと。 （２）計測専用の端子を追加することなく、他の端子と
兼用できるようにすること。即ち、半導体装置の端子数
や端子ピッチ等を変更しないで済むようにすること。 （３）所定領域の電位を端子に出力する回路を極めて簡
単な構成とすること。
【０００９】
【課題を解決するための手段】本発明の解決手段は、パ
ッケージに覆われた半導体基板の各領域と電気的に接続
された端子が、前記パッケージの外部に導出されてお
り、前記半導体基板の所定領域に印加された内部電位が
計測できるように、前記所定領域と前記端子とが抵抗素
子を介して電気的に接続されていることを特徴とする半
導体装置の検査方法において、外部電源を前記端子に接
続して前記端子に電圧を印加したとき、前記外部電源の
電源電流が流れなくなるときの前記外部電源の電圧値を
計測することにより、前記内部電位の値を推定すること
を特徴とする。
ッケージに覆われた半導体基板の各領域と電気的に接続
された端子が、前記パッケージの外部に導出されてお
り、前記半導体基板の所定領域に印加された内部電位が
計測できるように、前記所定領域と前記端子とが抵抗素
子を介して電気的に接続されていることを特徴とする半
導体装置の検査方法において、外部電源を前記端子に接
続して前記端子に電圧を印加したとき、前記外部電源の
電源電流が流れなくなるときの前記外部電源の電圧値を
計測することにより、前記内部電位の値を推定すること
を特徴とする。
【００１０】前記外部電源の電源電位と前記内部電位と
の電位差により前記抵抗素子を流れる電流の最大値が、
前記端子について規定されたリーク電流規格値の許容最
大値よりも小さな値となるように、前記抵抗素子の抵抗
値が調整されていることを特徴とする。
の電位差により前記抵抗素子を流れる電流の最大値が、
前記端子について規定されたリーク電流規格値の許容最
大値よりも小さな値となるように、前記抵抗素子の抵抗
値が調整されていることを特徴とする。
【００１１】また、前記所定領域の内部電位が、前記半
導体基板の基板電位であることを特徴とする。
導体基板の基板電位であることを特徴とする。
【００１２】また、前記端子が、半導体装置の内部回路
であるバッファへの入力端子あるいは３ステート・バッ
ファからの出力端子と兼用するように接続されているこ
とを特徴とする。
であるバッファへの入力端子あるいは３ステート・バッ
ファからの出力端子と兼用するように接続されているこ
とを特徴とする。
【００１３】
【００１４】また、本発明の第２の解決手段は、パッケ
ージに覆われた半導体基板の各領域と電気的に接続され
た端子が、前記パッケージの外部に導出されており、前
記半導体基板の所定領域に印加された内部電位が計測で
きるように、前記所定領域と前記端子とが第１の抵抗素
子を介して電気的に接続されていることを特徴とする半
導体装置の検査方法において、外部電源を第２の抵抗素
子を介して前記端子に接続し、前記端子の電圧値を計測
し、前記外部電源の電源電圧値と、前記第１及び第２の
抵抗素子の抵抗値の比と、計測した前記端子の電圧値と
から、前記第１の抵抗素子を介して電気的に接続されて
いる前記所定領域の内部電位を推定するようにしたこと
を特徴とする。
ージに覆われた半導体基板の各領域と電気的に接続され
た端子が、前記パッケージの外部に導出されており、前
記半導体基板の所定領域に印加された内部電位が計測で
きるように、前記所定領域と前記端子とが第１の抵抗素
子を介して電気的に接続されていることを特徴とする半
導体装置の検査方法において、外部電源を第２の抵抗素
子を介して前記端子に接続し、前記端子の電圧値を計測
し、前記外部電源の電源電圧値と、前記第１及び第２の
抵抗素子の抵抗値の比と、計測した前記端子の電圧値と
から、前記第１の抵抗素子を介して電気的に接続されて
いる前記所定領域の内部電位を推定するようにしたこと
を特徴とする。
【００１５】本発明の解決手段によれば、内部電位を、
単に抵抗を介して端子に導出しているため、従来の端子
部分の機能を損うことがなく、しかも内部電位を正確に
検出することができ、もって従来の入出力端子との兼用
が可能となる。
単に抵抗を介して端子に導出しているため、従来の端子
部分の機能を損うことがなく、しかも内部電位を正確に
検出することができ、もって従来の入出力端子との兼用
が可能となる。
【００１６】本発明の第１の検査方法によれば、外部電
源に電源電流が流れなくなった時点の前記外部電源電圧
を計測することにより、正確に該当の所定領域の電位を
推定することができ、また第２の検査方法によれば、外
部電源の電圧値と、計測した前記端子の電圧値と、前記
第１及び第２の抵抗素子の抵抗値の比から、前記内部電
位を推定するようにしたので、前記外部電源の電圧値を
計測する箇所毎に調整する必要がないので、より迅速に
検査作業が行える。
源に電源電流が流れなくなった時点の前記外部電源電圧
を計測することにより、正確に該当の所定領域の電位を
推定することができ、また第２の検査方法によれば、外
部電源の電圧値と、計測した前記端子の電圧値と、前記
第１及び第２の抵抗素子の抵抗値の比から、前記内部電
位を推定するようにしたので、前記外部電源の電圧値を
計測する箇所毎に調整する必要がないので、より迅速に
検査作業が行える。
【００１７】
【発明の実施の形態】本発明の第１の実施の形態を示す
図１を参照すると、この半導体装置は、パッケージの外
部に外部リードとなる入力端子１を備え、パッケージ内
の半導体基板に形成されたバッファ回路からなる入力初
段２の入力に入力端子１が接続され、さらに半導体基板
に形成された内部電源発生回路の所定領域の電位が印加
された電源線１０は、所定の抵抗３を介して、入力端子
１と入力初段２との間に接続されている。
図１を参照すると、この半導体装置は、パッケージの外
部に外部リードとなる入力端子１を備え、パッケージ内
の半導体基板に形成されたバッファ回路からなる入力初
段２の入力に入力端子１が接続され、さらに半導体基板
に形成された内部電源発生回路の所定領域の電位が印加
された電源線１０は、所定の抵抗３を介して、入力端子
１と入力初段２との間に接続されている。
【００１８】内部電源発生回路４は、外部から入力され
る電源電圧に基いて、回路に必要な電圧を半導体基板内
の所定領域で発生させる機能を備えており、例えば外部
供給電圧で発振回路を発振させ、この発振出力を昇圧し
た後整流して、回路に必要な高電圧を得るようにした回
路である。この回路４が複数存在する場合には、それに
応じた数の入力端子１，入力初段２，抵抗３，電源線１
０が各々用意される。
る電源電圧に基いて、回路に必要な電圧を半導体基板内
の所定領域で発生させる機能を備えており、例えば外部
供給電圧で発振回路を発振させ、この発振出力を昇圧し
た後整流して、回路に必要な高電圧を得るようにした回
路である。この回路４が複数存在する場合には、それに
応じた数の入力端子１，入力初段２，抵抗３，電源線１
０が各々用意される。
【００１９】抵抗３は、半導体基板内に形成することが
好ましいが、半導体基板とは別に、抵抗器単体として、
パッケージ内に組み込まれていてもよい。
好ましいが、半導体基板とは別に、抵抗器単体として、
パッケージ内に組み込まれていてもよい。
【００２０】外部リードとなる入力端子１は、内部リー
ドを経て、直接又はボンディングワイヤを介して、半導
体基板上のパッドに電気的に接続されるが、図示はして
いない。
ドを経て、直接又はボンディングワイヤを介して、半導
体基板上のパッドに電気的に接続されるが、図示はして
いない。
【００２１】入力端子１は、例えばデータ信号が入力さ
れるリードで、通常複数備えており、この端子１を利用
して、電源線１０の電位を検出する。電位検出の際に
は、データ信号等は印加しない。ここで、初段２の入力
インピーダンスは極めて大きく、抵抗３よりも１桁以上
大きい値となっている。
れるリードで、通常複数備えており、この端子１を利用
して、電源線１０の電位を検出する。電位検出の際に
は、データ信号等は印加しない。ここで、初段２の入力
インピーダンスは極めて大きく、抵抗３よりも１桁以上
大きい値となっている。
【００２２】入力端子１について規定されたリーク電流
規格値の許容最大値を１０μＡとし、入力初段２の入力
インピーダンスを無限大と仮定し、抵抗３にかかる電圧
を最大５Ｖとすると、抵抗３の抵抗値を５００ｋΩ以上
に設定することにより、入力端子１に流れるリーク電流
値を１０μＡ以下にすることができる。
規格値の許容最大値を１０μＡとし、入力初段２の入力
インピーダンスを無限大と仮定し、抵抗３にかかる電圧
を最大５Ｖとすると、抵抗３の抵抗値を５００ｋΩ以上
に設定することにより、入力端子１に流れるリーク電流
値を１０μＡ以下にすることができる。
【００２３】この回路における電源線１０の電位を測定
する場合の一測定系を示す図４を参照すると、電圧値を
任意可変する外部電源１７と、外部電源１７と入力端子
１との間に接続する電流計２０と、外部電源１７の電圧
値を計る電圧計１９とが用意される。図示されていない
が、外部電源１７及び電圧計１９の接地端子は、被測定
半導体装置を接地端子と共通接続される。
する場合の一測定系を示す図４を参照すると、電圧値を
任意可変する外部電源１７と、外部電源１７と入力端子
１との間に接続する電流計２０と、外部電源１７の電圧
値を計る電圧計１９とが用意される。図示されていない
が、外部電源１７及び電圧計１９の接地端子は、被測定
半導体装置を接地端子と共通接続される。
【００２４】実際の測定要領を示す図６の流れ図を参照
すると、まず入力端子１に外部電源１７の電圧を適当に
印加し、次に電流計２０で電流値を測定する。電流がど
ちらかの方向に流れているか否かを判断し、流れている
場合は上記電圧を可変して電流が流れない方向に調整す
る。電流が流れなくなると、その時の外部電源１７の電
圧が、回路４の内部電位と等しくなるため、電圧計１９
の表示を読むことにより、直ちに計測できる。
すると、まず入力端子１に外部電源１７の電圧を適当に
印加し、次に電流計２０で電流値を測定する。電流がど
ちらかの方向に流れているか否かを判断し、流れている
場合は上記電圧を可変して電流が流れない方向に調整す
る。電流が流れなくなると、その時の外部電源１７の電
圧が、回路４の内部電位と等しくなるため、電圧計１９
の表示を読むことにより、直ちに計測できる。
【００２５】ここで、電流計２０に電流が流れなくなる
時の電圧値を計測するため、電流計２０の内部抵抗や抵
抗３等に起因する電圧降下分によって、測定精度が低下
する心配がないという利点がある。この場合の総合的な
測定精度は、電圧計１９，電流計２０の測定精度に主に
依存する。
時の電圧値を計測するため、電流計２０の内部抵抗や抵
抗３等に起因する電圧降下分によって、測定精度が低下
する心配がないという利点がある。この場合の総合的な
測定精度は、電圧計１９，電流計２０の測定精度に主に
依存する。
【００２６】計測された電圧値が、許容値内であれば良
品と認定し、許容値外であれば、不良品として廃棄され
るか、又はこの電源線１０の電圧が印加される回路のみ
を使用しないで他の回路を生かして、利用される。
品と認定し、許容値外であれば、不良品として廃棄され
るか、又はこの電源線１０の電圧が印加される回路のみ
を使用しないで他の回路を生かして、利用される。
【００２７】以上のように、この実施の形態の内部電位
を検出回路及びその検出方法によれば、複数の入力端子
または入力と出力との兼用端子を有する半導体装置にお
いて、内部電源あるいは内部信号線と、前記入力端子ま
たは入出力兼用端子と間に、規格で規定された入力電流
値以下となるような値に設定した抵抗を有して構成さ
れ、入力端子または入出力兼用端子に、外部より電流が
流れなくなるように電圧を加え、その時の電位を測る事
により、内部電源あるいは内部信号線の電位を正確に検
出する事ができる。
を検出回路及びその検出方法によれば、複数の入力端子
または入力と出力との兼用端子を有する半導体装置にお
いて、内部電源あるいは内部信号線と、前記入力端子ま
たは入出力兼用端子と間に、規格で規定された入力電流
値以下となるような値に設定した抵抗を有して構成さ
れ、入力端子または入出力兼用端子に、外部より電流が
流れなくなるように電圧を加え、その時の電位を測る事
により、内部電源あるいは内部信号線の電位を正確に検
出する事ができる。
【００２８】本発明の第２の実施の形態を示す図２を参
照すると、内部回路８及び９に共通に接続された信号線
１１を、抵抗７を介して入力端子５に接続するようにし
ている点以外は、前記第１の実施の形態と同じである。
照すると、内部回路８及び９に共通に接続された信号線
１１を、抵抗７を介して入力端子５に接続するようにし
ている点以外は、前記第１の実施の形態と同じである。
【００２９】本発明の第３の実施の形態を示す図３を参
照すると、検出するための抵抗１５が接続された入出力
端子１６と、これに接続された、３ステートバッファ１
２及び１８からなる双方向バッファを備える点以外は、
前記第１の実施の形態と同じである。
照すると、検出するための抵抗１５が接続された入出力
端子１６と、これに接続された、３ステートバッファ１
２及び１８からなる双方向バッファを備える点以外は、
前記第１の実施の形態と同じである。
【００３０】バッファ１２，１８は、出力をハイインピ
ーダンス状態とする制御端子１３，１４を各々備えてい
る。
ーダンス状態とする制御端子１３，１４を各々備えてい
る。
【００３１】計測に先立ち、バッファ１２をハイインピ
ーダンス状態に制定する。正帰還による発振が心配され
る場合には、バッファ１８もハイインピーダンス状態と
する。
ーダンス状態に制定する。正帰還による発振が心配され
る場合には、バッファ１８もハイインピーダンス状態と
する。
【００３２】この場合の計測要領は、上述した第１の実
施の形態の場合と共通する。
施の形態の場合と共通する。
【００３３】以上説明した第１，第２，第３の実施の形
態において、図４の電圧計１９，電流計２０を使用した
測定系で説明したが、その他に図５に示す測定系を用い
て、内部電位を計測することも可能である。
態において、図４の電圧計１９，電流計２０を使用した
測定系で説明したが、その他に図５に示す測定系を用い
て、内部電位を計測することも可能である。
【００３４】図５において、この測定系は、端子１に電
圧計１９が接続され、抵抗素子２１を介して、外部電源
１７が接続される。ここで、外部電源１７は図６の場合
のように計測毎に調整する必要がない。また、抵抗素子
２１の抵抗値を、抵抗素子３、７あるいは１７と同じ抵
抗値にした場合には、前記内部電位の推定電圧値は、
（２×ＶＩ−ＶＯ）の簡単な計算式から求めることがで
きる。ここで、ＶＩは電圧計１９の電圧値、ＶＯは外部
電源の電圧値である。
圧計１９が接続され、抵抗素子２１を介して、外部電源
１７が接続される。ここで、外部電源１７は図６の場合
のように計測毎に調整する必要がない。また、抵抗素子
２１の抵抗値を、抵抗素子３、７あるいは１７と同じ抵
抗値にした場合には、前記内部電位の推定電圧値は、
（２×ＶＩ−ＶＯ）の簡単な計算式から求めることがで
きる。ここで、ＶＩは電圧計１９の電圧値、ＶＯは外部
電源の電圧値である。
【００３５】この実施の形態によれば、外部電源１７を
調整する必要がないという利点がある。
調整する必要がないという利点がある。
【００３６】
【発明の効果】以上説明した通り、本発明によれば、抵
抗を接続した兼用端子を設けて、内部電位を兼用端子で
計測することができるから、新らたに専用端子を設ける
必要がなく、また大規模な回路を付加する必要もなく、
上述した各課題がことごとく達成された。
抗を接続した兼用端子を設けて、内部電位を兼用端子で
計測することができるから、新らたに専用端子を設ける
必要がなく、また大規模な回路を付加する必要もなく、
上述した各課題がことごとく達成された。
【図１】本発明の第１の実施の形態の半導体装置を示す
回路図である。
回路図である。
【図２】第２の実施の形態を示す回路図である。
【図３】第３の実施の形態を示す回路図である。
【図４】本発明の各実施の形態の一測定系を示す回路図
である。
である。
【図５】本発明の各実施の形態の他の測定系を示す回路
図である。
図である。
【図６】一測定系の操作を示す流れ図である。
【図７】従来の内部電位を検出する回路図である。
【図８】従来のメモリセルを利用して内部電位を検出す
る回路図である。
る回路図である。
１，５ 入力端子 ２，６ 入力初段 ３，７，１５，２１ 抵抗 ４，３３ 内部電源発生回路 ８，９ 内部回路 １０ 電源線 １１ 信号線 １２，１８ 三ステートバッファ １３，１４ ハイインピーダンス制御端子 １６ 入出力端子 １７ 外部電源 １９ 電圧計 ２０ 電流計 ３１ 出力端子 ４４，４５，４６ セル ４７ ダイオード ４８ 基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 - 31/3193 G11C 29/00 H01L 21/822 H01L 27/04
Claims (6)
- 【請求項１】 パッケージに覆われた半導体基板の各領
域と電気的に接続された端子が、前記パッケージの外部
に導出されており、前記半導体基板の所定領域に印加さ
れた内部電位が計測できるように、前記所定領域と前記
端子とが抵抗素子を介して電気的に接続されていること
を特徴とする半導体装置の検査方法において、外部電源
を前記端子に接続して電圧を印加したとき、前記外部電
源の電源電圧を可変してその電源電流が流れなくなると
きの前記外部電源の電圧値を計測することにより、前記
内部電位の値を推定するようにしたことを特徴とする半
導体装置の検査方法。 - 【請求項２】 前記外部電源の電源電位と前記内部電位
との電位差により前記抵抗素子を流れる電流の最大値
が、前記端子について規定されたリーク電流規格値の許
容最大値よりも小さな値となるように、前記抵抗素子の
抵抗値が調整されている請求項１記載の半導体装置の検
査方法。 - 【請求項３】 前記抵抗素子の抵抗値が、５００ｋΩ以
上であるようにした請求項１または請求項２記載の半導
体装置の検査方法。 - 【請求項４】 前記所定領域の内部電位が、前記半導体
基板の基板電位である請求項１、請求項２または請求項
３記載の半導体装置の検査方法。 - 【請求項５】 前記端子が、半導体装置の内部回路であ
るバッファへの入力端子あるいは３ステート・バッファ
からの出力端子と兼用するように接続されている請求項
１または請求項２または請求項３または請求項４記載の
半導体装置の検査方法。 - 【請求項６】 パッケージに覆われた半導体基板の各領
域と電気的に接続された端子が、前記パッケージの外部
に導出されており、前記半導体基板の所定領域に印加さ
れた内部電位が計測できるように、前記所定領域と前記
端子とが第１の抵抗素子を介して電気的に接続されてい
る半導体装置の検査方法において、外部電源を第２の抵
抗素子を介して前記端子に接続し、前記端子の電圧値を
計測し、前記外部電源の電源電圧値と、前記第１及び第
２の抵抗素子の抵抗値の比と、計測した前記端子の電圧
値とから、前記第１の抵抗素子を介して電気的に接続さ
れている前記所定領域の内部電位を推定することを特徴
とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222292A JP2919312B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222292A JP2919312B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0968558A JPH0968558A (ja) | 1997-03-11 |
| JP2919312B2 true JP2919312B2 (ja) | 1999-07-12 |
Family
ID=16780089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7222292A Expired - Fee Related JP2919312B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919312B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6170475A (ja) * | 1984-09-14 | 1986-04-11 | Hitachi Ltd | 集積回路用入出力共用回路 |
| JPH02132384A (ja) * | 1988-11-14 | 1990-05-21 | Fujitsu Ltd | 基板電圧が測定可能な半導体素子 |
| JPH06150697A (ja) * | 1992-11-12 | 1994-05-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
1995
- 1995-08-30 JP JP7222292A patent/JP2919312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0968558A (ja) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828815B2 (en) | Method and apparatus for defect analysis of semiconductor integrated circuit | |
| US6791344B2 (en) | System for and method of testing a microelectronic device using a dual probe technique | |
| US6756804B2 (en) | Semiconductor integrated circuit device | |
| US5248936A (en) | Semiconductor integrated circuit and a method of testing the same | |
| JPH0316626B2 (ja) | ||
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
| JPH06258384A (ja) | 集積回路試験用電流測定装置および集積回路 | |
| US5760596A (en) | Testing series passive components without contacting the driven node | |
| US6774649B2 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
| JPH07146327A (ja) | 集積されたパワー・デバイスを試験する方法及び装置 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| JP3202669B2 (ja) | 電気的特性測定方法 | |
| JP2818546B2 (ja) | 半導体集積回路 | |
| JP7392533B2 (ja) | 検査システム | |
| JP2000039461A (ja) | 半導体集積回路の接合温度測定方法とその測定方法を用いたｄｕｔボード | |
| RU2307367C1 (ru) | Вспомогательный блок для индикации контакта измерительного прибора с проверяемым объектом | |
| JP2666352B2 (ja) | 回路間接続試験方法 | |
| JPS60177277A (ja) | 集積回路の特性試験方法 | |
| JP2007085735A (ja) | 半導体装置の検査方法 | |
| JPH04253351A (ja) | 接触抵抗の測定方法 | |
| JP3236072B2 (ja) | テスト回路およびテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| LAPS | Cancellation because of no payment of annual fees |