JPH0548000A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0548000A
JPH0548000A JP3202089A JP20208991A JPH0548000A JP H0548000 A JPH0548000 A JP H0548000A JP 3202089 A JP3202089 A JP 3202089A JP 20208991 A JP20208991 A JP 20208991A JP H0548000 A JPH0548000 A JP H0548000A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
base
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3202089A
Other languages
English (en)
Inventor
Masataka Mizukoshi
正孝 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3202089A priority Critical patent/JPH0548000A/ja
Priority to US07/916,264 priority patent/US5297006A/en
Priority to KR1019920014319A priority patent/KR930005177A/ko
Priority to EP92113849A priority patent/EP0528367A1/en
Publication of JPH0548000A publication Critical patent/JPH0548000A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 パッケージ内に複数の半導体素子を内蔵して
なるマルチチップ型半導体装置に関し、一層の高密度実
装化と高出力化を可能にするマルチチップ型半導体装置
の提供を目的とする。 【構成】 両面にそれぞれ半導体素子14、15が搭載され
た基板２をパッケージのベース３に実装し、基板２上の
電極21とベース３上の電極31をワイヤー４で接続してな
る半導体装置であって、少なくとも下面に搭載される半
導体素子14がフェイスダウン方式によって基板２に搭載
され、且つ、半導体素子14の背面が熱伝導性の接合材５
を介してベース３に接合されてなるように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はパッケージ内に複数の半
導体素子を内蔵してなるマルチチップ型半導体装置に係
り、特にマルチチップモジュールの一層の高密度実装化
と高出力化を可能にする構造に関する。
【０００２】パッケージ内に高出力半導体素子と低出力
の半導体素子を内蔵してなるマルチチップ型半導体装置
において、フリップチッブ方式やＴＡＢ方式等のフェイ
スダウン方式によって半導体素子を基板に搭載し一層の
高密度実装化を図っている。
【０００３】しかし従来は高出力半導体素子の熱を逃が
す適当な手段が無くパッケージが大型化する或いは構造
が複雑になる等の問題があった。そこで一層の高密度実
装化と高出力化を可能にするマルチチップ型半導体装置
の開発が要望されている。
【０００４】
【従来の技術】図５は従来の半導体装置の概要を示す断
面図である。ハイブリッド集積回路では図５(a) に示す
如く基板11の両面に各種の半導体素子12を搭載し、基板
11上の図示省略された電極と半導体素子12上の図示省略
された電極の間をボンディングされたワイヤー13で接続
している。
【０００５】しかし電極間をボンディングされたワイヤ
ーで接続するハイブリッド集積回路は高密度実装化に限
度があり、最近はフリップチッブ方式やＴＡＢ方式等の
フェイスダウン方式によって半導体素子を基板に搭載す
る方式に移行しつつある。
【０００６】即ち、従来のマルチチップ型半導体装置は
図５(b) に示す如く高出力半導体素子14や低出力半導体
素子15を、平面的に配置してフェイスダウン方式によっ
て半田バンプ16を介し多層化された基板17上の図示省略
された電極に接続している。
【０００７】なおフェイスダウン方式によって基板17上
に搭載された高出力の半導体素子14は基板17を介して放
熱することができず、例えば半導体素子14の背面に接合
された窒化アルミ (AlＮ）等からなる放熱板18を介して
外部に放出している。
【０００８】
【発明が解決しようとする課題】しかし、従来のマルチ
チップ型半導体装置は半導体素子を平面的に配置してい
るため高密度実装化に限度があり、半導体素子の背面に
放熱板を接合する構造はワイヤーボンディングされる半
導体素子を混載する場合は利用できない。その場合は半
導体素子と放熱板の間に熱伝導部品を介在させる必要が
あり構造が複雑になるという問題があった。
【０００９】本発明の目的は一層の高密度実装化と高出
力化を可能にするマルチチップ型半導体装置を提供する
ことにある。
【００１０】
【課題を解決するための手段】図１は本発明になる半導
体装置の概要を示す断面図である。なお全図を通し同じ
対象物は同一記号で表している。
【００１１】上記課題は両面にそれぞれ半導体素子14、
15が搭載された基板２をパッケージのベース３に実装
し、基板２上の電極21とベース３上の電極31をワイヤー
４で接続してなる半導体装置であって、少なくとも下面
に搭載される半導体素子14がフェイスダウン方式によっ
て基板２に搭載され、且つ、半導体素子14の背面が熱伝
導性の接合材５を介してベース３に接合されてなる本発
明の半導体装置によって達成される。
【００１２】
【作用】図１において両面にそれぞれ半導体素子が搭載
された基板をパッケージのベースに実装し、基板上の電
極とベース上の電極をワイヤーで接続してなる半導体装
置であって、少なくとも下面に搭載される半導体素子が
フェイスダウン方式によって基板に搭載され、且つ、半
導体素子の背面が熱伝導性の接合材を介してベースに接
合されてなる本発明の半導体装置は、複数の半導体素子
を立体的に配置できるため半導体装置全体を小型化する
ことが可能である。
【００１３】また高出力半導体素子の背面が熱伝導性の
接合材を介してベースに接合されているため、半導体素
子が発する熱をベースを介して外部に放出することが可
能になりパッケージの構造が簡略化される。即ち、一層
の高密度実装化と高出力化を可能にするマルチチップ型
半導体装置を実現することができる。
【００１４】
【実施例】以下添付図により本発明の実施例について説
明する。図２は本発明になる半導体装置の他の実施例を
示す断面図、図３は本発明になる半導体装置の別の実施
例を示す断面図、図４は本発明になる半導体装置の変形
例を示す断面図である。
【００１５】図１において本発明になる半導体装置は多
層化された基板２がパッケージのベース３に実装されて
おり、基板２上の電極21とベース３上の電極31はボンデ
ィングされたワイヤー４によって接続されている。
【００１６】基板２の下面には１乃至複数個の高出力の
半導体素子14がフェイスダウン方式によって半田バンプ
16を介して搭載され、半導体素子14の背面は熱伝導性の
接合材５を介して熱膨張率が半導体素子14に近似したベ
ース３に接合されている。
【００１７】また基板２の上面には１乃至複数個の低出
力の半導体素子15がフェイスダウン方式によって半田バ
ンプ16を介して搭載され、比較的発熱量の小さい半導体
素子15および基板２の熱は熱伝導ペースト８を介してベ
ース３に伝えられている。
【００１８】図２において本発明になる半導体装置の他
の実施例は基板２がパッケージのベース３に実装されて
おり、基板２上の電極21とベース３上の電極31はボンデ
ィングされたワイヤー４によって接続されている。
【００１９】基板２の下面には１乃至複数個の高出力の
半導体素子14がフェイスダウン方式によって半田バンプ
16を介して搭載され、半導体素子14の背面は熱伝導性の
接合材５を介して熱膨張率が半導体素子14に近似したベ
ース３に接合されている。
【００２０】また基板２の上面には１乃至複数個の低出
力の半導体素子15と抵抗やコンデンサ、コイル等の受動
部品６が搭載され、図示省略された半導体素子15上の電
極と基板２上の電極がボンディングされたワイヤー13に
よって接続されている。
【００２１】低出力の半導体素子15や受動部品６は基板
２の上面に、高出力の半導体素子14は基板２の下面に搭
載されているため、ワイヤーボンディングされる半導体
素子を混載する場合も高出力の半導体素子14の背面にベ
ース３を容易に接合できる。
【００２２】図３において本発明になる半導体装置の別
の実施例は基板２がパッケージのベース３に実装されて
おり、基板２上の電極21とベース３上の電極31はボンデ
ィングされたワイヤー４によって接続されている。
【００２３】基板２の下面には１乃至複数個の高出力の
半導体素子14がフェイスダウン方式によって半田バンプ
16を介して搭載され、半導体素子14の背面は熱伝導性の
接合材５を介して熱膨張率が半導体素子14に近似したベ
ース３に接合されている。
【００２４】また基板２の上面には１乃至複数個の低出
力の半導体素子15がフェイスダウン方式によって半田バ
ンプ16を介して搭載され、半導体装置の特性をモジュー
ル単位で試験するための複数の試験電極22が基板２上の
周縁部に設けられている。
【００２５】このように両面にそれぞれ半導体素子が搭
載された基板をパッケージのベースに実装し、基板上の
電極とベース上の電極をワイヤーで接続してなる半導体
装置であって、少なくとも下面に搭載される半導体素子
がフェイスダウン方式によって基板に搭載され、且つ、
半導体素子の背面が熱伝導性の接合材を介してベースに
接合されてなる本発明の半導体装置は、複数の半導体素
子を立体的に配置できるため半導体装置全体を小型化す
ることが可能である。
【００２６】また高出力半導体素子の背面が熱伝導性の
接合材を介してベースに接合されているため、半導体素
子が発する熱をベースを介して外部に放出することが可
能になり構造が簡略化される。即ち、一層の高密度実装
化と高出力化を可能にするマルチチップ型半導体装置を
実現することができる。
【００２７】更に図４において本発明になる半導体装置
の変形例はベース３に接合されたキャップ７を有し、熱
伝導ペースト８を介してベース３に実装された基板２と
キャップ７の間に金属からなる熱伝導部品９を介在させ
ている。
【００２８】例えば熱伝導性に優れた金属で形成された
Ｕ字状板ばねからなる熱伝導部品９は一端がキャップ７
に半田付けされており、キャップ７をベース３に接合し
たときに熱伝導部品９の他端はキャップ７と接触を保ち
ながら横に移動する。
【００２９】熱伝導部品９の中間に位置する円弧状底面
は基板２に押し付けられるように構成されており、基板
２の熱は熱伝導ペースト８を介してベース３に伝えられ
ると共に熱伝導部品９を介してキャップ７に伝えられ
る。
【００３０】即ち、高出力半導体素子14の背面を熱伝導
性の接合材５によってベース３に接合すると共に、基板
２の熱をベース３とキャップ７に伝えることによってパ
ッケージの放熱効果が向上し更に高出力化を図ることが
できる。
【００３１】
【発明の効果】上述の如く本発明によれば一層の高密度
実装化と高出力化を可能にするマルチチップ型半導体装
置を提供することができる。
【図面の簡単な説明】
【図１】 本発明になる半導体装置の概要を示す断面図
である。
【図２】 本発明になる半導体装置の他の実施例を示す
断面図である。
【図３】 本発明になる半導体装置の別の実施例を示す
断面図である。
【図４】 本発明になる半導体装置の変形例を示す断面
図である。
【図５】 従来の半導体装置の概要を示す断面図であ
る。
【符号の説明】
２ 基板 ３ ベース ４ ワイヤー ５ 接合材 ６ 受動部品 ７ キャップ ８ 熱伝導ペースト ９ 熱伝導部品 13 ワイヤー 14、15 半導体素子 16 半田バンプ 21、31 電極 22 試験電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 両面にそれぞれ半導体素子(14,15) が搭
    載された基板(2) をパッケージのベース(3) に実装し、
    該基板(2) 上の電極(21)と該ベース(3) 上の電極(31)を
    ワイヤー(4) で接続してなる半導体装置であって、 少なくとも下面に搭載される半導体素子(14)がフェイス
    ダウン方式によって該基板(2) に搭載され、且つ、該半
    導体素子(14)の背面が熱伝導性の接合材(5) を介して該
    ベース(3) に接合されてなることを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１に記載された半導体装置におい
    て低出力の半導体素子(15)が基板(2) の上面に搭載さ
    れ、高出力の半導体素子(14)が該基板(2) の下面に搭載
    されてなることを特徴とする半導体装置。
  3. 【請求項３】 請求項１に記載された半導体装置におい
    て半導体素子(15)と受動部品(6) が基板(2) の上面に搭
    載されてなることを特徴とする半導体装置。
  4. 【請求項４】 請求項１に記載された半導体装置におい
    て基板(2) およびベース(3) を構成する素材が、半導体
    素子(14,15) の熱膨張率に近似した熱膨張率を有するこ
    とを特徴とする半導体装置。
  5. 【請求項５】 請求項１に記載された半導体装置におい
    てパッケージのベース(3) またはキャップ(7) と基板
    (2) の間に、絶縁性の熱伝導ペースト(8) または金属製
    の熱伝導部品(9) を介在させてなることを特徴とする半
    導体装置。
  6. 【請求項６】 請求項１に記載された半導体装置におい
    て基板(2) 上に外部接続用の電極(21)と試験用の電極(2
    2)が形成され、ベース(3) への実装に先立って該基板
    (2) 上に形成された回路の特性を、該電極(22)を介して
    試験可能なように構成されてなることを特徴とする半導
    体装置。
JP3202089A 1991-08-13 1991-08-13 半導体装置 Withdrawn JPH0548000A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3202089A JPH0548000A (ja) 1991-08-13 1991-08-13 半導体装置
US07/916,264 US5297006A (en) 1991-08-13 1992-07-21 Three-dimensional multi-chip module
KR1019920014319A KR930005177A (ko) 1991-08-13 1992-08-10 3차원 멀티칩 모듈형 집적회로
EP92113849A EP0528367A1 (en) 1991-08-13 1992-08-13 Three-dimensional multi-chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3202089A JPH0548000A (ja) 1991-08-13 1991-08-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH0548000A true JPH0548000A (ja) 1993-02-26

Family

ID=16451786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3202089A Withdrawn JPH0548000A (ja) 1991-08-13 1991-08-13 半導体装置

Country Status (4)

Country Link
US (1) US5297006A (ja)
EP (1) EP0528367A1 (ja)
JP (1) JPH0548000A (ja)
KR (1) KR930005177A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615089A (en) * 1994-07-26 1997-03-25 Fujitsu Limited BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US5646828A (en) * 1995-02-24 1997-07-08 Lucent Technologies Inc. Thin packaging of multi-chip modules with enhanced thermal/power management
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US6303989B1 (en) * 1994-07-04 2001-10-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device on metal board with CPU power converter
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
KR20140057147A (ko) * 2012-10-29 2014-05-12 삼성전자주식회사 반도체 모듈

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH0786717A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd プリント配線板構造体
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US6336269B1 (en) 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
JPH07202463A (ja) * 1994-01-11 1995-08-04 Yokogawa Electric Corp 電子回路モジュール
AT402135B (de) * 1994-03-30 1997-02-25 Electrovac Schaltungsträger
DE69517248T2 (de) * 1994-07-15 2000-10-12 Mitsubishi Materials Corp Keramik-Gehäuse mit hoher Wärmeabstrahlung
JP2611671B2 (ja) * 1994-07-26 1997-05-21 日本電気株式会社 半導体装置
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
EP0792517B1 (en) * 1994-11-15 2003-10-22 Formfactor, Inc. Electrical contact structures from flexible wire
US6727579B1 (en) 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JP2636777B2 (ja) * 1995-02-14 1997-07-30 日本電気株式会社 マイクロプロセッサ用半導体モジュール
SE515416C2 (sv) * 1995-02-16 2001-07-30 Ericsson Telefon Ab L M Anordning vid integrerade kretsar, och metod för dess montering
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US5607538A (en) * 1995-09-07 1997-03-04 Ford Motor Company Method of manufacturing a circuit assembly
US6008988A (en) * 1995-12-20 1999-12-28 Intel Corporation Integrated circuit package with a heat spreader coupled to a pair of electrical devices
US5785535A (en) * 1996-01-17 1998-07-28 International Business Machines Corporation Computer system with surface mount socket
US5729052A (en) * 1996-06-20 1998-03-17 International Business Machines Corporation Integrated ULSI heatsink
US5847927A (en) * 1997-01-27 1998-12-08 Raytheon Company Electronic assembly with porous heat exchanger and orifice plate
US6188874B1 (en) 1997-06-27 2001-02-13 Lockheed Martin Corporation Control and telemetry signal communication system for geostationary satellites
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling
US6019166A (en) * 1997-12-30 2000-02-01 Intel Corporation Pickup chuck with an integral heatsink
US5990549A (en) * 1998-02-06 1999-11-23 Intel Corporation Thermal bus bar design for an electronic cartridge
US6552264B2 (en) * 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
JP2000133765A (ja) * 1998-10-23 2000-05-12 Sony Corp 高周波集積回路装置
US6265771B1 (en) 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
SE516139C2 (sv) * 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
DE19928733A1 (de) * 1999-06-23 2001-01-04 Giesecke & Devrient Gmbh Halbleiterspeicher-Chipmodul
US6473310B1 (en) * 2000-02-18 2002-10-29 Stmicroelectronics S.R.L. Insulated power multichip package
EP1990833A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US6627980B2 (en) 2001-04-12 2003-09-30 Formfactor, Inc. Stacked semiconductor device assembly with microelectronic spring contacts
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US20050136640A1 (en) * 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US7005350B2 (en) 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
WO2004061861A2 (en) * 2002-12-31 2004-07-22 Matrix Semiconductor, Inc. Nand memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US6711021B1 (en) * 2003-01-15 2004-03-23 Hewlett-Packard Development Company, L.P. Systems and methods that use at least one component to remove the heat generated by at least one other component
GB0304438D0 (en) * 2003-02-27 2003-04-02 Lang Andrew Bicycle display and storage bracket
US7023739B2 (en) 2003-12-05 2006-04-04 Matrix Semiconductor, Inc. NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same
US7221588B2 (en) 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
US7310036B2 (en) * 2005-01-10 2007-12-18 International Business Machines Corporation Heat sink for integrated circuit devices
US7473579B2 (en) * 2005-01-31 2009-01-06 Purdue Research Foundation Self-aligned wafer level integration system
DE102005053974B3 (de) * 2005-11-11 2007-03-01 Siemens Ag Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer elektronischen Schaltungsanordnung
US8174114B2 (en) * 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US20090080163A1 (en) * 2007-05-17 2009-03-26 Lockheed Martin Corporation Printed wiring board assembly
US20100314730A1 (en) * 2009-06-16 2010-12-16 Broadcom Corporation Stacked hybrid interposer through silicon via (TSV) package
US8680670B2 (en) 2010-10-22 2014-03-25 International Business Machines Corporation Multi-chip module system with removable socketed modules
CN102891116B (zh) 2011-07-20 2015-06-10 讯芯电子科技（中山）有限公司 内埋元件封装结构及制造方法
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same
US20130277855A1 (en) * 2012-04-24 2013-10-24 Terry (Teckgyu) Kang High density 3d package
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
RU2656030C2 (ru) * 2016-07-14 2018-05-30 Акционерное общество "Концерн радиостроения "Вега" Способ изготовления трехмерного электронного модуля
DE102018201842A1 (de) * 2018-02-06 2019-08-08 Siemens Aktiengesellschaft Leistungselektronische Schaltung mit mehreren Leistungsmodulen
US11521939B2 (en) * 2020-07-24 2022-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor device structure having stiffener with two or more contact points for heat dissipating element
CN112420636B (zh) * 2020-11-19 2022-09-06 四川长虹空调有限公司 芯片散热结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
JPS629649A (ja) * 1985-07-08 1987-01-17 Nec Corp 半導体用パツケ−ジ
DE3683499D1 (de) * 1986-10-21 1992-02-27 Ibm Anordnung zur verdoppelung der packungsdichte monolithisch integrierte schaltungen enthaltender halbleiterchips.
FR2630859B1 (fr) * 1988-04-27 1990-07-13 Thomson Composants Militaires Boitier ceramique multicouches a plusieurs puces de circuit-integre

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303989B1 (en) * 1994-07-04 2001-10-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device on metal board with CPU power converter
US5615089A (en) * 1994-07-26 1997-03-25 Fujitsu Limited BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US5646828A (en) * 1995-02-24 1997-07-08 Lucent Technologies Inc. Thin packaging of multi-chip modules with enhanced thermal/power management
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
KR20140057147A (ko) * 2012-10-29 2014-05-12 삼성전자주식회사 반도체 모듈

Also Published As

Publication number Publication date
US5297006A (en) 1994-03-22
KR930005177A (ko) 1993-03-23
EP0528367A1 (en) 1993-02-24

Similar Documents

Publication Publication Date Title
JPH0548000A (ja) 半導体装置
JP2914342B2 (ja) 集積回路装置の冷却構造
US5289337A (en) Heatspreader for cavity down multi-chip module with flip chip
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
JPH0964099A (ja) 半導体装置及びその実装構造
US6858932B2 (en) Packaged semiconductor device and method of formation
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JPH05206320A (ja) マルチチップモジュール
JPS6092642A (ja) 半導体装置の強制冷却装置
JP3022738B2 (ja) マルチチップモジュール
JP3965867B2 (ja) 半導体パッケージ
JPH0878616A (ja) マルチチップ・モジュール
JPH07183433A (ja) 半導体デバイス
JPH11220226A (ja) ハイブリッドモジュール
JP2001267460A (ja) 半導体装置
JP2746248B2 (ja) チップキャリア及びチップキャリアの半田付け方法
JP3032124U (ja) 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ
JPS6348850A (ja) 半導体装置の製造方法
JPH0467658A (ja) 半導体装置
JPH07307421A (ja) Ｌｓｉチップ及びそのパッケージング構造
JPH0719862B2 (ja) 半導体装置
JPH01308057A (ja) マルチチップ・パッケージ
JPS60241240A (ja) 半導体装置
JPS61150251A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981112