JP3032124U - 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ - Google Patents

中介層を有する高密度ボンディング・パッド配列集積回路パッケージ

Info

Publication number
JP3032124U
JP3032124U JP1996005217U JP521796U JP3032124U JP 3032124 U JP3032124 U JP 3032124U JP 1996005217 U JP1996005217 U JP 1996005217U JP 521796 U JP521796 U JP 521796U JP 3032124 U JP3032124 U JP 3032124U
Authority
JP
Japan
Prior art keywords
layer
conduction path
mounting layer
integrated circuit
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1996005217U
Other languages
English (en)
Inventor
信 助 ▲頼▼
文 ▲彦▼ 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to JP1996005217U priority Critical patent/JP3032124U/ja
Application granted granted Critical
Publication of JP3032124U publication Critical patent/JP3032124U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 機械強度及び熱伝導特性を低下させることな
くより高密度化を図りうる集積回路パッケージを提供す
る。 【解決手段】 集積回路パッケージは三層の積層を有
し、集積回路は第一層の搭載層の第一面に取付けられ
る。この第一層の搭載層には第一面から相対する第二面
までの第一段の電気伝導経路が含まれている。第一層搭
載層の第二面は中介層に重なり、この中介層には中介層
を通過する第二段の電気伝導経路が含まれている。この
内には少なくとも一本の第二段の電気伝導経路が含まれ
ている。第二段の電気伝導経路は第一層搭載層の第二面
の垂直方向に通電するだけである。中介層は第二搭載層
の第一面上に重なり、何個かのハンダ・ボールが第二層
搭載層の相対する第二面上に取付けられている。この第
二搭載層には第三段の電気伝導経路が含まれている。こ
の内には少なくとも一本の第三段の電気伝導経路が含ま
れており、ハンダ・ボールと電気的に接続し、第二層の
搭載層を経由して対応する第二段の電気伝導経路に至っ
ている。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は集積回路のパッケージに関するものであり、特にハンダ・ボールの格 子状配列パッケージに関するものである。
【０００２】
【従来の技術】
集積回路の複雑さが増してくるのに伴い、電子の入力・出力接点数も増加する 。従来、大部分の集積回路はパッケージの形態をとり、入力・出力リード端子を 形成していたが、この集積回路ではパッケージを直接プリント配線回路上にハン ダ付けするか、またはプリント配線回路上の対応する集積回路用ソケットに差込 み、ハンダ付けする。そして電気、熱伝導特性を増進するため、パッケージのリ ード端子数、密度を増加させ、パッケージ自体の体積は縮小させ、ハンダ・ボー ルの格子状配列パッケージを発展させている。関連特許についてはアメリカ特許 番号5,045,921 、5,216,278 及び5,241,133 を参照のこと。
【０００３】 図１の掲載例はアメリカの特許番号5,216,278 で開示されているハンダ・ボー ルの格子状配列パッケージ10である。集積回路18は接着剤20により搭載基板の第 一層12に固定されている。ボンディング用の配線22は集積回路18のボンディング ・パッドに接続され、搭載基板の第一層12上の特定の導線48に至っている。導線 48は搭載基板第一層12の上表面と平行な伝導経路を提供している。搭載基板の第 一層12は電気導通孔50を形成している。導通孔50は導線48から搭載基板第一層12 の下表面に至り、搭載基板第一層の上表面と垂直な伝導経路を提供している。
【０００４】 搭載基板第一層12の下表面は搭載基板第二層の上表面上に重なっている。導線 46は導通孔50に接続している。導線46は導通孔50から伸びて、搭載基板第二層44 の上表面と平行な伝導経路を提供している。搭載基板第二層44は導通孔52を形成 している。導通孔52は導線46から搭載基板第二層の下表面に至り、上表面と垂直 な伝導経路を提供している。搭載基板第二層44の下表面には多くの伝導ボンディ ング・パッド33があり、導通孔52から搭載基板第二層44の下表面と平行に、ハン ダ・ボール47に至る伝導経路を提供している。ハンダ・ボール47はボンディング ・パッド33上に植え込まれている。使用時には、パッケージ10をプリント配線回 路上の特定の位置に設置し、各ハンダ・ボール47とプリント配線回路上の相対す る通電接点を対応させた上で加熱して、パッケージ10をハンダ・ボール47により プリント配線回路にハンダ付けし、電気的に接続する。そして集積回路18のボン ディング・パッドから、ボンディング用の配線22、導線48、導通孔50、導線46、 導通孔52、伝導ボンディング・パッド33及びハンダ・ボール47（ハンダ付け後の ハンダ・ボール47は形状が変化している）を通じ、プリント配線回路上の相対す る導通接点に至る伝導経路が形成される。
【０００５】
【考案が解決しようとする課題】
実用上、搭載基板12,44 を形成する材料は十分な機械強度を持ち、集積回路18 及び基板10全体をハンダ・ボール47により、プリント配線回路上にハンダ付けし なければならない。また搭載基板12,44 にはプリント配線回路と類似した機械及 び熱膨脹特性をもつものを選択し、応力破壊の発生を防止しなければならない。 以上の理由により、従来は搭載基板12,44 には、プリント配線回路と類似した材 質、例えばガラス繊維強化基板“BT”または“FR-4”を選択していた。プリント 配線回路の製造工程の制約により、搭載基板12,44 に上記材質を使用し製造する 際には、導線の幅が0.004 インチを下回り、導通孔の直径が0.010 インチを下回 ると、ボトルネックに直面していた。従って、パッケージの入出力リード端子の 数量、密度を増加または体積を縮小させようとしても、搭載基板12,44 上の導線 及び導通孔のレイアウト密度をこれ以上高めることができないため、より高密度 、小体積のパッケージの製造はボトルネックに直面していたのである。
【０００６】 アメリカの特許番号5,045,921 が開示しているのは、厚さが0.5mm を下回る可 撓性の搭載基板を使用したハンダ・ボールの格子状配列パッケージである。この 構造では、集積回路を下向き取付けとし、背面を支持構造で補強しなければなら ず、またハンダ・ボールは集積回路の取付け区域外を取り囲む形としなければな らないため、パッケージの体積は集積回路より大きくなり、これ以上縮小する方 法はなかった。
【０００７】 本考案は上記の欠点を解決するものである。
【０００８】
【課題を解決するための手段】
本考案による一つの形態は、集積回路のパッケージを三層の積層構造とする点 である。集積回路は第一搭載層の第一面に取付けられ、第一段の電気伝導経路が 第一面から第二面に伸びている。第一搭載層の第二面は中介層上に重なり、中介 層上の第二段の電気伝導経路には一本の相対する第二段の伝導経路が含まれてお り、中介層を経由して、第一搭載層の第一段の電気伝導経路に電気的に接続して いる。中介層上の電気伝導経路は第一搭載層の第二面と垂直方向に伸びて、伝導 しているだけである。中介層は第二搭載層の第一面上に重なっている。第二搭載 層の第二面にはハンダ・ボールが取付けられている。第二搭載層上の第三段の電 気伝導経路には、少なくとも一本の第三段の電気伝導経路が含まれており、電気 伝導する各ハンダ・ボールに接続し、第二搭載層を経由して、対応する第二段の 電気伝導経路に至っている。
【０００９】 第一搭載層は投影露光誘電材質または可撓性プリント配線回路により形成する ことができる。導通孔の直径及び導線の幅は、従来のガラス繊維強化基板、例え ばBT,FR-4 を使用する場合の数字よりも小さくなっている。導通孔の直径は0.00 2 〜0.006 インチとすることができ、導線の幅も0.002 インチとすることが可能 である。第二層の搭載基板は強化型の有機基板またはセラミック基板とすること ができる。
【００１０】 少なくとも第二搭載層は十分な機械強度及び熱伝導特性を持ってパッケージを 支持し、本パッケージをプリント配線回路上にハンダ付けするものでなければな らない。中介層は投影露光誘電材質または異方性導電物質により形成することが できる。
【００１１】
【考案の実施の形態】
図２に示したのは、本考案の第一形態のハンダ・ボールを格子状に配列した集 積回路パッケージ100 の断面図である。図に示した通り、本パッケージには第一 層の搭載基板102 、中介層104 及び第二層の搭載基板106 が含まれており、ある 一層が別の層の上に重なっている。集積回路120 は、例えばダイ・ボンディング 150 により第一層の搭載基板102 の上表面に取付けられる。集積回路120 及び第 一層搭載基板の上表面は樹脂モールドまたはカプセル140 により封止される。集 積回路上には多くのボンディング・パッドが付いている。金またはアルミニウム のボンディング用の配線130 は集積回路上の各ボンディング・パッドと電気的に 接続し、特定の導線160 に繋がっている。第一の搭載層102 を貫通している導通 孔170 は導線160 と電気的に接続しており、また第一の搭載層102 の下表面の導 線165 とも電気的に接続している。
【００１２】 中介層104 には１個または複数個の導通接点180 が含まれている。各導通接点 180 はすべて垂直方向に電気を導通している。つまり第一の搭載層102 の下表面 とは垂直にである。導通接点180 は導線165 と電気的に接続しており、同時に中 介層104 を通過する垂直方向の電気伝導経路を提供している。 第二層の搭載基板106 の上表面の導線195 は導通接点180 に電気的に接続して いる。また１本または複数本の導線195 は第二層の搭載層106 を貫通する導通孔 190 と電気的に接続している。各導通孔190 は第二層の搭載基板106 の下表面上 のボンディング・パッド105 と電気的に接続している。ハンダ・ボール110 は各 ボンディング・パッド105 上に植え込まれている。
【００１３】 従って、集積回路のボンディング・パッドからプリント配線回路へ至る電気伝 導経路が提供されているのであり、これにはボンディング用の配線130 、導線16 0 、導通孔170 、導線165 、接点180 、導線195 、導通孔190 、ボンディング・ パッド105 及びハンダ・ボール110 が含まれている。導通孔170 、導通孔190 、 接点180 及びハンダ・ボール110 は、搭載基板102 、106 及び中介層104 の上・ 下表面と垂直な伝導経路を提供している。導線160 、165 、195 及び105 は搭載 基板102 、106 及び中介層104 の上・下表面と平行な伝導経路を提供している。
【００１４】 集積回路のパッケージ100 の各種材質の選択に際し、類似した機械特性及び熱 膨脹係数を持つ材質を選んだ場合には、その信頼性を向上させることができる。 第一層搭載基板102 は投影露光誘電材質または可撓性プリント配線回路とする ことができる。第二層の搭載基板106 は一般の強化型有機基板、例えばFR-4、BT またはセラミック基板とすることができる。中介層104 は投影露光誘電材質また は異方性導電物質で形成することができる。
【００１５】 導線160 、165 及び195 は既存の投影露光技術により第一及び第二層の搭載基 板102 及び106 上に形成することができる。導通孔170 、190 は第一及び第二層 の搭載基板102 及び106 上の任意の位置に設置することができる。導線160 、16 5 及び配線も集積回路120 及びパッケージのアプリケーションの必要性に応じ、 適宜配置することができるため、電気特性の品質向上を図ることができる。例え ば漏話及び反射ノイズなどを減少させると、作動周波数及び信頼性を高めること ができる。
【００１６】 ボンディング・パッド105 及びハンダ・ボール110 の数量及び配列は、実際の 必要性及びアプリケーションの選択に基づいて、中空配列、中実方陣配列または その他の任意の形式として、配列することができる。 図３に示したのは、本考案の第二形態200 の断面図である。このうち第一層の 搭載基板102 は多層構造である。集積回路120 の入出力接点数の増加、搭載基板 の配線密度の上昇または必要電源及び接地平面によりノイズ問題を改善しようと する場合には、多層構造の基板を使用することができる。第一層の搭載基板102 上の電気伝導経路は、搭載基板102 の上表面の導線160 、部分的に搭載基板102 を貫通しているめくら孔270 、内部導線260 、めくら孔370 、及び搭載基板102 の下表面上の導線165 により形成されている。また第一層の搭載基板102 は一層 以上の内部導線を含むことができる。内部導線間も埋め孔（図には表示していな い）により電気的に接続することができる。
【００１７】 図４に示したのは、本考案の第三形態300 の断面図である。このパッケージ30 0 には熱導通孔370 、390 及び熱伝導ハンダ・ボール310 が含まれている。集積 回路120 が発生する熱量は、第一層搭載基板102 の熱導通孔370 、中介層104 の 熱伝導接点380 、第二層搭載基板106 の熱導通孔390 及び熱伝導ハンダ・ボール 310 が形成する熱伝導経路を通じ、ユーザのプリント配線回路（図には表示して いない）に放散される。熱導通孔370 、390 には適当な熱伝導物質、例えば金属 粉末または誘電物質を埋め込むことができる。また熱伝導ハンダ・ボール310 は 電気信号接続のハンダ・ボール110 よりも大きくすることができるため、熱伝導 効果を高めることが可能である。熱伝導接点380 は電気伝導接点180 と類似した 形式で形成することができる。
【００１８】 図５に示したのは、本考案の第四形態400 の断面図の一種である。熱拡散ボー ド355 が樹脂モールド成形140 及び集積回路120 上に取付けられている。熱導通 接着層375 及び熱拡散ボード355 は集積回路120 からパッケージ400 外への熱伝 導経路を提供している。 図６に示したのは、本考案の第五形態500 の断面図である。熱導通孔370 は集 積回路120 から、第一層搭載基板102 を通過し、熱伝導面365 に至る熱伝導経路 を提供している。熱拡散ボード455 は中介層104 及び第二層搭載基板106 の中空 開口部を通して熱伝導面365 に密着し、熱をパッケージ500 の外またはユーザの プリント配線回路（図には表示していない）に散逸させる。
【００１９】 以上、何種類かの異なった形態で、本考案の典型的な実施例について説明した 。但し、本考案は以上の記述の制限を制約を受けるものではない。本考案の精神 及び以下の特許申請範囲に基づいて行った種々の改変及び修正は依然として本考 案の範囲内である。例えばボンディング用の配線130 及びダイ・ボンディング15 0 以外に、集積回路120 を既存のタブ方式または直接ダイ・ボンディング方式、 例えばFlip-Chip 技術によりパッケージ100 〜500 上に取付けることも可能であ る。また第一層搭載基板102 に一個以上の集積回路120 を搭載し、マルチチップ ・モジュールとすることも可能であり、図４〜６に示した各種の熱伝導構造を必 要に応じて相互に組合わせて使用することも可能である。
【００２０】
【考案の効果】
導通孔の直径及び導線の幅の制約が緩和されたため、より多くの入出力リード 端子数で、より高密度、より小さな体積またはチップの寸法に近付いたパッケー ジが達成可能となった。パッケージの機械強度及び熱伝導特性は低下されない。
【図面の簡単な説明】
【図１】従来技術による伝統的なハンダ・ボールの格子
状配列パッケージの断面図である。
【図２】本考案の第一形態の断面図である。
【図３】本考案の第二形態の断面図である。
【図４】本考案の第三形態の断面図である。
【図５】本考案の第四形態の断面図である。
【図６】本考案の第五形態の断面図である。
【符号の説明】
１００ 集積回路パッケージ １０２ 第一層の搭載基板 １０４ 中介層 １０５ ボンディング・パッド １０６ 第二層の搭載基板 １１０ ハンダ・ボール １２０ 集積回路 １３０ ボンディング用の配線 １４０ カプセル １５０ ダイ・ボンディング １６０，１６５，１９５ 導線 １７０，１９０ 導通孔 １８０ 導通接点 ２００ 第二形態 ２６０ 内部導線 ２７０，３７０ めくら孔 ３００ 第三形態 ３１０ 熱伝導ハンダ・ボール ３５５ 熱拡散ボード ３７０，３９０ 熱導通孔 ３７５ 熱導通接着層 ３８０ 熱伝導接点 ４００ 第四形態 ３６５ 熱伝導面 ４５５ 熱拡散ボード ５００ 第五形態

Claims (6)

    【実用新案登録請求の範囲】
  1. 【請求項１】 第一搭載層を含み、集積回路はその第一
    面上に取付けられ、この第一搭載層には第一面から相対
    する第二面に至る第一段の電気伝導経路が含まれてお
    り、 第一搭載層の第二面は中介層上に重なり、この中介層に
    は中介層を通過する第二段の電気伝導経路が含まれ、そ
    の内には少なくとも一本の第二段の電気伝導経路が含ま
    れており、対応する第一段の各電気伝導経路と電気的に
    接続して、第二段の電気伝導経路は第一搭載層の第二面
    とは垂直な方向に電気を導通させ、 中介層は第二搭載層の第一面上に重なっており、何個か
    のハンダ・ボールが第二搭載層の相対する第二面上に取
    付けられており、この第二搭載層には第三段の電気伝導
    経路が含まれており、その内には少なくとも一本の第三
    段の電気伝導経路が含まれており、ハンダ・ボールと電
    気的に接続し、第二搭載層を通過して対応する第二段の
    電気伝導経路に至る構成としてなる集積回路パッケー
    ジ。
  2. 【請求項２】 第二搭載層が十分な機械強度及び熱伝導
    特性を有しており、パッケージをハンダ・ボールによ
    り、ユーザのプリント配線回路にハンダ付けしてなる請
    求項１に記載のパッケージ。
  3. 【請求項３】 第一及び第二搭載層上には熱導通孔が付
    いており、 中介層には熱伝導接点があり、 熱導通孔及び熱伝導接点を適宜配置し、第一搭載層の第
    一面から第二搭載層の第二面上の熱伝導ハンダ・ボール
    に至る熱伝導経路を供する請求項１に記載のパッケー
    ジ。
  4. 【請求項４】 熱拡散ボードを有し、集積回路からパッ
    ケージ外への熱伝導経路を供する請求項１に記載のパッ
    ケージ。
  5. 【請求項５】 少なくとも一個の第一搭載層上の熱導通
    孔を持ち、集積回路が発生する熱量を伝導しており、 また少なくとも一個の熱伝導孔と熱伝導している熱拡散
    ボードがあり、集積回路が発生する熱量をパッケージの
    外に逃がす構成としてなる請求項１に記載のパッケー
    ジ。
  6. 【請求項６】 第一搭載層を含み、集積回路が第一面に
    取付けられており、この第一搭載層には第一面から相対
    する第二面に至る第一段の電気伝導経路が含まれている
    集積回路から成り、 第一搭載層の第二面は中介層に重なり、この中介層には
    中介層を通過する第二段の電気伝導経路が含まれ、この
    内には少なくとも一本の第二段の電気伝導経路が含まれ
    ており、対応する第一段の各電気伝導経路と電気的に接
    続し、また第二段の電気伝導経路は第一搭載層の第二面
    と垂直方向に電気を導通させ、 中介層は第二搭載層の第一面上に重なっており、何個か
    のハンダ・ボールが第二搭載層の相対する第二面上に取
    付けられており、この第二搭載層には第三段の電気伝導
    経路が含まれており、この内には少なくとも一本の第三
    段の電気伝導経路が含まれており、ハンダ・ボールと電
    気的に接続し、第二搭載層を通過して対応する第二段の
    電気伝導経路に至る構成としてなる集積回路のパッケー
    ジ。
JP1996005217U 1996-06-07 1996-06-07 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ Expired - Lifetime JP3032124U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1996005217U JP3032124U (ja) 1996-06-07 1996-06-07 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1996005217U JP3032124U (ja) 1996-06-07 1996-06-07 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ

Publications (1)

Publication Number Publication Date
JP3032124U true JP3032124U (ja) 1996-12-17

Family

ID=43167048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1996005217U Expired - Lifetime JP3032124U (ja) 1996-06-07 1996-06-07 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ

Country Status (1)

Country Link
JP (1) JP3032124U (ja)

Similar Documents

Publication Publication Date Title
US6528882B2 (en) Thermal enhanced ball grid array package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JPH07169872A (ja) 半導体装置及びその製造方法
US6857470B2 (en) Stacked chip package with heat transfer wires
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JPH0917919A (ja) 半導体装置
TWI220782B (en) Cavity-down ball grid array package with heat spreader
JP2620611B2 (ja) 電子部品搭載用基板
JPH09199526A (ja) 半導体装置
JP3450477B2 (ja) 半導体装置及びその製造方法
US5982026A (en) Inexpensive resin molded semiconductor device
JP3032124U (ja) 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ
JPH05211256A (ja) 半導体装置
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JPH10256428A (ja) 半導体パッケージ
JPH10256413A (ja) 半導体パッケージ
JPH0897336A (ja) 半導体装置
JPH0358455A (ja) 半導体パッケージ
JPH04144162A (ja) 半導体装置
JP2001267460A (ja) 半導体装置
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3092676B2 (ja) 半導体装置
JPS645893Y2 (ja)