JPH07183433A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPH07183433A JPH07183433A JP32783593A JP32783593A JPH07183433A JP H07183433 A JPH07183433 A JP H07183433A JP 32783593 A JP32783593 A JP 32783593A JP 32783593 A JP32783593 A JP 32783593A JP H07183433 A JPH07183433 A JP H07183433A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- chips
- chip
- heat sink
- multilayered wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ヒ−トシンク搭載構造にして、熱
放散がよく、したがってハイパワ−出力のチップを実装
できる半導体デバイスを提供することを目的とする。 【構成】 本発明は、セラミック基板に接着されたＣｕ
／ポリイミドの第一多層配線層の凹部にチップがボンデ
ィングされ、このチップおよび第一多層配線層の上に、
Ｃｕ／ポリイミドの第二多層配線層が接着され、この第
二多層配線層の上にヒ−トシンクが形成され、前記第二
多層配線層に設けられたスル−ホ−ルを通して、チップ
とヒ−トシンクとを接続するリ−ド電極が設けられてい
る半導体デバイスである。
放散がよく、したがってハイパワ−出力のチップを実装
できる半導体デバイスを提供することを目的とする。 【構成】 本発明は、セラミック基板に接着されたＣｕ
／ポリイミドの第一多層配線層の凹部にチップがボンデ
ィングされ、このチップおよび第一多層配線層の上に、
Ｃｕ／ポリイミドの第二多層配線層が接着され、この第
二多層配線層の上にヒ−トシンクが形成され、前記第二
多層配線層に設けられたスル−ホ−ルを通して、チップ
とヒ−トシンクとを接続するリ−ド電極が設けられてい
る半導体デバイスである。
Description
【０００１】
【産業上の利用分野】本発明は、ハイパワ−出力のチッ
プを実装できるヒ−トシンク付き半導体デバイスに関す
る。
プを実装できるヒ−トシンク付き半導体デバイスに関す
る。
【０００２】
【従来の技術】従来、半導体デバイス、特に、ＭＣＭ
（マルチ・チップ・モジュ−ル）デバイスは、図３に示
すように、アルミナ等のセラミック基板１１に、Ｃｕ／
ポリイミドの多層配線層１２を接着し、この多層配線層
１２上に、複数個のチップ１３、例えば、ＭＭＩＣ等の
チップを、ダイボンディング、ワイヤボンディング、フ
リップチップボンディング等により接続し、これをトラ
ンスファ成形してモ−ルド樹脂１４でパッケ−ジングし
たものである。なお、図には、多層配線層１２とチップ
１３との実際の配線は省略している。このＭＣＭデバイ
スは、薄膜による電極を使用しているため、配線密度が
高く、高速動作には最も適している。
（マルチ・チップ・モジュ−ル）デバイスは、図３に示
すように、アルミナ等のセラミック基板１１に、Ｃｕ／
ポリイミドの多層配線層１２を接着し、この多層配線層
１２上に、複数個のチップ１３、例えば、ＭＭＩＣ等の
チップを、ダイボンディング、ワイヤボンディング、フ
リップチップボンディング等により接続し、これをトラ
ンスファ成形してモ−ルド樹脂１４でパッケ−ジングし
たものである。なお、図には、多層配線層１２とチップ
１３との実際の配線は省略している。このＭＣＭデバイ
スは、薄膜による電極を使用しているため、配線密度が
高く、高速動作には最も適している。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来例において、セラミック基板１１の周囲のパッケ−ジ
ングモ−ルド樹脂１４は、熱抵抗が大きく、しかもヒ−
トシンクの装着が困難であるため、ハイパワ−出力のチ
ップは、搭載できないという問題があった。
来例において、セラミック基板１１の周囲のパッケ−ジ
ングモ−ルド樹脂１４は、熱抵抗が大きく、しかもヒ−
トシンクの装着が困難であるため、ハイパワ−出力のチ
ップは、搭載できないという問題があった。
【０００４】したがって、本発明は、ヒ−トシンク搭載
構造にして、熱放散がよく、したがってハイパワ−出力
のチップを実装できる半導体デバイスを提供することを
目的とする。
構造にして、熱放散がよく、したがってハイパワ−出力
のチップを実装できる半導体デバイスを提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明は、セラミック基
板に接着されたＣｕ／ポリイミドの第一多層配線層の凹
部にチップがボンディングされ、このチップおよび第一
多層配線層の上に、Ｃｕ／ポリイミドの第二多層配線層
が接着され、この第二多層配線層の上にヒ−トシンクが
形成され、前記第二多層配線層に設けられたスル−ホ−
ルを通して、チップとヒ−トシンクとを接続するリ−ド
電極が設けられている半導体デバイスである。
板に接着されたＣｕ／ポリイミドの第一多層配線層の凹
部にチップがボンディングされ、このチップおよび第一
多層配線層の上に、Ｃｕ／ポリイミドの第二多層配線層
が接着され、この第二多層配線層の上にヒ−トシンクが
形成され、前記第二多層配線層に設けられたスル−ホ−
ルを通して、チップとヒ−トシンクとを接続するリ−ド
電極が設けられている半導体デバイスである。
【０００６】
【作用】本発明は、Ｃｕ／ポリイミドの第一多層配線層
の凹部にチップをボンディングし、第二多層配線層のス
ル−ホ−ルに設けたリ−ド電極を介してチップとヒ−ト
シンクとが熱伝導されているので、チップの発生熱は、
ヒ−トシンクで放散される。
の凹部にチップをボンディングし、第二多層配線層のス
ル−ホ−ルに設けたリ−ド電極を介してチップとヒ−ト
シンクとが熱伝導されているので、チップの発生熱は、
ヒ−トシンクで放散される。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１において、１はセラミック基板で、こ
のセラミック基板１には、Ｃｕ／ポリイミドの第一多層
配線層２が、接着されている。この第一多層配線層２に
は、チップの大きさの凹部が形成されており、この凹部
にチップ３がボンディングされる。
て説明する。図１において、１はセラミック基板で、こ
のセラミック基板１には、Ｃｕ／ポリイミドの第一多層
配線層２が、接着されている。この第一多層配線層２に
は、チップの大きさの凹部が形成されており、この凹部
にチップ３がボンディングされる。
【０００８】次に、チップ３の上面に形成されたバンプ
と第一多層配線層２とを、電気的に接続する。そして、
図２に示すように、このチップ３および第一多層配線層
２の上に、Ｃｕ／ポリイミドの第二多層配線層４を積層
して、チップ３を埋設する。この第二多層配線層４に
は、スル−ホ−ルが形成されている。このスルホ−ルに
は、第二多層配線層４の上に形成されたヒ−トシンク５
と、チップ３とを、接続するリ−ド電極６が設けられて
いる。このスル−ホ−ルに設けられたリ−ド電極６は、
チップ３の発生熱をヒ−トシンク５へ伝導する放熱経路
ともなり、熱抵抗を低減する作用をする。なお、図に
は、第一多層配線層２および第二多層配線層４とチップ
３との実際の配線は省略している。
と第一多層配線層２とを、電気的に接続する。そして、
図２に示すように、このチップ３および第一多層配線層
２の上に、Ｃｕ／ポリイミドの第二多層配線層４を積層
して、チップ３を埋設する。この第二多層配線層４に
は、スル−ホ−ルが形成されている。このスルホ−ルに
は、第二多層配線層４の上に形成されたヒ−トシンク５
と、チップ３とを、接続するリ−ド電極６が設けられて
いる。このスル−ホ−ルに設けられたリ−ド電極６は、
チップ３の発生熱をヒ−トシンク５へ伝導する放熱経路
ともなり、熱抵抗を低減する作用をする。なお、図に
は、第一多層配線層２および第二多層配線層４とチップ
３との実際の配線は省略している。
【０００９】ところで、図１および図２において、第一
多層配線層２に設けたチップ３を収納する凹部は、チッ
プ３の厚さによる段差の影響をなくすためであり、支障
がなければチップ３を完全に埋め込む必要はない。
多層配線層２に設けたチップ３を収納する凹部は、チッ
プ３の厚さによる段差の影響をなくすためであり、支障
がなければチップ３を完全に埋め込む必要はない。
【００１０】
【発明の効果】本発明は、ヒ−トシンクを搭載し、しか
も第二多層配線層のスル−ホ−ルに設けたリ−ド電極
は、ヒ−トシンクの作用もするので、従来品に比べ、熱
抵抗の大幅低減が実現でき、したがってハイパワ−出力
のチップが実装可能になる。また、従来品に比べ、トラ
ンスファ−モ−ルドによる樹脂封止工程が不用になり、
工程が簡略化できる。また、本発明による工程は、従来
のＣｕ／ポリイミド多層配線技術をそのまま利用できる
ため、容易に製作可能である。また、ワイヤボンディン
グを用いた従来パッケ−ジと比べ、ワイヤのＬやＲの寄
生成分を大幅に小さくできるので、高周波特性の向上が
期待できる。
も第二多層配線層のスル−ホ−ルに設けたリ−ド電極
は、ヒ−トシンクの作用もするので、従来品に比べ、熱
抵抗の大幅低減が実現でき、したがってハイパワ−出力
のチップが実装可能になる。また、従来品に比べ、トラ
ンスファ−モ−ルドによる樹脂封止工程が不用になり、
工程が簡略化できる。また、本発明による工程は、従来
のＣｕ／ポリイミド多層配線技術をそのまま利用できる
ため、容易に製作可能である。また、ワイヤボンディン
グを用いた従来パッケ−ジと比べ、ワイヤのＬやＲの寄
生成分を大幅に小さくできるので、高周波特性の向上が
期待できる。
【図１】 本発明の一実施例を示すもので、セラミック
基板にＣｕ／ポリイミドの第一多層配線層を接着した断
面図
基板にＣｕ／ポリイミドの第一多層配線層を接着した断
面図
【図２】 図１の上に、Ｃｕ／ポリイミドの第二多層配
線層およびヒ−トシンクを設けた断面図
線層およびヒ−トシンクを設けた断面図
【図３】 従来例の断面図
１ セラミック基板 ２ 第一多層配線層 ３ チップ ４ 第二多層配線層 ５ ヒ−トシンク ６ リ−ド電極
Claims (1)
- 【請求項１】セラミック基板に接着されたＣｕ／ポリイ
ミドの第一多層配線層の凹部にチップがボンディングさ
れ、このチップおよび第一多層配線層の上に、Ｃｕ／ポ
リイミドの第二多層配線層が接着され、この第二多層配
線層の上にヒ−トシンクが形成され、前記第二多層配線
層に設けられたスル−ホ−ルを通して、チップとヒ−ト
シンクとを接続するリ−ド電極が設けられている半導体
デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32783593A JPH07183433A (ja) | 1993-12-24 | 1993-12-24 | 半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32783593A JPH07183433A (ja) | 1993-12-24 | 1993-12-24 | 半導体デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183433A true JPH07183433A (ja) | 1995-07-21 |
Family
ID=18203519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32783593A Pending JPH07183433A (ja) | 1993-12-24 | 1993-12-24 | 半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183433A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10244791A1 (de) * | 2002-09-26 | 2004-04-15 | Robert Bosch Gmbh | Vorrichtung zur Kühlung von elektronischen Bauelementen |
| CN102300405A (zh) * | 2011-08-16 | 2011-12-28 | 深南电路有限公司 | 埋入式电路板及其制作方法 |
| CN103260351A (zh) * | 2012-02-20 | 2013-08-21 | 联想(北京)有限公司 | 一种电子设备及一种电路板 |
| CN103687327A (zh) * | 2012-09-21 | 2014-03-26 | 联想(北京)有限公司 | 印刷电路板以及在印刷电路板上设置元件的方法 |
-
1993
- 1993-12-24 JP JP32783593A patent/JPH07183433A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10244791A1 (de) * | 2002-09-26 | 2004-04-15 | Robert Bosch Gmbh | Vorrichtung zur Kühlung von elektronischen Bauelementen |
| DE10244791B4 (de) * | 2002-09-26 | 2009-03-26 | Robert Bosch Gmbh | Vorrichtung zur Kühlung von elektronischen Bauelementen |
| CN102300405A (zh) * | 2011-08-16 | 2011-12-28 | 深南电路有限公司 | 埋入式电路板及其制作方法 |
| CN103260351A (zh) * | 2012-02-20 | 2013-08-21 | 联想(北京)有限公司 | 一种电子设备及一种电路板 |
| CN103687327A (zh) * | 2012-09-21 | 2014-03-26 | 联想(北京)有限公司 | 印刷电路板以及在印刷电路板上设置元件的方法 |
| CN103687327B (zh) * | 2012-09-21 | 2016-10-05 | 联想(北京)有限公司 | 印刷电路板以及在印刷电路板上设置元件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265771B1 (en) | Dual chip with heat sink | |
| US5352926A (en) | Flip chip package and method of making | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| JPH0548000A (ja) | 半導体装置 | |
| TW200427029A (en) | Thermally enhanced semiconductor package and fabrication method thereof | |
| US5742477A (en) | Multi-chip module | |
| JPS6376444A (ja) | チツプキヤリア | |
| JPH07183433A (ja) | 半導体デバイス | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH05211257A (ja) | 半導体集積回路の実装方法 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPH11508409A (ja) | 向上したパッド設計による電子パッケージ | |
| JPH0555398A (ja) | 半導体装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
| JPS6379365A (ja) | 半導体装置 | |
| JPH04342162A (ja) | 半導体集積回路装置およびその実装構造 | |
| JPH07249733A (ja) | 半導体装置 | |
| JPH05259374A (ja) | 高密度実装配線基板およびその高密度実装方法 | |
| JPH0936276A (ja) | 半導体パッケージ用基板 | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH07221211A (ja) | 半導体装置 |