JP3965867B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP3965867B2 JP3965867B2 JP2000172111A JP2000172111A JP3965867B2 JP 3965867 B2 JP3965867 B2 JP 3965867B2 JP 2000172111 A JP2000172111 A JP 2000172111A JP 2000172111 A JP2000172111 A JP 2000172111A JP 3965867 B2 JP3965867 B2 JP 3965867B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- interposer
- motherboard
- heat sink
- mother board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップ、インターポーザ及びヒートシンクが一体化されてなり、マザーボードの一面に搭載される半導体パッケージに関する。
【0002】
【従来の技術】
従来の一般的な半導体パッケージとしては、図5にその概略断面構成が示されるようなCSP(Chip Scale Package)がある。図5において、板状のインターポーザ1の一面に、導電性部材10及びバンプ9を介して、半導体チップ2が電気的に接続されており、インターポーザ1と半導体チップ2とが一体化されたパッケージを構成している。
【0003】
そして、インターポーザ1の他面側は、ハンダボール20及びハンダ6を介して、マザーボード4の一面4aに形成された電極パッド7に電気的に接続されている。このようにして、マザーボード4の一面4aに搭載されたCSPは、半導体チップ2と略同等のサイズであり、実装密度の高密度化が可能であるため、パッケージの小型化が強く要求される携帯機器を中心に使用されている。
【0004】
【発明が解決しようとする課題】
しかしながら、実装密度の更なる高密度化を目指す場合、上記CSPでは、半導体チップ2の面積分の実装面積が最低限必要であるために限界がある。また、上記CSPにおける放熱経路は、半導体チップ2からインターポーザ1を介してマザーボード4に流れる経路が主体であるため、放熱性に限界があり、大電力用途には使用できない。
【0005】
ここで、放熱性を向上させるべく、ヒートシンクをパッケージに追加することも考えられる。しかし、実装密度の更なる高密度化を実現しつつ、ヒートシンク、半導体チップ及びインターポーザの3者を一体化させ、マザーボードへ搭載することを考えた場合、組付性が複雑にならないように考慮する必要があり、ヒートシンクの追加には工夫を要する。
【0006】
そこで、本発明は上記した諸問題に鑑み、半導体チップ、インターポーザ及びヒートシンクが一体化されてなり、マザーボードの一面に搭載される半導体パッケージにおいて、実装密度の高密度化、放熱性の向上、及び、簡単な組付性を実現可能なパッケージ構造を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、請求項1記載の発明では、マザーボード(4)の一面に搭載される半導体パッケージであって、その端部がハンダ付けによりマザーボードの一面と電気的に接続されてマザーボードの一面から外方へ延びるように配置される板状のインターポーザ(1)と、その端面がマザーボードの一面と対向するようにマザーボードの一面に対して立った状態で配置され、インターポーザと電気的に接続されるとともに、その一側の主表面が放熱材(11)を介してインターポーザと熱的に接続された半導体チップ(2)と、マザーボードの一面にハンダ付けされてマザーボードの一面から外方へ延びるように配置されるとともに、半導体チップの他側の主表面と熱的に接続されたヒートシンク(3)とを備えることを特徴としている。
【0008】
本発明によれば、インターポーザ、半導体チップ及びヒートシンクの3者が一体化されてパッケージを構成し、これら一体化された3者がマザーボードの一面に立った状態で配置される。そのため、実装面積は半導体チップの面積よりも小さくすることができる。
【0009】
また、本発明における放熱経路は、半導体チップの一側の主表面から放熱材を通ってインターポーザからマザーボードへ熱が流れる経路と、半導体チップの他側の主表面からヒートシンクへ熱が流れる経路とが確保される。ヒートシンクへ伝わった熱は、ヒートシンクの表面から外部へ放熱されるか、もしくはマザーボードへ流れる。このようにして、半導体チップの両主表面から放熱が可能となる。
【0010】
また、本発明によれば、インターポーザ及びヒートシンクは、マザーボードの一面とハンダ付けにより接続されるようになっている。そのため、上記3者を一体化してパッケージ化した後、一括してハンダリフローすることで、パッケージをマザーボードへ搭載することが可能となる。このように、本発明によれば、実装密度の高密度化、放熱性の向上、及び、簡単な組付性を実現可能なパッケージ構造を提供することができる。
【0011】
また、請求項2記載の発明では、マザーボード(4)の一面に搭載される半導体パッケージであって、半導体チップ(2)の一側の主表面にインターポーザ(1)を電気的に接続するとともに、半導体チップの他側の主表面にヒートシンク(3)を熱的に接続することにより、半導体チップをインターポーザ及びヒートシンクで挟んでなる積層体を構成し、この積層体を、半導体チップの端面をマザーボードの一面に対向させた状態で半導体チップがマザーボードの一面に対して立設されるように、マザーボードの一面に搭載し、更に、半導体チップの一側の主表面とインターポーザとを放熱材(11)を介して熱的に接続し、インターポーザ及びヒートシンクをマザーボードの一面とハンダ付けにより接続可能としたことを特徴としている。
【0012】
本発明によっても、一体化された半導体チップ、インターポーザ及びヒートシンクの3者がマザーボードの一面に立った状態で配置され、半導体チップの両主表面からの放熱が可能であり、更に一括してハンダリフローすることでパッケージの実装が可能となるため、実装密度の高密度化、放熱性の向上、及び、簡単な組付性を実現可能なパッケージ構造を提供することができる。
【0013】
ここで、請求項3の発明のように、ヒートシンク(3)と半導体チップ(2)との間にも、放熱材(13)を介在させて熱的に接続すれば、より放熱性の高いパッケージ構造を提供することができる。
【0014】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0015】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は、本発明の実施形態に係る半導体パッケージ100の概略断面構成を、マザーボード4へ実装した状態にて示す図である。半導体パッケージ100は、半導体チップ2をインターポーザ1及びヒートシンク3で挟んで一体化したものであり、マザーボード4の一面4aに搭載されている。マザーボード4としては、一般的なプリント配線基板等を採用することができる。
【0016】
インターポーザ1は、板状のプリント基板もしくはセラミック基板等を用いた板状の多層基板である。インターポーザ1の周辺部には銅やアルミ等よりなる電極パッド5が設けられており、図示例では、この電極パッド5は、インターポーザ1の一側の主表面から端部を通って他側の主表面に渡って形成されている。
【0017】
そして、電極パッド5は、ハンダ6によりマザーボード4の一面4aに形成された電極パッド7と接合されている。これにより、インターポーザ1の端部が、ハンダ付けによりマザーボード4の一面4aと電気的に接続されて、インターポーザ1は、マザーボード4の一面4aから外方へ延びるように配置されている。
【0018】
また、インターポーザ1には、その厚み方向に貫通するビアホール(サーマルビア)8や、内部配線層及び表面配線層が形成されており、これらビアホール8及び各配線層は上記電極パッド5と共に、半導体チップ2とマザーボード4との間の信号経路を形成している。
【0019】
半導体チップ2は、例えば、一般的な矩形板状の半導体チップを採用することができる。半導体チップ2の一側の主表面には、ハンダ等よりなるバンプ9が形成されている。バンプ9は、半導体チップ2の周辺部に形成されており、インターポーザ1の一側の主表面において、ハンダやAgぺ一スト等の導電性部材10を介して電極パッド5に電気的に接続されている。
【0020】
また、半導体チップ2における一側の主表面の中央部は、熱可塑性材料やAgぺ一スト等の接着材よりなる放熱材11を介してインターポーザ1に接合されている。また、半導体チップ2とインターポーザ1との間のうち、バンプ9及び放熱材11の配設部位以外の部位には、樹脂等よりなるアンダーフィル材12が充填され、半導体チップ2とインターポーザ1との接合強度を高めている。
【0021】
こうして、半導体チップ2は、その端面がマザーボード4の一面4aと対向するようにマザーボード4の一面4aに対して立った状態で配置され(立設され)、半導体チップ2の一側の主表面とインターポーザ1とは、電気的に接続されるとともに放熱材11を介して熱的に接続されている。
【0022】
ヒートシンク3は、アルミや銅等の熱伝導性に優れた材料よりなり、図1に示す様に、厚み方向の断面形状が略L字状の板材より構成されている。ヒートシンク3は、そのL字形の底部にて、ハンダ6を介してマザーボード4の一面4aに形成された電極パッド7と接合されている。ここで、ヒートシンク3のハンダ付けを可能とするために、ヒートシンク3の表面には、ハンダ、Ag等の材料がコーティングされている。
【0023】
また、ヒートシンク3は、放熱材13を介して半導体チップ2の他側の主表面と接合されている。放熱材13は、インターポーザ1側の放熱材11と同様に、熱可塑性材料やAgぺ一スト等の接着材を用いることができる。こうして、ヒートシンク3は、マザーボード4の一面4aにハンダ付けされてマザーボード4の一面4aから外方へ延びるように配置されるとともに、半導体チップ2の他側の主表面と熱的に接続されている。
【0024】
なお、図1に示す様に、マザーボード4の一面4aには、半導体パッケージ100以外にも、コンデンサ等の部品14が混載されていても良い。図1では、部品14は、マザーボード4の一面4aに形成された電極パッド7に対してハンダ6を介して電気的且つ機械的に接続されている。
【0025】
かかる半導体パッケージ100は、次のようにして組み付けられ、マザーボード4へ搭載される。まず、一側の主表面にバンプ9が形成された半導体チップ2を用意し、半導体チップ2の一側の主表面とインターポーザ1とを、バンプ9及び放熱材11を介して接合する。また、半導体チップ2とインターポーザ1との間に、アンダーフィル材12を充填する。
【0026】
一方で、半導体チップ2の他側の主表面とヒートシンク3とを放熱材13を介して接合する。こうして、半導体チップ2をインターポーザ1及びヒートシンク3で挟んでなる積層体が形成され、半導体チップ2の一側の主表面がインターポーザ1と電気的及び熱的に接続され、半導体チップ2の他側の主表面がヒートシンク3と熱的に接続される。
【0027】
次に、この積層体を、半導体チップ2の端面がマザーボード4の一面4aに対向した状態で半導体チップ2がマザーボード4の一面4aに対して立設されるように、マザーボード4の一面4aに搭載する。そして、インターポーザ1の端部の電極パッド5及びヒートシンク3を、マザーボード4の電極パッド7とハンダ付けにより接続する。こうして、半導体パッケージ100のマザーボード4への実装がなされる。
【0028】
ところで、本実施形態によれば、インターポーザ1、半導体チップ2及びヒートシンク3の3者が一体化されてパッケージを構成し、これら一体化された3者がマザーボード4の一面4aに立った状態で配置される。そのため、実装面積は半導体チップ2の面積(主表面の面積)よりも小さくすることができる。
【0029】
また、本実施形態において、半導体チップ2とマザーボード4との間の信号経路は、半導体チップ2側を起点とすると、半導体チップ2からの信号は、バンプ9を経て、インターポーザ1の電極パッド5、上記した図示しない内部配線層及び表面配線層を介して、ハンダ6からマザーボード4の電極パッド7へと流れる経路となる。また、マザーボード4からの信号は、上記経路を逆方向へ流れる。
【0030】
また、本実施形態において、放熱経路としては、半導体チップ2の一側の主表面からバンプ9及び放熱材11を通ってインターポーザ1、ハンダ6を介してマザーボード4へと熱が流れる経路と、半導体チップ2の他側の主表面からヒートシンク3へと熱が流れる経路とが確保される。ヒートシンク3へ伝わった熱は、ヒートシンク3の表面から外部へ放熱されるか、もしくはマザーボード4へ流れる。
【0031】
このようにして、半導体チップ2の両主表面から放熱が可能となり、片面から放熱する場合に比べ、約2倍に放熱性を向上させることができる。また、ヒートシンク3において、半導体チップ2との接合面とは反対側の面が、広く外気に露出して放熱面積を確保しているため、ヒートシンク3自身の放熱性が高められている。
【0032】
また、本実施形態によれば、インターポーザ1及びヒートシンク3は、マザーボード4の一面4aとハンダ付けにより接続されるようになっている。そのため、上記3個の部材1〜3を一体化してパッケージ化した後、一括してハンダリフローすることで、半導体パッケージ100をマザーボード4へ搭載することが可能となる。
【0033】
また、半導体パッケージ100は一括してハンダリフローが可能であるため、他の部品14とともに半導体パッケージ100を同時にマザーボード4へ搭載することができ、量産に適したものとできる。このように、本実施形態によれば、実装密度の高密度化、放熱性の向上、及び、簡単な組付性を実現可能なパッケージ構造を提供することができる。
【0034】
また、本実施形態によれば、半導体チップ2とマザーボード4との間の配線基板としては、安価なプリント基板やセラミック基板よりなるインターポーザ1が使用されている。そのため、高価なフレキシブル配線基板を用いる場合に比べて、パッケージにかかるコスト(パッケージ費)を抑えることも可能である。更に、もし、フレキシブル配線基板を用いた場合、パッケージを一括してハンダリフローすることができないため、組付性に劣る。
【0035】
ここで、本実施形態の変形例を図2及び図3に示す。図2に示す第1の変形例としての半導体パッケージ200では、インターポーザ1の一側の主表面側と同様に、他側の主表面にも半導体チップ2及びヒートシンク3を設けたものである。この半導体パッケージ200によれば、上記図1に示した半導体パッケージ100と同様の作用効果を奏するとともに、さらに実装密度を向上させることができる。
【0036】
図3に示す第2の変形例としての半導体パッケージ300は、上記図2に示す半導体パッケージ200よりも、更に実装密度を高めた例である。図3中、中央に位置するヒートシンク3は、略U字状に折り曲げられた板材であってU字の底部にてマザーボード4の一面4aにハンダ付けされるものを用い、U字の内周面にて放熱面積を稼ぐことのできる構成となっている。本例を用いれば、多数の半導体チップ2を高密度にかつ高放熱で実装することが可能である。
【0037】
(他の実施形態)
なお、上記実施形態では、ヒートシンク3と半導体チップ2との間にも、放熱材13を介在させて、より放熱性の高いパッケージ構造を実現しているが、ヒートシンク3と半導体チップ2との間で十分に熱的接触が確保できるならば、これら両部材2、3の間に放熱材13を介在させなくても良い。
【0038】
また、インターポーザ1は、半導体チップ2とマザーボード4との信号経路を確保できるように構成されていれば良く、上記各図に示した構造に限定されるものではない。また、図示しないが、アルミや銅等の熱伝導性に優れた冷却部材を、ヒートシンク3に熱的に接触させるように設ければ、更に放熱性を良好なものとすることができる。
【0039】
また、インターポーザ1と半導体チップ2との電気的接続は、バンプ9ではなく、アルミや金等のワイヤボンディングで行っても良い。図4に、インターポーザ1と半導体チップ2とをワイヤボンディングにより電気的に接続した半導体パッケージ400の概略断面構成を示す。
【0040】
図4においては、半導体チップ2の他側の主表面とインターポーザ1の電極パッド5とが、ワイヤ15により結線され電気的に接続されている。そして、チップコート材16は、半導体チップ2の他側の主表面まで回り込むように形成され、ワイヤ15を被覆保護している。また、ヒートシンク3及び放熱材13は、ワイヤボンディング部以外の部位に接合されている。この半導体パッケージ400においても、上記実施形態と同様の効果を有する半導体パッケージが提供される。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体パッケージを示す概略断面図である。
【図2】上記実施形態の第1の変形例を示す概略断面図である。
【図3】上記実施形態の第2の変形例を示す概略断面図である。
【図4】インターポーザと半導体チップとをワイヤボンディングにより電気的に接続した半導体パッケージを示す概略断面図である。
【図5】従来の一般的な半導体パッケージの概略断面図である。
【符号の説明】
1…インターポーザ、2…半導体チップ、3…ヒートシンク、
4…マザーボード、11、13…放熱材。
Claims (3)
- マザーボード(4)の一面に搭載される半導体パッケージであって、
その端部がハンダ付けにより前記マザーボードの一面と電気的に接続されて、前記マザーボードの一面から外方へ延びるように配置される板状のインターポーザ(1)と、
その端面が前記マザーボードの一面と対向するように前記マザーボードの一面に対して立った状態で配置され、前記インターポーザと電気的に接続されるとともに、その一側の主表面が放熱材(11)を介して前記インターポーザと熱的に接続された半導体チップ(2)と、
前記マザーボードの一面にハンダ付けされて前記マザーボードの一面から外方へ延びるように配置されるとともに、前記半導体チップの他側の主表面と熱的に接続されたヒートシンク(3)とを備えることを特徴とする半導体パッケージ。 - マザーボード(4)の一面に搭載される半導体パッケージであって、
半導体チップ(2)の一側の主表面にインターポーザ(1)を接合し、前記半導体チップの他側の主表面にヒートシンク(3)を接合することにより、前記半導体チップを前記インターポーザ及び前記ヒートシンクで挟んでなる積層体が構成され、
この積層体は、前記半導体チップの端面を前記マザーボードの一面に対向させた状態で前記半導体チップが前記マザーボードの一面に対して立設されるように、前記マザーボードの一面に搭載されており、
前記半導体チップは、前記インターポーザと電気的に接続されるとともに、その一側の主表面が放熱材(11)を介して前記インターポーザと熱的に接続されており、
前記インターポーザ及び前記ヒートシンクは、前記マザーボードの一面とハンダ付けにより接続可能となっていることを特徴とする半導体パッケージ。 - 前記ヒートシンク(3)と前記半導体チップ(2)との間は、放熱材(13)を介して熱的に接続されていることを特徴とする請求項1または2に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000172111A JP3965867B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000172111A JP3965867B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001352002A JP2001352002A (ja) | 2001-12-21 |
JP3965867B2 true JP3965867B2 (ja) | 2007-08-29 |
Family
ID=18674560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000172111A Expired - Fee Related JP3965867B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3965867B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160081179A1 (en) * | 2013-04-05 | 2016-03-17 | Stmicroelectronics S.R.L. | Manufacturing of a heat sink by wave soldering |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110010600B (zh) * | 2018-12-31 | 2020-12-29 | 浙江臻镭科技股份有限公司 | 一种竖立放置射频芯片模组的互联结构及其制作方法 |
-
2000
- 2000-06-08 JP JP2000172111A patent/JP3965867B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160081179A1 (en) * | 2013-04-05 | 2016-03-17 | Stmicroelectronics S.R.L. | Manufacturing of a heat sink by wave soldering |
US9615444B2 (en) * | 2013-04-05 | 2017-04-04 | Stmicroelectronics S.R.L. | Manufacturing of a heat sink by wave soldering |
Also Published As
Publication number | Publication date |
---|---|
JP2001352002A (ja) | 2001-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3890947B2 (ja) | 高周波半導体装置 | |
JP3549294B2 (ja) | 半導体装置及びその実装構造 | |
US6137164A (en) | Thin stacked integrated circuit device | |
KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
JPH0917919A (ja) | 半導体装置 | |
JPH07169872A (ja) | 半導体装置及びその製造方法 | |
JP2013077691A (ja) | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 | |
JPH06260532A (ja) | フリップチップの接続構造 | |
KR20060101340A (ko) | 적층형 반도체 장치 | |
EP1571706A1 (en) | Electronic device | |
JP2005005629A (ja) | 電子装置 | |
JP3569585B2 (ja) | 半導体装置 | |
JP3965867B2 (ja) | 半導体パッケージ | |
JP3549316B2 (ja) | 配線基板 | |
JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
JP2002057238A (ja) | 集積回路パッケージ | |
JP3024596B2 (ja) | フィルムキャリアテープを用いたbga型半導体装置 | |
JP2004119882A (ja) | 半導体装置 | |
JPH0897336A (ja) | 半導体装置 | |
JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
JPH10256413A (ja) | 半導体パッケージ | |
JP2001267460A (ja) | 半導体装置 | |
TWI793319B (zh) | 封裝結構 | |
JP2003258197A (ja) | 半導体装置 | |
JPH11204565A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140608 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |