JP2611671B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2611671B2
JP2611671B2 JP6193757A JP19375794A JP2611671B2 JP 2611671 B2 JP2611671 B2 JP 2611671B2 JP 6193757 A JP6193757 A JP 6193757A JP 19375794 A JP19375794 A JP 19375794A JP 2611671 B2 JP2611671 B2 JP 2611671B2
Authority
JP
Japan
Prior art keywords
chip
substrate
heat
semiconductor device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6193757A
Other languages
English (en)
Other versions
JPH0846134A (ja
Inventor
庸夫 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6193757A priority Critical patent/JP2611671B2/ja
Priority to EP95111789A priority patent/EP0694968A3/en
Priority to CA002154719A priority patent/CA2154719A1/en
Publication of JPH0846134A publication Critical patent/JPH0846134A/ja
Application granted granted Critical
Publication of JP2611671B2 publication Critical patent/JP2611671B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
複数の半導体素子を１つの配線基板上に実装するマルチ
チップモジュール方式の半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置の配線遅延の縮小によ
る高速動作が要求される分野や、半導体装置の小型、軽
量化による集積度の向上の要求に伴って、１つの配線基
板上に複数の半導体素子（以下、チップと称する）を実
装する半導体装置、即ちマルチチップモジュール（以
下、ＭＣＭと称する）技術が注目を集めている。このよ
うなＭＣＭの１つの例として、特開平５−１３６３２３
号公報に記載されている技術がある。この例では、図６
に示すように、１つの基板３０１の両面に複数のチップ
３０２を搭載し、リードフレーム３０３と各チップ３０
２とをボンディングワイヤ３０４で電気的に接続する。
そして、この構体を外部環境からの保護のために樹脂等
のパッケージ３０５で封入する。これにより、同一面積
内に２つのチップを実装することができ、２倍の集積度
を実現することができる。
【０００３】ところで、チップの動作はその接合温度に
依存しているため、例えばＣＭＯＳトランジスタの場
合、接合温度が上昇するとそのスイッチ動作の速度が遅
くなることが知られている。通常の半導体装置では、そ
の動作速度を保証するために接合温度を制限しており、
そのために半導体装置の使用温度の制限を行っている。
【０００４】しかしながら、前記した従来のＭＣＭで
は、一方の面に搭載したチップで発生した熱が支持板を
介して他方の面に搭載したチップに伝達されると、この
チップの接合温度が上昇され、チップの動作速度を保証
することができなくなる。或いは動作保証ができなくな
る場合がある。例えば、マイクロプロセッサとキャッシ
ュメモリを搭載するＭＣＭでは、マイクロプロセッサは
通常非常に多くの電力を消費し、その分発熱量が多くな
っている。これに対してキャッシュメモリは高速動作さ
せる必要があるため、スタティックメモリが使用される
が、スタティックメモリはマイクロプロセッサに比較す
ると発熱量は少ないが接合温度の上昇に伴ってその動作
速度が低下され、キャッシュメモリとして機能しなくな
り、ＭＣＭとして動作しなくなる場合がある。
【０００５】このようなＭＣＭの問題点を回避するた
め、特開昭５９−６５４５７号公報では、放熱構造を施
したＭＣＭが提案されている。ここでは、図７に示すよ
うに、配線基板４０１上に複数のチップ４０２をバンプ
４０３により搭載し、かつチップ４０２の上面には接着
剤４０４によりヒートシンク４０５を接着して両者を熱
結合させている。このＭＣＭの構造では、各チップ４０
２が発生する熱は接着剤４０４を通してヒートシンク４
０５に伝達され、そこから空気中へと放熱されることに
なる。
【０００６】また、他の例として、特開昭６１−４７６
５３号公報では、ＭＣＭに実装されたチップを封入する
ためのキャップをチップに接触させて放熱を行ってい
る。図８に示すように、配線基板５０１に複数のチップ
５０２をバンプ５０３により搭載し、かつその上に所定
形状に整形したキャップ５０４を被せ、チップ５０２の
上面とキャップ５０４とを接触させることでチップ５０
２の熱をキャップ５０４を介して放熱させている。
【０００７】
【発明が解決しようとする課題】このような従来の放熱
構造において、前者のヒートシンクを用いる構成では、
ＭＣＭ全体の発熱を接合温度の許容範囲内になるように
放熱効果が十分大きなヒートシンク等の放熱手段を採用
すると、放熱構造が大型化し、ＭＣＭが大型化するとい
う問題が生じる。また、この構成ではヒートシンクに対
向するようにチップを搭載しなければならないため、配
線基板の両面にチップを搭載する図 のような構成を採
用することができず、ＭＣＭの集積度を高めることが難
しいという問題がある。
【０００８】また、後者のキャップを用いる構成では、
前者に比較すると、チップと放熱装置間に接着剤が介在
されないため、より効率的な放熱が可能となる。しか
し、この場合熱抵抗を十分小さくするためには、チップ
とキャップとの密着性が重要になり、そのために特殊な
形状に整形したキャップが必要とされるため、組み立て
が困難になるという問題がある。また、前者のものと同
様にキャップに対向するようにチップを搭載しなければ
ならないため、配線基板の両面にチップを搭載してその
集積度を高めることが難しいという問題がある。
【０００９】
【発明の目的】本発明の目的は、ＭＣＭを大型化するこ
となく放熱効果を高め、これによりＭＣＭの高集積化を
実現することが可能な半導体装置を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
実装用基板に実装される基板の表面と裏面のそれぞれに
チップを搭載し、かつ表面のチップと裏面のチップのそ
れぞれに互いに分離されかつ前記実装基板とは独立した
個別の放熱構造を設けた構成とする。
【００１１】また、本発明の半導体装置は、基板の表面
と裏面のそれぞれにチップを搭載し、かつ表面のチップ
と裏面のチップのそれぞれには基板との間に断熱構造を
配設しており、この断熱構造は前記基板の表面または裏
面の半導体素子の直下に形成された凹部、または半導体
素子と基板との間に介挿された断熱材で構成される。
【００１２】更に、本発明の半導体装置は、実装用基板
に実装される基板の表面と裏面のそれぞれにチップを搭
載し、かつ表面のチップと裏面のチップのそれぞれに互
いに分離されかつ前記実装基板とは独立した個別の放熱
構造を設け、かつ各チップのそれぞれには基板との間に
断熱構造を配設しており、この断熱構造は前記基板の表
面または裏面の半導体素子の直下に形成された凹部、ま
たは半導体素子と基板との間に介挿された断熱材で構成
される。
【００１３】
【作用】基板の両面に設けたチップはそれぞれ個別の放
熱構造により放熱されるため、或いは各面のチップで発
生した熱は断熱構造により基板への伝達が防止されるた
め、各面のチップが相互に熱の影響をおよぼすことはな
く、両面搭載チップによる熱の問題を解消し、半導体装
置の高集積化を可能とする。
【００１４】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明をＭＣＭに適用した実施例の断面図
である。パッケージ基板１０１はセラミック等で形成さ
れ、その周辺部には複数本のリード１０２が突出形成さ
れており、このリード１０２に電気接続される図外の配
線がパッケージ基板１０１の表面の複数箇所に露呈され
ている。また、前記パッケージ基板１０１にはその表面
の一部、ここではパッケージ基板１０１の略中央位置の
表面に凹部１０３が形成され、かつこの凹部１０３内に
貫通穴１０４が開設されている。そして、この凹部１０
３内には消費電力の高い大パワーチップ１０５が搭載さ
れる。また、このパッケージ基板１０１の裏面側には前
記貫通穴１０４内に臨むようにヒートシンク１０６が固
定されており、このヒートシンク１０６は貫通穴１０４
を通して前記大パワーチップ１０５の下面に接触された
状態とされる。
【００１５】また、前記大パワーチップ１０５を含む前
記パッケージ基板１０１の表面上には多層配線構造をし
た配線基板１０７が配設され、この配線基板１０７の下
面に露呈される図外の電極が前記パッケージ基板１０１
に露呈されている配線と電気的に接続された状態で配線
基板１０７は導電性接着剤等によりパッケージ基板１０
１に固定されている。この配線基板１０７の表面上には
複数個の消費電力の低い小パワーチップ１０８が搭載さ
れており、この小パワーチップ１０８を配線基板１０７
に搭載するための構造として、ここではＴＡＢテープ１
０９が利用され、このＴＡＢテープ１０９によりチップ
１０８は機械的及び電気的に配線基板１０７に接続が行
なわれる。
【００１６】そして、前記配線基板１０７及び小パワー
チップ１０８を覆うようにキャップ１１０が被せられて
おり、その周辺部が前記パッケージ基板１０１の表面に
接着されて前記配線基板１０７と小パワーチップ１０８
とを封止している。この場合、小パワーチップ１０８の
上面は熱伝導性の高い接着剤１１１によりキャップ１１
０の内面に接着されている。
【００１７】図２は図１のＭＣＭの製造工程を工程順に
示す断面図である。先ず、図２（ａ）のように、略中央
位置に凹部１０３と貫通穴１０４が開設され、周辺部に
リード１０２が配設されているパッケージ基板１０１に
ヒートシンク１０６がマウントされ、かつこのヒートシ
ンク１０６上の前記凹部１０３内に大パワーチップ１０
５を熱伝導性の高い接着剤によりマウントする。
【００１８】次いで、図２（ｂ）のように、前記パッケ
ージ基板１０１上に配線基板１０７をのせ、その下面に
露呈されている電極（図示せず）をパッケージ基板１０
１の表面に露呈されている配線（図示せず）に接続され
るようにして導電性接着剤により配線基板１０７を半導
体基板基板１０１上に搭載する。なお、ここでは配線基
板１０７は多層配線基板として予め一括形成している
が、薄膜積層技術を用いて順次積層接続する方法も採用
できる。
【００１９】次に、図２（ｃ）のように、ＴＡＢテープ
１０９を接続した複数の小パワーチップ１０８を配線基
板１０７上に接続する。しかる上で、図２（ｄ）のよう
に、小パワーチップ１０８の上面に熱伝導性の高い接着
剤１１１をのせ、キャップ１１０をパッケージ基板１０
１上に被せる。チップ１０８はこの接着剤１１１により
キャップ１１０に接着され、かつ熱的に結合される。
【００２０】この構成によれば、大パワーチップ１０５
で発生された熱はヒートシンク１０６を介して放熱され
る。この場合、熱の一部は配線基板１０７に向けて伝達
されるが、その殆どはヒートシンク１０６により放熱さ
れるため、配線基板１０７に向けて伝達される熱は僅か
なものとなる。一方、複数の小パワーチップ１０８で発
生された熱は、熱伝導性の高い接着剤１１１を介してキ
ャップ１１０に伝達され、キャップ１１０の表面から放
熱される。このとき、小パワーチップ１０８はＴＡＢテ
ープ１０９により配線基板１０７に搭載されているた
め、チップ１０８が配線基板１０７に直接接触されるこ
とはなく、チップ１０８で発生した熱が配線基板１０７
に伝達されることは極めて少なくなる。
【００２１】これにより、大パワーチップ１０５で発生
した熱が小パワーチップ１０８に影響することは殆どな
く、またその逆に小パワーチップ１０８で発生した熱が
大パワーチップ１０５に影響することも殆どなく、これ
により特に大パワーチップ１０５におけるヒートシンク
１０６を大型化する必要がなくなり、ＭＣＭの小型化及
び高集積化が可能となる。
【００２２】ここで、小パワーチップ１０８の上面には
接着剤１１１を設けなくとも、ＴＡＢテープ１０９が有
する弾性力によってチップ１０８の上面をキャップ１１
０の内面に弾接させて熱の伝達を行わせることもでき
る。この場合には、接着剤１１１が存在しない分、チッ
プ１０８からキャップ１１０までの熱抵抗を低減し、放
熱効果を高めることができる。
【００２３】なお、図３は図１のＭＣＭをプリント基板
に実装した状態の断面図であり、パッケージ基板１０１
のリード１０２を利用してプリント基板１１２に電気接
続を行っている。この例ではＭＣＭのキャップ１１０側
をプリント基板側１１２に配設し、プリント基板１１２
に開設した窓１１３を通してキャップ１１０にヒートシ
ンク１１４を接続している。これにより、キャップ１１
０からの放熱効果を更に高めることが可能となる。ま
た、プリント基板１１２にはその両面にそれぞれ個別チ
ップ１１５が搭載されている状態も示されている。
【００２４】図４は本発明の第２実施例の断面図であ
る。配線基板２０１の表面には複数箇所に凹部２０２が
形成され、これらの凹部２０２を跨ぐように小パワーチ
ップ２０３がそれぞれ搭載され、バンプ２０４を用いた
フリップチップ法により配線基板２０１に機械的及び電
気的に接続されている。この場合、各チップ２０３で
は、図５（ａ）及び（ｂ）に底面図と正面図を示すよう
に、チップ２０３の各電極２０５に対応するバンプ２０
４はチップ２０３の両側に沿った領域に１列又は２列に
設けられており、このパンプ２０４に対してチップの各
電極２０５が導体配線２０６により接続されている。し
たがって、チップ２０３を配線基板２０１に搭載したと
きには、バンプ２０４が存在していなチップの辺領域で
はチップ２０３の下面と配線基板２０１との間に隙間が
形成されることになり、前記凹部２０２はこの隙間を通
して外部に連通されることになる。
【００２５】また、配線基板２０１の裏面には断熱材２
０７を介して大パワーチップ２０８が搭載されており、
かつこの大パワーチップ２０８はＴＡＢテープ２０９を
利用して配線基板２０１に機械的及び電気的に接続され
ている。そして、前記小パワーチップ２０３では、バン
プ２０４が存在するチップ辺部のみを被覆するように樹
脂２１０が注入され、また、大パワーチップ２０８では
ＴＡＢテープ２０９部を被覆するように樹脂２１１が注
入されている。なお、図４ではヒートシンクやキャップ
の図示は省略しているが、例えば第１実施例の構成と同
様に、大パワーチップにはヒートシンクを接触させるよ
うに配置し、小パワーチップにはキャップを接触させる
ように設ける構成とする。
【００２６】したがって、この第２実施例においては、
大パワーチップ２０８で発生した熱は図外のヒートシン
クによって放熱されるが、その一方で発生した熱は断熱
材２０７によって遮熱されるため配線基板２０１側、即
ち小パワーチップ２０３側に伝達されることはなく、小
パワーチップ２０３に影響を与えることはない。また、
小パワーチップ２０３において発生した熱は図外のキャ
ップ等により放熱されるが、その一方で発生した熱は配
線基板２０１に設けた凹部２０２により小パワーチップ
２０３の底面との間に画成される空間が断熱層として機
能し、配線基板２０１側への伝達が抑制される。このと
き、凹部２０２はバンプ２０４を設けていないチップ辺
部において外部に連通されるため、空気流によって放熱
効果を高めることが可能となる。
【００２７】ここで、大パワーチップ２０８に設けた断
熱材２０７の代わりに小パワーチップ２０３側に設けた
凹部２０２による空間を利用する構成としてもよい。或
いは、逆に小パワーチップ２０３においては凹部２０２
による空間の代わりに断熱材を介在させてもよい。ま
た、第２実施例においては、配線基板の両面の各チップ
に対してヒートシンクやキャップを設けなくとも十分な
放熱効果が得られるものであれば、これらのヒートシン
クやキャップを設ける必要はない。この場合でも、配線
基板の両面の各チップ間に設けられる断熱構造によって
チップ相互の熱の影響を防止することができ、高集積な
ＭＣＭの構築が可能となる。
【００２８】
【発明の効果】以上説明したように本発明は、基板の表
面と裏面のそれぞれに搭載したチップのそれぞれに、互
いに分離され、かつ実装用基板とは独立した個別の放熱
構造を設けているので、各面のチップはそれぞれ個別の
放熱構造により放熱されることになり、各面のチップが
相互に熱の影響をおよぼすことはなく、特に実装用基板
を介して熱の影響をおよぼしあうこともなく、両面搭載
チップによる熱の問題を解消し、半導体装置の高集積化
を実現することができる。
【００２９】また、本発明の半導体装置は、基板の表面
と裏面のそれぞれに搭載したチップと基板との間に、基
板の表面に設けた凹部や基板表面に設けた断熱材からな
る断熱構造を配設しているので、各面のチップで発生し
た熱は断熱構造により基板への伝達が防止されることに
なり、各面のチップが相互に熱の影響をおよぼすことは
なく、両面搭載チップによる熱の問題を解消し、半導体
装置の高集積化を実現することができる。
【００３０】更に、本発明の半導体装置は、基板の表面
と裏面のそれぞれに搭載したチップのそれぞれに、互い
に分離されかつ実装用基板とは独立した個別の放熱構造
を設け、かつ各チップと基板との間に、基板の表面に設
けた凹部や基板表面に設けた断熱材からなる断熱構造を
配設しているので、各面のチップはそれぞれ個別の放熱
構造により放熱され、かつ各面のチップで発生した熱は
断熱構造により基板への伝達が防止されることになり、
各面のチップが相互に熱の影響をおよぼすことはなく、
両面搭載チップによる熱の問題を解消し、半導体装置の
高集積化を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１実施例の断面図であ
る。
【図２】図１の半導体装置の製造方法を工程順に示す断
面図である。
【図３】図１の半導体装置をプリント基板に実装した状
態の断面図である。
【図４】本発明の半導体装置の第２実施例の断面図であ
る。
【図５】第２実施例において実装されるチップの底面図
と正面図である。
【図６】従来の半導体装置の一例の断面図である。
【図７】従来の半導体装置の改良された一例の断面図で
ある。
【図８】従来の半導体装置の改良された他の例の断面図
である。
【符号の説明】
１０１ パッケージ基板 １０２ リード １０５ 大パワーチップ １０６ ヒートシンク １０７ 配線基板 １０８ 小パワーチップ １０９ ＴＡＢテープ １１０ キャップ ２０１ 配線基板 ２０２ 凹部 ２０３ 小パワーチップ ２０７ 断熱材 ２０８ 大パワーチップ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 実装用基板に実装される基板の表面と裏
    面のそれぞれに半導体素子を搭載し、かつ表面の半導体
    素子と裏面の半導体素子のそれぞれに互いに分離されか
    つ前記実装基板とは独立した個別の放熱構造を設けたこ
    とを特徴とする半導体装置。
  2. 【請求項２】 基板の表面と裏面のそれぞれに半導体素
    子を搭載し、かつ表面の半導体素子と裏面の半導体素子
    のそれぞれには基板との間に断熱構造を配設しており、
    この断熱構造は前記基板の表面または裏面の半導体素子
    の直下に形成された凹部、または半導体素子と基板との
    間に介挿された断熱材で構成されることを特徴とする半
    導体装置。
  3. 【請求項３】 実装用基板に実装される基板の表面と裏
    面のそれぞれに半導体素子を搭載し、かつ表面の半導体
    素子と裏面の半導体素子のそれぞれに互いに分離されか
    つ前記実装基板とは独立した個別の放熱構造を設け、か
    つ各半導体素子のそれぞれには基板との間に断熱構造を
    配設しており、この断熱構造は前記基板の表面または裏
    面の半導体素子の直下に形成された凹部、または半導体
    素子と基板との間に介挿された断熱材で構成されること
    を特徴とする半導体装置。
JP6193757A 1994-07-26 1994-07-26 半導体装置 Expired - Lifetime JP2611671B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6193757A JP2611671B2 (ja) 1994-07-26 1994-07-26 半導体装置
EP95111789A EP0694968A3 (en) 1994-07-26 1995-07-26 Semiconductor multichip device
CA002154719A CA2154719A1 (en) 1994-07-26 1995-07-26 Multi-chip module semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6193757A JP2611671B2 (ja) 1994-07-26 1994-07-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH0846134A JPH0846134A (ja) 1996-02-16
JP2611671B2 true JP2611671B2 (ja) 1997-05-21

Family

ID=16313311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6193757A Expired - Lifetime JP2611671B2 (ja) 1994-07-26 1994-07-26 半導体装置

Country Status (3)

Country Link
EP (1) EP0694968A3 (ja)
JP (1) JP2611671B2 (ja)
CA (1) CA2154719A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449893B2 (en) 2009-07-14 2016-09-20 Denso Corporation Semiconductor module
KR20200070958A (ko) * 2018-12-10 2020-06-18 주식회사 코스텍시스 반도체 디바이스 패키지

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP2000133765A (ja) * 1998-10-23 2000-05-12 Sony Corp 高周波集積回路装置
KR100351925B1 (ko) * 2000-10-25 2002-09-12 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
JP5034143B2 (ja) * 2001-04-27 2012-09-26 パナソニック株式会社 パワー変換装置
US7215022B2 (en) 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
KR100809701B1 (ko) 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
JP5898906B2 (ja) * 2011-10-06 2016-04-06 新電元工業株式会社 半導体素子の電気接続構造
CN103117275B (zh) 2013-01-31 2015-08-19 华为技术有限公司 一种芯片封装结构及芯片封装方法
CN117784325A (zh) * 2022-09-20 2024-03-29 华为技术有限公司 光收发模块及通信设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965457A (ja) 1982-10-05 1984-04-13 Mitsubishi Electric Corp 半導体装置
JPS6147653A (ja) 1984-08-13 1986-03-08 Hitachi Ltd 半導体装置
US4774632A (en) * 1987-07-06 1988-09-27 General Electric Company Hybrid integrated circuit chip package
DE4015788C2 (de) * 1990-05-16 1994-06-23 Siemens Nixdorf Inf Syst Baugruppe
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JPH05136323A (ja) 1991-11-13 1993-06-01 Nec Corp 集積回路装置
JPH06125037A (ja) * 1992-04-07 1994-05-06 Megachitsupusu:Kk 半導体装置
JPH06188361A (ja) * 1992-05-11 1994-07-08 Nec Corp マルチチップモジュール基板
JP3521931B2 (ja) * 1993-06-02 2004-04-26 セイコーエプソン株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449893B2 (en) 2009-07-14 2016-09-20 Denso Corporation Semiconductor module
KR20200070958A (ko) * 2018-12-10 2020-06-18 주식회사 코스텍시스 반도체 디바이스 패키지
KR102218766B1 (ko) * 2018-12-10 2021-02-22 주식회사 코스텍시스 반도체 디바이스 패키지

Also Published As

Publication number Publication date
JPH0846134A (ja) 1996-02-16
EP0694968A2 (en) 1996-01-31
CA2154719A1 (en) 1996-01-27
EP0694968A3 (en) 1996-09-11

Similar Documents

Publication Publication Date Title
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US5455457A (en) Package for semiconductor elements having thermal dissipation means
JP2636777B2 (ja) マイクロプロセッサ用半導体モジュール
JPH06252285A (ja) 回路基板
JPH0955459A (ja) 半導体装置
JPH0383368A (ja) 半導体装置
JP2611671B2 (ja) 半導体装置
US20030011053A1 (en) Semiconductor device
JP2781329B2 (ja) 半導体パワーモジュールおよびその製造方法
JPH01117049A (ja) 集積回路素子冷却装置
JP3764214B2 (ja) プリント回路基板およびこれを備えた電子機器
JP2001358259A (ja) 半導体パッケージ
JP3378174B2 (ja) 高発熱素子の放熱構造
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JPH02278856A (ja) 半導体集積回路装置
JPH05206320A (ja) マルチチップモジュール
JPS63190363A (ja) パワ−パツケ−ジ
JPH0897336A (ja) 半導体装置
JP2003298009A (ja) パワーモジュール及びそれを用いた電力変換装置
JP3460930B2 (ja) 電子回路パッケージ
JPH0878616A (ja) マルチチップ・モジュール
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール
JPS6217871B2 (ja)
JPH06104309A (ja) 半導体装置
JP2001237366A (ja) 半導体装置