JPH05326621A - Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は半導体装置の高集積化に適したＴＡＢ
フィルムとそのＴＡＢフィルムを用いた半導体装置を提
供することを目的とする。 【構成】第一パッド２及び第二パッド３の二列配置の半
導体チップ１を二層構造のインナ−リ−ドを有するＴＡ
Ｂフィルムにより実装する。第一インナ−リ−ド５と第
二インナ−リ−ド６は絶縁されかつ重なる部分を有して
おり、第二インナリ−ド６はインナリ−ド終端以前にス
ル−ホ−ル７構造等の手法により第一インナ−リ−ド５
と同層に変換されている。第一インナ−リ−ド５は第一
パッド２に、第二インナ−リ−ド６は第二パッド３にそ
れぞれ接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体チップの実装技術
に係わり、特にＴＡＢ（Tape Automated Bon-ding ）を
用いた半導体チップの実装に関するものである。

【０００２】

【従来の技術】半導体装置の高集積化、高機能化に伴い
半導体装置パッケ−ジの多ピン化は必須なものである。
しかし、半導体チップに設けられるパッドとリ−ドをワ
イヤボンディングによる接続方法を用いたプラスチック
パッケ−ジでは、パッドピッチ、ワイヤ−長の兼ね合い
から限界の状況にある。そこで、ＬＣＤ（Liquid Cryst
alDisplay ）ドライバ用及びＡＳＩＣ用の多ピン化に対
応できるパッケ−ジとしてＴＣＰ（テ−プキャリアパッ
ケ−ジ）がある。

【０００３】従来技術によるＴＡＢ実装を示す。図４は
半導体チップを従来のＴＡＢフィルムによる実装を示す
平面図である。ＴＡＢフィルムは、フィルム２１を送る
ためのスプロケット孔２２がフィルム２１の左右端にあ
り、デバイス孔２３及びアウタ−リ−ド孔２４が設けら
れており、また、インナ−リ−ド２５及びアウタ−リ−
ド２６はフィルム２１に接着されており、アウタ−リ−
ド２６はテストパッド２７と接続している。半導体チッ
プ２８には一辺に対して一列のパッド配置がされてい
る。

【０００４】次に、図５に半導体チップ２８とインナ−
リ−ド２５が接続される状態を詳細に示す。半導体チッ
プ２８に設けられているパッド２９にバンプ３０を立
て、インナ−リ−ド２５と熱圧着して接続する。インナ
−リ−ド２５及びアウタ−リ−ド２６は接着剤３１を介
してフィルム２１接着されている（同図（ａ））。一つ
のパッド２９に対して一つのインナ−リ−ド２５が接続
されており、このようにＴＡＢ実装された際のパッドピ
ッチをａ（同図（ｂ））とすると、現状の実用的技術で
は限界パッドピッチはａ＝８０μｍである。

【０００５】しかしながら、半導体チップの内部素子の
微細化の進行が速いため、半導体チップの大きさは、パ
ッドの数とパッドピッチ、即ち、実装技術により決定す
る。つまり、半導体チップの内部素子が微細化するにも
係わらず、デッドスペ−スの広い半導体チップとなって
しまう場合が多く見られる。

【０００６】

【発明が解決しようとする課題】上述のように、半導体
チップを小型化する場合に、実装技術が要因となり難し
い。即ち、パッドピッチの縮小化は限界であるため、半
導体チップを小型化するには半導体チップの一辺に対し
垂直にパッドを２列配置とすればよいが、ワイヤボンデ
ィングによる実装技術及び従来のＴＡＢ実装方法では、
一辺に対し２列配置されたパッドを有する半導体チップ
を実装することができない。それ故に、本発明は半導体
チップの高集積化に適したＴＡＢフィルムとそのＴＡＢ
を用いた半導体装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】半導体チップに形成され
るパッドは、辺方向に２列かつ辺と垂直方向に重なるよ
うに配置されている。該半導体チップを実装するための
ＴＡＢフィルムは、インナ−リ−ドの構造を２層構造と
する。該インナ−リ−ドの上層と下層は層間材を介し絶
縁されており、上層のインナ−リ−ドは、半導体チップ
方向からみてインナ−リ−ド終端以前に、言い換えれば
デバイス孔とアウタ−リ−ド孔の間のＴＡＢフィルムに
接着されているインナ−リ−ドにおいて、スル−ホ−ル
構造等により下層のインナ−リ−ドと同じ面上に変換さ
れるように形成される。

【０００８】パッドと接続するインナ−リ−ドの先端付
近の形状は、半導体チップの辺端側のパッドと接続する
下層のインナ−リ−ドより半導体チップの中心側のパッ
ドと接続する上層のインナ−リ−ドを突出するように形
成する。このような形状のインナ−リ−ドを半導体チッ
プに接続する場合、パッドにバンプを立てる際に、辺端
側のパッドより中心側のパッドに形成されるバンプが高
くなるようにする。

【０００９】別のインナ−リ−ドの形状として、上層の
インナ−リ−ドの先端が下層のインナ−リ−ドの先端と
同一面にある。このような形状のインナ−リ−ドを半導
体チップに接続する場合、パッドにバンプを形成する際
に、辺端側及び中心側のパッドに同じ高さのバンプを立
てる。

【００１０】

【作用】上記の構成において、インナ−リ−ドを２層構
造とすることにより、一辺と垂直方向に２列配置された
パッドを有する半導体チップをＴＡＢ実装することが可
能となる。インナ−リ−ドをパッドと接続するにも、従
来と同様に熱圧着等により接合可能である。従って、半
導体チップの小型化を図ることができる。

【００１１】

【実施例】以下、本発明による一実施例を図面を参照し
て、詳細に説明する。図１に示すように、半導体チップ
１上に形成されるパッドは、半導体チップ１の辺方向に
２列でありかつ各列毎に対応するパッドは各辺と垂直方
向に重なりあうように配置されている。これらの二列配
置のパッドのうち、辺端側の列のパッドを第一パッド
２、中心側の列のパッドを第二パッド３とする。このよ
うに配置されたパッドを有する半導体チップ１を二層構
造のインナ−リ−ドを有するＴＡＢフィルムにより実装
する。半導体チップ１とインナリ−ドとの接続を図２よ
り説明する。同図において、斜線部分はフィルム４に直
接接着されているインナ−リ−ドを示している。インナ
−リ−ドは第一パッド２と接続する第一インナ−リ−ド
５と第二パッドと接続する第二インナ−リ−ド６の二層
構造である。第一インナ−リ−ド５は第二インナ−リ−
ド６と重なる部分を有しており、第二インナリ−ド６は
インナリ−ド終端以前にスル−ホ−ル７構造等の手法に
より第一インナ−リ−ド５と同層に変換されている。

【００１２】次に、第一インナ−リ−ド及び第二インナ
−リ−ドと半導体チップ１上に設けられるパッドとの接
続を図２におけるＡ−Ａ断面を図３に示す。但し、アウ
タ−リ−ドまで含めた断面図である。第一インナ−リ−
ド５は第二インナ−リ−ド６と層間材８を介して絶縁さ
れている。第二インナ−リ−ド６はデバイス孔９とアウ
タ−リ−ド孔１０との間のフイルム４の領域上で、スル
−ホ−ル構造等の手法により第一インナ−リ−ド５と同
層に変換され、第二アウタ−リ−ド１１に続いている。
つまり第一インナ−リ−ド５から続く第一アウタ−リ−
ド（図示せず）と、第二アウタ−リ−ド１１は同一面上
に形成されている。また、第一インナ−リ−ド５、第二
のインナリ−ド６、第一アウタ−リ−ド及び第二アウタ
−リ−ド１１は接着剤１２を介してフィルム４と接着さ
れる。

【００１３】パッドと接続するインナ−リ−ドの先端付
近の形状は、同図（ａ）によれば、第一インナ−リ−ド
５と第二インナ−リ−ド６は同一面となるように形成さ
れている。第一パッド２及と第二パッド３に同一の高さ
のバンプ１３を各々立て、第一パッド２には第一インナ
−リ−ド５、第二パッド３には第二インナ−リ−ド６が
それぞれ熱圧着により接続される。

【００１４】また、同図（ｂ）によれば、第一インナ−
リ−ド５より第二インナ−リ−ド６の方が半導体チップ
１の中心側に長く形成され、同一面になることはない。
第一パッド２に立てられるバンプ１３よりも、第二パッ
ド３に立てられるバンプ１３の方が高くなるようにし、
それぞれ熱圧着により接続される。このような先端の形
状にすることにより、先端の形成を容易にすることがで
きる。

【００１５】いうまでもなく、二層構造のインナ−リ−
ドに限らず三層以上でもよく、より多層化することによ
り半導体チップの小型化に対応したてＡＢ実装された半
導体装置を提供することができる。

【００１６】

【発明の効果】本発明によると、例えば、パッドピッチ
８０μｍ（均一）、パッド数を３００（４辺配置）の半
導体チップを従来のＴＡＢフィルムにより実装すると、
半導体チップの一辺は６．０ｍｍ程度が限界であるが、
本発明の二層構造のインナ−リ−ドを有するＴＡＢフィ
ルムにより実装することにより、半導体チップの一辺を
３．１ｍｍ程度とすることができる。つまり、多層のイ
ンナ−リ−ドを有するＴＡＢフィルムにより実装するこ
とができるため、パッドピッチが限界にあるにもかかわ
らず、半導体チップに複数列のパッドを形成でき、パッ
ド数を増すことができる。従って、内部素子の微細化に
対応して半導体チップの小型化が可能となり、半導体チ
ップの集積度を飛躍的に向上させることができる。

【図面の簡単な説明】

【図１】複数列のパッドを有する半導体チップの平面図
である。

【図２】本発明による一実施例における半導体チップと
インナ−リ−ドの接続を表す平面図である。

【図３】図２中のＡ−Ａ断面において、インナ−リ−ド
の先端付近の形状の第一例（ａ）及び第二例（ｂ）を表
す断面図である。

【図４】従来のＴＡＢフィルム実装時の平面図である。

【図５】従来のＴＡＢフィルム実装時における半導体チ
ップとインナ−リ−ドとの接続を示す断面図（ａ）と平
面図（ｂ）である。

【符号の説明】

１…半導体チップ、２…第一パッド、３…第二パッド、
４…フィルム、５…第一インナ−リ−ド、６…第二イン
ナ−リ−ド、７…スル−ホ−ル、８…層間材、９…デバ
イス孔、１０…アウタ−リ−ド孔、１１…第二アウタ−
リ−ド、１２…接着剤、１３…バンプ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のインナ−リ−ド及びアウタ−リ−
   ドを有するフィルム基材を備え、互いに隣接する上記イ
   ンナ−リ−ドは、半導体チップのバンプと接続する近傍
   において絶縁物を介して重なる上層及び下層の二層構造
   を含むことを特徴とするＴＡＢフィルム。
2. 【請求項２】 上記インナ−リ−ドは上記フィルム基材
   に対し同一面に変換された一層構造を含むことを特徴と
   する請求項１記載のＴＡＢフィルム。
3. 【請求項３】 上記二層構造における上記インナ−リ−
   ドは、上層のインナ−リ−ドの先端が下層のインナ−リ
   −ドの先端を上記絶縁物を介し覆い、かつ上記上層のイ
   ンナ−リ−ドの先端と上記下層インナ−リ−ドの先端が
   上記フィルム基材に対し同一面となることを特徴とする
   請求項１記載のＴＡＢフィルム。
4. 【請求項４】 上記二層構造における上記インナ−リ−
   ドは、上層のインナ−リ−ドが下層のインナ−リ−ドよ
   り長く、かつ上記上層のインナ−リ−ドの先端と上記下
   層のインナ−リ−ドの先端が上記フィルム基材に対し異
   なる面であることを特徴とする請求項１記載のＴＡＢフ
   ィルム。
5. 【請求項５】 少なくとも対向する二辺に設けられ、辺
   端側及び中心側にそれぞれ配置され、少なくとも二列に
   配列されたバンプを有する半導体チップと、複数のイン
   ナ−リ−ド及びアウタ−リ−ドを有するフィルム基材を
   備え、上記インナ−リ−ドが上層及び下層の二層構造を
   含むＴＡＢフィルムとからなる半導体装置において、 上記辺端側のバンプは、上記下層のインナ−リ−ドと接
   続されると共に、 上記中心側のバンプは、上記上層のインナ−リ−ドと接
   続され、 しかも、上記辺端側のバンプの高さと上記中心側のバン
   プの高さとが同一であることを特徴とする半導体装置。
6. 【請求項６】 上記辺端側のバンプの高さより上記中心
   側のバンプの高さがと高いことを特徴とする請求項５記
   載の半導体装置。