JPH05298808A - デイスク制御装置 - Google Patents
デイスク制御装置Info
- Publication number
- JPH05298808A JPH05298808A JP12547592A JP12547592A JPH05298808A JP H05298808 A JPH05298808 A JP H05298808A JP 12547592 A JP12547592 A JP 12547592A JP 12547592 A JP12547592 A JP 12547592A JP H05298808 A JPH05298808 A JP H05298808A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- code
- command
- fdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 コマンド発行をFDCに代替させることによ
りCPUがFDDを制御するときのコマンド発行という
時間的制約を解消する。 【構成】 シーケンサ3−2はFDD5のトラックフォ
ーマットに対応する一連の動作状態をその先頭から順次
遷移させて各動作状態に応じた制御を逐次行わせる。バ
イトカウンタ3−5はデータリード/ライト時にそのバ
イト数をカウントする。カウントデータ発生部3−4は
一連の動作状態を区分する各状態区分に相当するバイト
数を発生し、カウンタ3−5のカウント値が発生バイト
数に到達する毎に次の状態に遷移させる。IDコード検
出部3−8はリード/ライト対象であるセクタのIDコ
ードとFDD5からのIDコードとを比較し、両者の一
致時にリード/ライト動作を指示し、不一致時にFDD
5から再度のIDコードの読み出しを指示する。
りCPUがFDDを制御するときのコマンド発行という
時間的制約を解消する。 【構成】 シーケンサ3−2はFDD5のトラックフォ
ーマットに対応する一連の動作状態をその先頭から順次
遷移させて各動作状態に応じた制御を逐次行わせる。バ
イトカウンタ3−5はデータリード/ライト時にそのバ
イト数をカウントする。カウントデータ発生部3−4は
一連の動作状態を区分する各状態区分に相当するバイト
数を発生し、カウンタ3−5のカウント値が発生バイト
数に到達する毎に次の状態に遷移させる。IDコード検
出部3−8はリード/ライト対象であるセクタのIDコ
ードとFDD5からのIDコードとを比較し、両者の一
致時にリード/ライト動作を指示し、不一致時にFDD
5から再度のIDコードの読み出しを指示する。
Description
【0001】
【産業上の利用分野】この発明は、中央演算処理装置
(CPU)からの転送命令に応答してフロッピーディス
ク装置(FDD)に対するデータの読み出し/書き込み
動作を直接的に制御するディスク制御装置(FDC)に
関する。
(CPU)からの転送命令に応答してフロッピーディス
ク装置(FDD)に対するデータの読み出し/書き込み
動作を直接的に制御するディスク制御装置(FDC)に
関する。
【0002】
【従来の技術】一般に、単密度記録方式に対応したディ
スク制御装置は、読み出し/書き込みデータの変換、シ
ンク(SYNC)検出や巡回冗長検出(CRC)などを
行い、FDDのトラックフォーマットに関する制御は、
CPUで行うようにしている。この場合、倍密度記録方
式に対応させると、データの転送速度が2倍となる為、
CPUの制御の処理スピードを速くする必要があった。
ところで、近年、CPUは複雑な制御をせず、命令を送
るだけでデータの書き込み/読み出しやFDDのトラッ
クフォーマットに関する制御をディスク制御装置で行わ
せるようにしたものが知られている。しかしながら、こ
の種のディスク制御装置はデータの書き込み/読み出し
の他に、FDDのトラックフォーマットに関する制御も
マイクロプログラムで行う為、回路構成が複雑化し、極
めて高価なものとなっていた。そこで、本出願人は先
に、ディスク装置のトラックフォーマットに関する制御
をマイクロプログラムで行わず、簡単なロジック回路の
みで実現するようにした技術(特願平3−47319
号、発明の名称 ディスク制御装置)を提案した。
スク制御装置は、読み出し/書き込みデータの変換、シ
ンク(SYNC)検出や巡回冗長検出(CRC)などを
行い、FDDのトラックフォーマットに関する制御は、
CPUで行うようにしている。この場合、倍密度記録方
式に対応させると、データの転送速度が2倍となる為、
CPUの制御の処理スピードを速くする必要があった。
ところで、近年、CPUは複雑な制御をせず、命令を送
るだけでデータの書き込み/読み出しやFDDのトラッ
クフォーマットに関する制御をディスク制御装置で行わ
せるようにしたものが知られている。しかしながら、こ
の種のディスク制御装置はデータの書き込み/読み出し
の他に、FDDのトラックフォーマットに関する制御も
マイクロプログラムで行う為、回路構成が複雑化し、極
めて高価なものとなっていた。そこで、本出願人は先
に、ディスク装置のトラックフォーマットに関する制御
をマイクロプログラムで行わず、簡単なロジック回路の
みで実現するようにした技術(特願平3−47319
号、発明の名称 ディスク制御装置)を提案した。
【0003】図2はこのディスク制御装置を示したブロ
ック構成図である。CPU1はCPUインターフェース
2を介してFDC3に接続され、またFDC3はFDD
インターフェース4を介してFDD5に接続されてい
る。ここで、FDC3は次の如く構成されている。コマ
ンドレジスタ3−1はCPU1からCPUインターフェ
ース2を介して送られて来たデータリードコマンドやデ
ータライトコマンドなどを一時記憶するもので、シーケ
ンサ3−2からのシーケンス終了信号によりコマンドレ
ジスタ3−1の内容はリセットされる。シーケンサ3−
2は各コマンドごとにシフトレジスタによって構成さ
れ、各シフトレジスタはFDD5のトラックフォーマッ
トに対応する一連の動作状態をその先頭から順次遷移さ
せて各動作状態に応じた制御を逐次行わせる為に、一連
の動作状態を管理する。そして、シーケンサ3−2は一
連の動作状態が順次遷移する毎に、各動作状態に対応す
るシーケンス信号を出力し、シーケンス制御部3−3、
カウントデータ発生部3−4に与える。なお、シーケン
サ3−2はコマンドレジスタ3−1にコマンドが記憶さ
れると動作を開始し、コマンドレジスタ3−1がリセッ
トされると動作を停止して初期状態となる。また、シー
ケンサ3−2はバイトカウンタ3−5からシーケンスク
ロック信号が送られて来る毎に、動作状態が順次遷移
し、またリード処理部3−6からのSYNC検出信号に
よっても動作状態は遷移する。シーケンス制御部3−3
はシーケンサ3−2から送られて来るシーケンス信号に
より各動作状態に応じてリード処理部3−6、ライト処
理部3−7を制御する為の各種の制御信号を出力し、リ
ード処理部3−6、ライト処理部3−7に与える。カウ
ントデータ発生部3−4は一連の動作状態を区分する各
状態区分に相当するデータ量(バイト数)を各状態区分
毎に発生し、バイトカウンタ3−5に与える。つまり、
カウントデータ発生部3−4はシーケンサ3−2からシ
ーケンス信号が入力される毎に、対応する動作状態に応
じたバイト数を発生する。バイトカウンタ3−5はFD
D5に対するデータの書き込み/読み出し時のデータ量
(バイト数)をカウントし、このカウント値がカウント
データ発生部3−4から送られて来るバイト数に到達す
ると、シーケンスクロックを送出してシーケンサ3−2
に与え、次の動作状態へ遷移させる。これと同時に、バ
イトカウンタ3−5のカウント値はリセットされる。リ
ード処理部3−6はFDD5から読み出されたデータを
変換し、シーケンス制御部3−3からの制御信号にした
がってCPU1にリードデータを転送する処理を行う。
これと同時にリード処理部3−6はCRCなどのエラー
チェックも行い、また、リードデータからSYNCを検
出してシーケンサ3−2に対してSYNC検出信号を与
える。なお、SYNC検出信号はFDD5のトラックフ
ォーマットを構成するIDフィールド、データフィール
ドの先頭部分のSYNCパターン(“0”の連続デー
タ)を検出したのち、次のフィールドへの切り替わり時
に発生される。ライト処理部3−7はCPU1からのラ
イトデータを変換し、シーケンス制御部3−3からの制
御信号にしたがってFDD5にデータを書き込む処理を
行う。
ック構成図である。CPU1はCPUインターフェース
2を介してFDC3に接続され、またFDC3はFDD
インターフェース4を介してFDD5に接続されてい
る。ここで、FDC3は次の如く構成されている。コマ
ンドレジスタ3−1はCPU1からCPUインターフェ
ース2を介して送られて来たデータリードコマンドやデ
ータライトコマンドなどを一時記憶するもので、シーケ
ンサ3−2からのシーケンス終了信号によりコマンドレ
ジスタ3−1の内容はリセットされる。シーケンサ3−
2は各コマンドごとにシフトレジスタによって構成さ
れ、各シフトレジスタはFDD5のトラックフォーマッ
トに対応する一連の動作状態をその先頭から順次遷移さ
せて各動作状態に応じた制御を逐次行わせる為に、一連
の動作状態を管理する。そして、シーケンサ3−2は一
連の動作状態が順次遷移する毎に、各動作状態に対応す
るシーケンス信号を出力し、シーケンス制御部3−3、
カウントデータ発生部3−4に与える。なお、シーケン
サ3−2はコマンドレジスタ3−1にコマンドが記憶さ
れると動作を開始し、コマンドレジスタ3−1がリセッ
トされると動作を停止して初期状態となる。また、シー
ケンサ3−2はバイトカウンタ3−5からシーケンスク
ロック信号が送られて来る毎に、動作状態が順次遷移
し、またリード処理部3−6からのSYNC検出信号に
よっても動作状態は遷移する。シーケンス制御部3−3
はシーケンサ3−2から送られて来るシーケンス信号に
より各動作状態に応じてリード処理部3−6、ライト処
理部3−7を制御する為の各種の制御信号を出力し、リ
ード処理部3−6、ライト処理部3−7に与える。カウ
ントデータ発生部3−4は一連の動作状態を区分する各
状態区分に相当するデータ量(バイト数)を各状態区分
毎に発生し、バイトカウンタ3−5に与える。つまり、
カウントデータ発生部3−4はシーケンサ3−2からシ
ーケンス信号が入力される毎に、対応する動作状態に応
じたバイト数を発生する。バイトカウンタ3−5はFD
D5に対するデータの書き込み/読み出し時のデータ量
(バイト数)をカウントし、このカウント値がカウント
データ発生部3−4から送られて来るバイト数に到達す
ると、シーケンスクロックを送出してシーケンサ3−2
に与え、次の動作状態へ遷移させる。これと同時に、バ
イトカウンタ3−5のカウント値はリセットされる。リ
ード処理部3−6はFDD5から読み出されたデータを
変換し、シーケンス制御部3−3からの制御信号にした
がってCPU1にリードデータを転送する処理を行う。
これと同時にリード処理部3−6はCRCなどのエラー
チェックも行い、また、リードデータからSYNCを検
出してシーケンサ3−2に対してSYNC検出信号を与
える。なお、SYNC検出信号はFDD5のトラックフ
ォーマットを構成するIDフィールド、データフィール
ドの先頭部分のSYNCパターン(“0”の連続デー
タ)を検出したのち、次のフィールドへの切り替わり時
に発生される。ライト処理部3−7はCPU1からのラ
イトデータを変換し、シーケンス制御部3−3からの制
御信号にしたがってFDD5にデータを書き込む処理を
行う。
【0004】図3はFDD5のトラックフォーマット
で、FDD5に書き込まれているデータの1セクタ分の
構造を示し、周知の如く1つのセクタはIDフィール
ド、ギャップ(GAP)、データフィールド、ギャップ
とから成り、データフィールドはSYNC、DAM、デ
ータ、CRCに区分されている。このセクタが複数個
(8個)がリンク状に連なって1つのトラックが形成さ
れる。図4はIDフィールドをデータ構造を示し、SY
NC、IDAM、4バイト分のIDコードCHRL、C
RCとから成る。
で、FDD5に書き込まれているデータの1セクタ分の
構造を示し、周知の如く1つのセクタはIDフィール
ド、ギャップ(GAP)、データフィールド、ギャップ
とから成り、データフィールドはSYNC、DAM、デ
ータ、CRCに区分されている。このセクタが複数個
(8個)がリンク状に連なって1つのトラックが形成さ
れる。図4はIDフィールドをデータ構造を示し、SY
NC、IDAM、4バイト分のIDコードCHRL、C
RCとから成る。
【0005】いま、FDD5のセクタ01のデータを読
み出す場合、FDC3は次の如く動作する。CPU1は
適当なタイミングで次々にコマンドレジスタ3−1にコ
マンドを書き込むことによりFDD5をコントロールす
る。先ず、CPU1はコマンドレジスタ3−1にIDリ
ード命令を書き込む。いま、FDD5の読み出しヘッド
が図4で示したIDフィールドのSYNC部にあると、
リード処理部3−6からSYNC検出信号が発生され、
シーケンサ3−2の状態が先に進み、それによってシー
ケンス制御部3−3が動作してIDフィールドからの
C、H、R、Lを次々に読み出す動作を行う。ここで、
1バイトのコードが読み出される毎にCPUインターフ
ェース2からDMA要求信号がCPU1に出力されるの
で、CPU1はDMA処理によってIDコードを内部メ
モリに蓄える。なお、IDAMとそれに付随するミッシ
ングクロックとCRCのチェックはリード処理部3−6
で評価され、その結果をCPU1が読み取る。
み出す場合、FDC3は次の如く動作する。CPU1は
適当なタイミングで次々にコマンドレジスタ3−1にコ
マンドを書き込むことによりFDD5をコントロールす
る。先ず、CPU1はコマンドレジスタ3−1にIDリ
ード命令を書き込む。いま、FDD5の読み出しヘッド
が図4で示したIDフィールドのSYNC部にあると、
リード処理部3−6からSYNC検出信号が発生され、
シーケンサ3−2の状態が先に進み、それによってシー
ケンス制御部3−3が動作してIDフィールドからの
C、H、R、Lを次々に読み出す動作を行う。ここで、
1バイトのコードが読み出される毎にCPUインターフ
ェース2からDMA要求信号がCPU1に出力されるの
で、CPU1はDMA処理によってIDコードを内部メ
モリに蓄える。なお、IDAMとそれに付随するミッシ
ングクロックとCRCのチェックはリード処理部3−6
で評価され、その結果をCPU1が読み取る。
【0006】いま、IDフィールドのCRCコードの読
み込みが終ると、シーケンサ3−2は次のシーケンスへ
と進み、GAPの読み飛ばしの状態となる。これと同時
にCPU1にコマンド終了割り込みがかかるので、CP
U1はミッシングクロックエラーあるいはCRCエラー
がなかったかを調べ、また、C、H、R、LのIDコー
ドが処理対象のセレクタのものかどうかを確認してから
データリードコマンドをコマンドレジスタ3−1に書き
込む。すると、GAP部の終了に同期してデータフィー
ルドの読み込みシーケンスがスタートする。
み込みが終ると、シーケンサ3−2は次のシーケンスへ
と進み、GAPの読み飛ばしの状態となる。これと同時
にCPU1にコマンド終了割り込みがかかるので、CP
U1はミッシングクロックエラーあるいはCRCエラー
がなかったかを調べ、また、C、H、R、LのIDコー
ドが処理対象のセレクタのものかどうかを確認してから
データリードコマンドをコマンドレジスタ3−1に書き
込む。すると、GAP部の終了に同期してデータフィー
ルドの読み込みシーケンスがスタートする。
【0007】なお、FDD5の読み出しヘッドがIDフ
ィールドのSYNCパターン上になければ、SYNCパ
ターンが検出されないが、誤ってSYNC検出が行われ
る。ここで、誤ってSYNCパターンが検出されたとき
はそのままCPU1がIDAMを読み出そうとしたとこ
ろでミッシングエラーとなる。また、目的とするセクタ
ではなく他のセクタのSYNCパターンを検出すると、
異なる他のIDコードを読み出してしまい、目的とする
IDコードとは一致しない。このようにエラーやIDコ
ードの不一致を検出した場合、CPU1は新ためてID
リード命令をコマンドレジスタ3−1に書き込んでやり
直せばよい。
ィールドのSYNCパターン上になければ、SYNCパ
ターンが検出されないが、誤ってSYNC検出が行われ
る。ここで、誤ってSYNCパターンが検出されたとき
はそのままCPU1がIDAMを読み出そうとしたとこ
ろでミッシングエラーとなる。また、目的とするセクタ
ではなく他のセクタのSYNCパターンを検出すると、
異なる他のIDコードを読み出してしまい、目的とする
IDコードとは一致しない。このようにエラーやIDコ
ードの不一致を検出した場合、CPU1は新ためてID
リード命令をコマンドレジスタ3−1に書き込んでやり
直せばよい。
【0008】以上のようにしてデータの読み出し動作が
行われるが、データを書き込む場合もデータリードコマ
ンドを書き込む替わりにデータコマンドを書き込めばよ
く動作手順は同様である。
行われるが、データを書き込む場合もデータリードコマ
ンドを書き込む替わりにデータコマンドを書き込めばよ
く動作手順は同様である。
【0009】
【発明が解決しようとする課題】ところで、以上のよう
な動作手順において、CPU1がデータリードあるいは
データライトコマンドをコマンドレジスタ3−1に書き
込むタイミングは、コマンド終了割り込みがかかってか
らGAPの読み飛ばしが終るまでであり、倍密度記録の
場合、22バイトタイム、すなわちデータ転送速度が2
50Kbpsの場合には0.7msまでの時間に書き込
まなければならない。このような時間的制約はCPU1
がFDD5の制御のみを行っている場合は特に問題では
ないが、FDD5の制御と同時に他の作業、例えば通信
制御などを行う場合は両立が難しくなるという問題が残
っていた。この発明の課題は、コマンド発行をFDCに
代替させることによりCPUがFDDを制御するときの
コマンド発行という時間的制約を解消できるようにする
ことである。
な動作手順において、CPU1がデータリードあるいは
データライトコマンドをコマンドレジスタ3−1に書き
込むタイミングは、コマンド終了割り込みがかかってか
らGAPの読み飛ばしが終るまでであり、倍密度記録の
場合、22バイトタイム、すなわちデータ転送速度が2
50Kbpsの場合には0.7msまでの時間に書き込
まなければならない。このような時間的制約はCPU1
がFDD5の制御のみを行っている場合は特に問題では
ないが、FDD5の制御と同時に他の作業、例えば通信
制御などを行う場合は両立が難しくなるという問題が残
っていた。この発明の課題は、コマンド発行をFDCに
代替させることによりCPUがFDDを制御するときの
コマンド発行という時間的制約を解消できるようにする
ことである。
【0010】
【課題を解決するための手段】この発明の手段は次の通
りである。中央演算処理装置からの転送命令に応答して
ディスク装置に対するデータの読み出し/書き込み動作
を制御するディスク制御装置において、 (1)、第1の制御回路はディスク装置のトラックフォ
ーマットに対応する一連の動作状態をその先頭から順次
遷移させて各動作状態に応じた制御を逐次行わせる。こ
の場合、ディスク装置のトラックフォーマットに対応す
る一連の動作状態とはデータリードの場合を例に挙げる
と、コマンド待ち状態、SYNC検出待ち状態、……終
了状態で、この終了状態から再びコマンド待ち状態に復
帰する一連の動作状態である。 (2)、データ量検出回路はデータの読み出し/書き込
み動作時にそのデータ量の検出を行う。この場合、例え
ばデータの読み出し/書き込み動作時のバイト数をカウ
ントすることによってデータ量の検出を行う。 (3)、第2の制御回路はこのデータ量検出回路によっ
て検出されたデータ量が前記一連の動作状態を区分する
各状態区分に相当するデータ量に到達する毎に、その検
出信号を前記第1の制御回路に与えて次の状態に遷移さ
せる。この場合、一連の動作状態を区分する各状態区分
に相当するデータ量は例えばバイト数によって表わされ
ている。 (4)、ID検出回路は読み出し/書き込み対象である
セクタのIDコードを記憶すると共に、このIDコード
とディスク装置から読み出されたIDコードとを比較
し、両者の一致を検出したらデータの書き込み動作ある
いは読み出し動作の実行を指示し、不一致を検出したら
ディスク装置から再度IDコードの読み出しを指示す
る。
りである。中央演算処理装置からの転送命令に応答して
ディスク装置に対するデータの読み出し/書き込み動作
を制御するディスク制御装置において、 (1)、第1の制御回路はディスク装置のトラックフォ
ーマットに対応する一連の動作状態をその先頭から順次
遷移させて各動作状態に応じた制御を逐次行わせる。こ
の場合、ディスク装置のトラックフォーマットに対応す
る一連の動作状態とはデータリードの場合を例に挙げる
と、コマンド待ち状態、SYNC検出待ち状態、……終
了状態で、この終了状態から再びコマンド待ち状態に復
帰する一連の動作状態である。 (2)、データ量検出回路はデータの読み出し/書き込
み動作時にそのデータ量の検出を行う。この場合、例え
ばデータの読み出し/書き込み動作時のバイト数をカウ
ントすることによってデータ量の検出を行う。 (3)、第2の制御回路はこのデータ量検出回路によっ
て検出されたデータ量が前記一連の動作状態を区分する
各状態区分に相当するデータ量に到達する毎に、その検
出信号を前記第1の制御回路に与えて次の状態に遷移さ
せる。この場合、一連の動作状態を区分する各状態区分
に相当するデータ量は例えばバイト数によって表わされ
ている。 (4)、ID検出回路は読み出し/書き込み対象である
セクタのIDコードを記憶すると共に、このIDコード
とディスク装置から読み出されたIDコードとを比較
し、両者の一致を検出したらデータの書き込み動作ある
いは読み出し動作の実行を指示し、不一致を検出したら
ディスク装置から再度IDコードの読み出しを指示す
る。
【0011】
【作用】この発明の手段の作用は次の通りである。ディ
スク装置に対するデータの読み出し/書き込み動作時
に、データ量検出回路はそのデータ量を検出すると共
に、検出されたデータ量が一連の動作状態を区分する各
状態区分に相当するデータ量に到達する毎に、第1の制
御回路はその検出信号を第1の制御回路に与えて次の状
態に遷移させる。この結果、第1の制御回路はディスク
装置のトラックフォーマットに対応する一連の動作状態
をその先頭から順次遷移させて各動作状態に応じた制御
を行わせる。ここで、ID検出回路は読み出し/書き込
み対象であるセクタのIDコードを記憶すると共に、こ
のIDコードとディスク装置から読み出されたIDコー
ドとを比較し、両者の一致を検出したらデータの書き込
み動作あるいは読み出し動作の実行を指示し、不一致を
検出したらディスク装置から再度IDコードの読み出し
を指示する。これによってIDコードが不一致の場合、
ID検出回路は上述の動作を繰り返す。したがって、コ
マンド発行をFDCに代替させることによりCPUがF
DDを制御するときのコマンド発行という時間的制約を
解消することができる。
スク装置に対するデータの読み出し/書き込み動作時
に、データ量検出回路はそのデータ量を検出すると共
に、検出されたデータ量が一連の動作状態を区分する各
状態区分に相当するデータ量に到達する毎に、第1の制
御回路はその検出信号を第1の制御回路に与えて次の状
態に遷移させる。この結果、第1の制御回路はディスク
装置のトラックフォーマットに対応する一連の動作状態
をその先頭から順次遷移させて各動作状態に応じた制御
を行わせる。ここで、ID検出回路は読み出し/書き込
み対象であるセクタのIDコードを記憶すると共に、こ
のIDコードとディスク装置から読み出されたIDコー
ドとを比較し、両者の一致を検出したらデータの書き込
み動作あるいは読み出し動作の実行を指示し、不一致を
検出したらディスク装置から再度IDコードの読み出し
を指示する。これによってIDコードが不一致の場合、
ID検出回路は上述の動作を繰り返す。したがって、コ
マンド発行をFDCに代替させることによりCPUがF
DDを制御するときのコマンド発行という時間的制約を
解消することができる。
【0012】
【実施例】以下、図1を参照して一実施例を説明する。
図1はディスク制御装置のブロック構成図である。ここ
で、本実施例のディスク制御装置は図2で示したディス
ク制御装置にIDコード検出部3−8を追加した構成と
なっている。このIDコード検出部3−8はその内部に
読み出し/書き込み対象であるセクタのIDコードを記
憶するレジスタや対象セクタ検出後にデータの読み出し
を指示する為のフリップフロップや書き込みを指示する
為のフリップフロップおよび、内部レジスタ内のIDコ
ードとFDD5からリード処理部3−6を介して送られ
て来るIDコードとを比較するコンパレータを有する構
成となっている。ここで、ミッシングクロックエラーや
IDコードの不一致時に、IDコード検出部3−8はコ
マンドレジスタ3−1に対してIDリードコマンドある
いはIDライトコマンドを再書き込みし、またエラーで
もなくIDコードが一致するとき、IDコード検出部3
−8はコマンドレジスタ3−1に対してデータリードコ
マンドを書き込む。
図1はディスク制御装置のブロック構成図である。ここ
で、本実施例のディスク制御装置は図2で示したディス
ク制御装置にIDコード検出部3−8を追加した構成と
なっている。このIDコード検出部3−8はその内部に
読み出し/書き込み対象であるセクタのIDコードを記
憶するレジスタや対象セクタ検出後にデータの読み出し
を指示する為のフリップフロップや書き込みを指示する
為のフリップフロップおよび、内部レジスタ内のIDコ
ードとFDD5からリード処理部3−6を介して送られ
て来るIDコードとを比較するコンパレータを有する構
成となっている。ここで、ミッシングクロックエラーや
IDコードの不一致時に、IDコード検出部3−8はコ
マンドレジスタ3−1に対してIDリードコマンドある
いはIDライトコマンドを再書き込みし、またエラーで
もなくIDコードが一致するとき、IDコード検出部3
−8はコマンドレジスタ3−1に対してデータリードコ
マンドを書き込む。
【0013】次に、本実施例の動作をIDコード検出部
3−8を中心に説明する。いま、上述した図2の説明と
同様にセクタ01のデータを読み込むものとする。ま
ず、CPU1はIDコード検出部3−8の内部レジスタ
に目的とするセクタ01のIDコードを書き込むと共に
読み込み指示フリップフロップをセットする。次に、コ
マンドレジスタ3−1にIDリードコマンドを書き込ん
でIDサーチシーケンスをスタートさせる。ここで、上
述した如く、1つのセクタのデータ構造は図3に示す如
く構成され、そのうちIDフィールドの部分は図4に示
す如く構成されている。
3−8を中心に説明する。いま、上述した図2の説明と
同様にセクタ01のデータを読み込むものとする。ま
ず、CPU1はIDコード検出部3−8の内部レジスタ
に目的とするセクタ01のIDコードを書き込むと共に
読み込み指示フリップフロップをセットする。次に、コ
マンドレジスタ3−1にIDリードコマンドを書き込ん
でIDサーチシーケンスをスタートさせる。ここで、上
述した如く、1つのセクタのデータ構造は図3に示す如
く構成され、そのうちIDフィールドの部分は図4に示
す如く構成されている。
【0014】いま、FDD5の読み出しヘッドがたまた
まIDフィールドのSYNCパターン上になければ、S
YNCパターンが検出されないが、誤ってSYNC検出
が行われる。ここで、誤ってSYNCパターンが検出さ
れたときにはそのままIDAMを読み出そうとしたとこ
ろでリード処理部3−6はミッシングエラーを検出す
る。また、目的とするセクタではなく他のセクタのSY
NCパターンを検出すると、異なる他のIDコードを読
み出してしまい、予めIDコード検出部3−8の内部レ
ジスタに書き込んであるIDコード(CHRL)とは一
致しない。
まIDフィールドのSYNCパターン上になければ、S
YNCパターンが検出されないが、誤ってSYNC検出
が行われる。ここで、誤ってSYNCパターンが検出さ
れたときにはそのままIDAMを読み出そうとしたとこ
ろでリード処理部3−6はミッシングエラーを検出す
る。また、目的とするセクタではなく他のセクタのSY
NCパターンを検出すると、異なる他のIDコードを読
み出してしまい、予めIDコード検出部3−8の内部レ
ジスタに書き込んであるIDコード(CHRL)とは一
致しない。
【0015】このようにエラーやIDコードの不一致が
検出されると、IDコード検出部3−8はコマンドレジ
スタ3−1に対してIDリードコマンドを再書き込み
し、再びIDサーチシーケンスをスタートさせる。これ
によってFDD5からIDコードが読み出され、IDコ
ード検出部3−8でIDコードの比較が行われる。この
動作を繰り返すことによっていつかはFDD5の読み出
しヘッドがセクタ01におけるIDフィールド内のSY
NCパターンに達し、セクタ01のIDコードが読み出
されることになる。
検出されると、IDコード検出部3−8はコマンドレジ
スタ3−1に対してIDリードコマンドを再書き込み
し、再びIDサーチシーケンスをスタートさせる。これ
によってFDD5からIDコードが読み出され、IDコ
ード検出部3−8でIDコードの比較が行われる。この
動作を繰り返すことによっていつかはFDD5の読み出
しヘッドがセクタ01におけるIDフィールド内のSY
NCパターンに達し、セクタ01のIDコードが読み出
されることになる。
【0016】その結果、エラーでもなくIDコードの一
致が検出される為、IDコード検出部3−8はデータリ
ードを指示するフリップフロップのセット状態によりコ
マンドレジスタ3−1に対してデータリードコマンドを
書き込む。以下、図2で示したデータ読み出し動作と同
様にFDD5からのデータがDMA処理によってCPU
1の内部メモリに転送される。なお、データの書き込み
動作もデータの読み出し動作と略同様に行われる為、そ
の説明は省略する。
致が検出される為、IDコード検出部3−8はデータリ
ードを指示するフリップフロップのセット状態によりコ
マンドレジスタ3−1に対してデータリードコマンドを
書き込む。以下、図2で示したデータ読み出し動作と同
様にFDD5からのデータがDMA処理によってCPU
1の内部メモリに転送される。なお、データの書き込み
動作もデータの読み出し動作と略同様に行われる為、そ
の説明は省略する。
【0017】以上の如く、ディスク装置のトラックフォ
ーマットに沿ってデータの読み出しや書き込みを制御す
る動作をマイクロプログラムで行わず、簡単なロジック
回路のみで実現できる為、回路構成が簡素化され、安価
なディスク装置を提供できる他、コマンド発行をFDC
に代替させることによりCPUがFDDを制御するとき
のコマンド発行という時間的制約を解消することも可能
である。
ーマットに沿ってデータの読み出しや書き込みを制御す
る動作をマイクロプログラムで行わず、簡単なロジック
回路のみで実現できる為、回路構成が簡素化され、安価
なディスク装置を提供できる他、コマンド発行をFDC
に代替させることによりCPUがFDDを制御するとき
のコマンド発行という時間的制約を解消することも可能
である。
【0018】
【発明の効果】この発明によれば、コマンド発行をFD
Cに代替させることによりCPUがFDDを制御すると
きのコマンド発行という時間的制約を解消することがで
きるので、CPUはFDDの制御と同時に他の作業を行
うことが可能となり、システム全体として処理効率を大
幅に向上させることができる。
Cに代替させることによりCPUがFDDを制御すると
きのコマンド発行という時間的制約を解消することがで
きるので、CPUはFDDの制御と同時に他の作業を行
うことが可能となり、システム全体として処理効率を大
幅に向上させることができる。
【図面の簡単な説明】
【図1】実施例に係るディスク制御装置のブロック構成
図。
図。
【図2】この発明の課題を説明する他のディスク制御装
置を示したブロック構成図。
置を示したブロック構成図。
【図3】FDDのトラックフォーマットにおける1セク
タ分のデータ構造を示した図。
タ分のデータ構造を示した図。
【図4】図3で示したIDフィールドの構成図。
1 CPU 2 CPUインターフェース 3 FDC 3−1 コマンドレジスタ 3−2 シーケンサ 3−3 シーケンス制御部 3−4 カウントデータ発生部 3−5 バイトカウンタ 3−8 IDコード検出部 4 FDDインターフェース 5 FDD
Claims (1)
- 【請求項1】中央演算処理装置からのデータリードコマ
ンドあるいはデータライトコマンドに応答してディスク
装置に対するデータの読み出し/書き込み動作を制御す
るディスク制御装置において、 ディスク装置のトラックフォーマットに対応する一連の
動作状態をその先頭から順次遷移させて各動作状態に応
じた制御を逐次行わせる第1の制御回路と、 データの読み出し/書き込み動作時にそのデータ量を検
出するデータ量検出回路と、 このデータ量検出回路によって検出されたデータ量が前
記一連の動作状態を区分する各状態区分に相当するデー
タ量に到達する毎にその検出信号を前記第1の制御回路
に与えて次の状態に遷移させる第2の制御回路と、 読み出し/書き込み対象であるセクタのIDコードを記
憶すると共に、このIDコードとディスク装置から読み
出されたIDコードとを比較し、両者の一致を検出した
らデータの書き込み動作あるいは読み出し動作の実行を
指示し、不一致を検出したらディスク装置から再度ID
コードの読み出しを指示するID検出回路と、 を具備したことを特徴とするディスク制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12547592A JPH05298808A (ja) | 1992-04-20 | 1992-04-20 | デイスク制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12547592A JPH05298808A (ja) | 1992-04-20 | 1992-04-20 | デイスク制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05298808A true JPH05298808A (ja) | 1993-11-12 |
Family
ID=14911013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12547592A Pending JPH05298808A (ja) | 1992-04-20 | 1992-04-20 | デイスク制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05298808A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08235751A (ja) * | 1995-02-27 | 1996-09-13 | Nec Corp | 磁気ディスク駆動制御装置 |
-
1992
- 1992-04-20 JP JP12547592A patent/JPH05298808A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08235751A (ja) * | 1995-02-27 | 1996-09-13 | Nec Corp | 磁気ディスク駆動制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5056010A (en) | Pointer based DMA controller | |
JPS61175845A (ja) | マイクロプロセツサシステム | |
JPS6138507B2 (ja) | ||
EP0006471B1 (en) | Disk file controller | |
US6170027B1 (en) | LPC/ISA bridge and its bridging method | |
US4918651A (en) | Method and disk controller architecture for zero latency data read | |
JP2713574B2 (ja) | アドレスマーク発生方法および回路 | |
JPH05298808A (ja) | デイスク制御装置 | |
JPH0331928A (ja) | フレーム変換回路 | |
US4937783A (en) | Peripheral controller for executing multiple event-count instructions and nonevent-count instructions in a prescribed parallel sequence | |
JP3160924B2 (ja) | ディスク制御装置 | |
JPS6019817B2 (ja) | 頁メモリのパホ−マンスを最適化するシステム | |
JP2882239B2 (ja) | ディスク装置用データフォーマット制御コントローラ | |
JP3796281B2 (ja) | I/o処理方法 | |
SU943729A1 (ru) | Микропрограммное устройство дл анализа программ | |
JP2787863B2 (ja) | ディスク装置用データフォーマット制御コントローラ | |
JP2962498B2 (ja) | インサーキット・エミュレータ | |
JP2626112B2 (ja) | マイクロプロセッサ | |
SU1513455A1 (ru) | Устройство дл контрол правильности выполнени команд микропроцессорной системы | |
SU1343418A1 (ru) | Устройство дл контрол хода программ | |
JP2981275B2 (ja) | プログラマブルコントローラ | |
JP2826781B2 (ja) | データ転送方式 | |
JPH0658621B2 (ja) | デイスク制御装置 | |
JP3045731B2 (ja) | シーケンス制御方式 | |
SU1425607A1 (ru) | Устройство дл программного управлени |