SU1425607A1 - Устройство дл программного управлени - Google Patents
Устройство дл программного управлени Download PDFInfo
- Publication number
- SU1425607A1 SU1425607A1 SU874215861A SU4215861A SU1425607A1 SU 1425607 A1 SU1425607 A1 SU 1425607A1 SU 874215861 A SU874215861 A SU 874215861A SU 4215861 A SU4215861 A SU 4215861A SU 1425607 A1 SU1425607 A1 SU 1425607A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- address
- trigger
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл автоматического управлени промышленными объектами . Цель изобретени состоит р повьппении надежности работы устройства . Устройство содержит первый 1 и второй 4 регистры, первый 2 и второй 5 буферные регистры, блок пам ти 3, счетчик 11, генератор тактовых импульсов 7, элемент Н 10, элемент ИЛИ 12, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9, триггер 6 и мультиплексор 8. Изобретение позвол ет повысить надежность работы устройства за счет введени дополнительных элементов и соответству- юшлх св зей,осуществл ющих контроль введенных команд непосредственно самим устройством и осуществл ющих блокировку синхронизации устройства в случае ввода неправильной команды. В аварийных ситуаци х устройство посыпает запрос прерывани старшему уровню системы управлени и не вьщает управл ю- с щих воздействий на объект управлени до решени старшим уровнем задачи выхода из конфликтной ситуации. 2 шт.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл автоматического уттравлени промышленными объектами.
Цель изобретени - повьшение надежности работы устройства.
На фиг. 1 представлена функциональ |а схема устройства дл программно- ijo управлени ; на фиг. 2 - формат и 1 аименование полей микрокоманды устройства ,
: Устройство ДЛЯ Программного управ- лени содержит первые регистр 1 и буферный регистр 2, блок 3 пам ти, вто- р|ые регистр 4 и буферный регистр 5, т|риггер 6, генератор 7 тактовых им- г ульсов, мультиплексор 8, элемент ЙСЮЮЧАЮЩЕЕ И:М-НЕ 9, элемент И 10, dqeT mK 11, элемент ИЛИ 12, входы устройства: первого адреса программы 13, начальной установки 1А, записи начального адреса 15, логических условий 16, выходы устройства: управ- л ющий 17, запроса прерывани 18. Второй регистр имеет выходы: адреса перехода 4 , управл ющих воздействий , адреса мультиплексора 4, , обнулени счетчика 4, переключени буферов 45. Мультиплексор В имеет вхо- ды: адреса 8, и информационные (логических условий) 8. Регистр 1 принимает и хранит код начального адреса программы, котора хранитс в блоке 3 пам ти. Триггер 6 идентифицирует наличие адреса в первом регистре 1. С помощью мультиплексора 8 производитс выбор логического услови .Эле- мЁнты 9 и 10 осуществл ют блокировку синхронизации при неправильном коде начального адр.еса или при его отсутствии к,моменту окончани программы. Счетчик 11 формирует в зтом случае запрос прерывани дл старшего уровн (СУ).
Устройство работает следующим образом .
Дл установки устройства в исходное состо ние на вход 14 устройства подаетс импульс, который обнул ет содержимое второго регистра 4 и сбрасывает триггер 6 в нулевое состо ние . Логический нуль с выхода 4 второго регистра 4 включает второй буферный регистр 5 и отключает первый буферный регистр 2 от адресных разр дов блока 3 пам ти. Логический нуль с выхода 44 второго регистра 4 обнул ет счетчик 11. На управл ющие выходы
устройства поступают логические нули с в.1хода ч., второго регистра 4. Так как второй буферный регистр 5 находитс во включенном состо нии, а первый буферный регистр 2 - в отключенном , то на первый адресный вход блока 3 пам ти ( адресные разр ды) поступают логические нули с выхода 4, второго регистра 4.
Вследствие того, что на адресные входы 3 мультиплексора 8 подаютс логические нули с выхода 4 второго регистра 4, то на старший адресный разр д (второй адресный вход) блока 3 пам ти поступает состо ние информационного входа мультиплексора 8, вы - бираемого по нулевому адресу.На этот информационный вход посто нно подаетс нулевой логический уровень. Следовательно , на старший адресный разр д блока 3 пам ти поступает логический нуль. В соответствии с зтим из блока 3 пам ти выбираетс информаци , расположенна по нулевому адресу. Информаци , записанна в блоке 3 пам ти представл ет собой микрокоманду, формат которой показан на фиг. 2.
В поле Адрес перехода микрокоманды , расположенной по нулевому адресу , записана единица в двоичном виде . В поле Адрес мультиплексора этой микрокоманды записан адрес, соответствующий выбору информационного входа мультиплексора 8, соединенного с выходом триггера 6. Во всех остальных разр дах этой микрокоманды записаны логические нули. Так как с выхода 4j второго регистра 4 на первый вход элемента ИСКЛЮЧА 01ЦЕЕ ИЛИ- НЕ 9 поступает логический нуль, а на второй вход этого элемента с второго выхода блока 3 пам ти, соответствующего разр ду Признак начала программы микрокоманды, также поступает логический нуль, то на первый вход элемента И 10 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9 подаетс логическа единица, разрешающа прохождение тактовых импульсов с выхода генератора 7 через элемент И 10 на вход записи второго регистра 4. Первый тактовый импульс записывает информацию , выбранную из блока 3 пам ти , во второй регистр 4. Следовательно , на первый адресный вход блока 3 пам ти устанавливаютс единица в двоичном виде, а на второй адресный вход блока 3 пам ти через мультиплек
сор 8 передаетс состо ние выхода триггера 6. Так как триггер 6 сброшен установкой устройства в исходное состо ние , то на второй адресный вход блока 3 пам ти поступает логический нуль. Таким образом, из блока 3 пам ти выбираетс микрокоманда, записанна по первому адресу. Эта микрокоманда полностью повтор ет записанную по нулевому адресу, и, следовательно , тактовые импульсы, поступающие на вход записи второго регистра 4, не измен ют состо ние устройства. Данное состо ние вл етс исходным.
Как только в первый регистр 1 произведена запись первого адреса, сопровождающа с подачей строб-импульса на вход записи первого регистра 1 и на вход установки триггера 6, выход триггера 6 и, соответственно, старший адресный разр д блока 3 пам ти
установитс в 1 и из блока 3 пам ти
На первьй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9 подаетс логическа единица с выхода 45 второго регистра 4, 15 на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подаетс также логическа единица с управл ющего выхода блока 3 пам ти. Следовательно, на первый вход элемента И 10 поступает логическа единица, разрешающа прохождение тактовых импульсов на вход записи второго регистра 4. Первьш тактовый импульс записывает выбранную из блока 3 пам ти информацию во второй регистр 4. Буфервыберетс нова информаци , записанна по тому же, но с единицей в стар- 25 ные регистры 2 и 5 переключаютс в шем разр де, адресу. Нова микроко- исходное состо ние - на адресные вхопрограммы , где в разр де D записан. ;логический нуль. В поле Адрес перехода записан адрес следующей микрокоманды программы, в пол х Управл ющие воздействи и Адрес мультиплексора записана информаци , соответствующа алгоритму программы. В разр дах Обнуление счетчика и Переклю
чение.буферных регистров записаны логические нули.
На первьй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9 подаетс логическа единица с выхода 45 второго регистра 4, на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подаетс также логическа единица с управл ющего выхода блока 3 пам ти. Следовательно, на первый вход элемента И 10 поступает логическа единица, разрешающа прохождение тактовых импульсов на вход записи второго регистра 4. Первьш тактовый импульс записывает выбранную из блока 3 пам ти информацию во второй регистр 4. Буферные регистры 2 и 5 переключаютс в исходное состо ние - на адресные вхо
манда отличаетс от предьщущей следующим: в поле Адрес перехода записана двойка в двоичном виде, в разр дах Обнуление счетчика и Пере- кпючение буферных регистров записаны логические единицы.Во всех остальных разр дах микрокоманды записаны . логические нули. Так как на оба входа элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9 поданы логические нули, то тактовый импульс беспреп тственно проходит на вход записи второго регистра 4 и происходит запись новой- микрокоманды во второй регистр 4.
Вследствие того, что на выходе 45- второго регистра 4 по вилась логическа единица, происходит переключение буферов и, следовательно, на первый адресньй вход блока 3 пам ти посту- .пает информаци ,, записанна в первом регистре 1. Триггер 6 сбрасьшаетс в О. Так как на адресные входы 8 мультиплексора 8 подаютс логические нули, то на старшем адресном разр де блока 3 пам ти устанавливаетс логический нуль.
В соответствии с -установленным адресом на выходах блока 3 пам ти уста
навливаетс перва микрокомавда про--gg последней микрокоманды записываетс
граммы. В разр де Признак началаее собственный адрес (дл организапрограммы первой микрокоманды про-. ции перехода на себ , если триггер
граммы записана логическа единица в6 находитс в состо нии логического
отличие от последующих микрокоманднул ), в поле 4 записываетс логи
ды блока 3 пам ти поступает информаци с выхода 4, второго регистра 4, на старший адресный разр д блока 3 пам ти передаетс состо ние информационного входа мультиплексора 8, выбранного в соответствии с установленным на входе 8 адресом. Управл ющие воздействи с выхода 4 второго регистра 4 поступают на выход 17 устройства . Счетчик 11 сбрасываетс в О.
В блоке 3 пам ти выбираетс следующа микрокоманда программы,в разр де Признак начала программы которой записан уже логический нуль, по даваемый на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9. На первый вход . этого элемента подаетс также логический уль с выхода 4j второго регистра 4. Таким образом, начинает выполн тьс программа, начавша с с адреса, поступившего от внешних устройств на вход 13. В конце этой программы устройство вьшолн ет действи , аналогичные тем, которые выполн лись при установке начального состо ни : анализируетс состо ние триггера 6. При этом в поле 4( адреса перехода
ческа единица, разрешающа счет счетчику 11,
Если триггер 6 находитс к этому моменту в единичном состо нии (т.е., поступил очередной начальный адрес с входа 13), то устройство начинает функционировать, как описано. Если очередного начального адреса не посt5
20
топило, то устройство переходит в ре-jg Дальнейша работа устройства зависит жнм ожидани . Переходы осуществл ют- CJJ на себ в последней микрокоманце пр|ограммы. Одновременно йачинаетс И1 кремент счетчика 11. Врем ожида- нЦ определ етс временем заполнени сметчика 11. Если за врем ожидани на1 устройство не поступит очередной нa aльHi)Iй адрес, то устройство сформирует запрос прерывани дл системы уп завлени верхнего уровн с выхода nejieHoca счетчика 11 на выход 18. ЭтЬт сигнал побуждает старший уровень сиртемы управлени вьщать адрес первой микрокоманды программы, если это не: произошло ранее.
;Однако возможен случай,.когда на устройство поступил начальный адрес, но при передаче в его коде произошел сбой. В этом случае последовательность действий устройства такова.
Устройство в исходном состо нии посто нно анализирует состо ние выхода триггера 6. Если это состо ние - единичный логический уровень, то происходит переключение буферных регистров , а следовательно, на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9 поступает логическа единица. Дп дальнейшего функционировани устройства не25
30
35
от алгоритма действий всей системы управлени в целом. Может быть либо осуществлен повторный ввод адреса мик рокоманды в первый регистр 1, либо подачей на вход 14 устройства устройство может быть установлено в исходное состо ние.
Таким образом, устройство позвол ет повысить надежность работы нижнего уровн -и, следовательно, всей сиетемы управлени в целом. Благодар введению новых элементов и соответствующих св зей между ними устройство дл программного управлени самосто тельно осуществл ет непосредственный контроль вводимого адреса микрокоманды , и в случае ввода неправильного адреса прекращает работу, вьщав старшему уровню (СУ) запрос на повторный ввод адреса. Кроме того, устройство может осуществл ть- аналогичным образом контроль за работой исполнительного устройства. Например, если в процессе выполнени программы анализи руетс то или иное логическое условие и при этом разрешена работа счетчика, то по истечении времени, необходимого дл заполнени счетчика, на старший уровень с выхода счетчика также посту
обх:одимо, чтобы и на второй вход эле- до пает запрос прерывани , сигнализируюмен;та ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9 также hoc- логическа единица. Однако, как указано, в разр де Признак начала программы микрокоманды логическа единица записана лишь в первой микрокоманде программы. Так как рассматриваетс случай ошибочного ввода адреса в первый регистр 1, то на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9 подаетс логический нуль. Вследствие этого прохождение тактовых импульсов от генератора 7 к входу записи второго регистра 4 невозможно и уст)ройство Прекращает, дальнейшую смену состо ний.
При этом тактовые импульсы подают с на инкрементирующий вход счетчика 11, а так как на вход обнулени счетчика 11 с выхода 4 второго регистра
щий.о том что за отведенное врем не произошла необходима смена состо ни сигнализируемого логического услови . В этом случае сложивша с си- 45 туаци может быть проайализирована старшими уровн ми, и нижнему уровню, вьщаетс соответствующа команда
50
55
Claims (1)
- Формула изобретениУстройство дл программного управлени , содержащее генератор тактавьк , импульсов, счетчик, первый и второй регистры, триггер, элемент И, второй вход которого соединен с выходом генератора , мультиплексор, элемент ИЛИ, блок пам ти, первый выход которого соединен с информационным входом второго регистра, выход которого вД поступает логическа единица (счет разрешен), то происходит последовательное заполнение счетчика 11, Как только произойдет его переполнение, сигнал с выхода 18 устройства поступает к старшему уровню системы управлени , сигнализиру о том, что введен неправильньй адрес микрокоманды.Дальнейша работа устройства зависитот алгоритма действий всей системы управлени в целом. Может быть либо осуществлен повторный ввод адреса микрокоманды в первый регистр 1, либо подачей на вход 14 устройства устройство может быть установлено в исходное состо ние.Таким образом, устройство позвол ет повысить надежность работы нижнего уровн -и, следовательно, всей сие. темы управлени в целом. Благодар введению новых элементов и соответствующих св зей между ними устройство дл программного управлени самосто тельно осуществл ет непосредственный контроль вводимого адреса микрокоманды , и в случае ввода неправильного адреса прекращает работу, вьщав старшему уровню (СУ) запрос на повторный ввод адреса. Кроме того, устройство может осуществл ть- аналогичным образом контроль за работой исполнительного устройства. Например, если в процессе выполнени программы анализируетс то или иное логическое условие и при этом разрешена работа счетчика, то по истечении времени, необходимого дл заполнени счетчика, на старший уровень с выхода счетчика также постущий .о том что за отведенное врем не произошла необходима смена состо ни сигнализируемого логического услови . В этом случае сложивша с си- туаци может быть проайализирована старшими уровн ми, и нижнему уровню, вьщаетс соответствующа командаФормула изобретениУстройство дл программного управлени , содержащее генератор тактавьк , импульсов, счетчик, первый и второй регистры, триггер, элемент И, второй вход которого соединен с выходом генератора , мультиплексор, элемент ИЛИ, блок пам ти, первый выход которого соединен с информационным входом второго регистра, выход которого в7л етс управл юпим пых. устройства , о т л и ч а ю m е е с тем, что, с целью повышени надежности работы устройства, в него введены первый и второй буферные регистры, соединенные информационными входат с информационными выходами соответственно первого и второго регистров,1Апричем первый адресный вход блока па- |Q мациониый вход первого регистра в- м ти подключен к выходам первого и л етс входом первого адреса програм- второго буферных регистров, элемент мы устройства, вход записи первогоИСКЛЮЧАЮЩЕр ИЛИ-НЕ, первый вход которого подключен к п тому выходу второго регистра, второй вход - к вто- 15 рому выходу блока пам ти, а выход соединен с первым входом элемента И, выход которого соединен с входом записи второго регистра, при этом п тьй выход второго регистра соединен с первым входом элемента ИЛИ, с входом разрешени работы первого буферногорегистра, соединенный с входом установки триггера, вл етс входом записи в устройство первого адреса программы , обнул ющий вход второго регистра , соединенный с вторым входом элемента ИЛИ, вл етс входом установки устройства в исходное состо ние, 20 при этом выход элемента ИЛИ подключен к входу сброса триггера, а выход переполнени счетчика вл етс выходомрегистра и с входом запрещени работы запроса прерывани устройства, чет- второго буферного регистра, адресньй вертый выход второго регистра соеди- вход мультиплексора соединен с третьим25 нен с входом обнулени счетчика.VnТ )5607 8входом второго регистра, первьй информационный вход мультиплексора соединен с выходом триггера, с второго по (п-1)-н информационные входы мультиплексора вл ютс входами логических условий устройства, при этом выход мультиплексора соединен с вторым адресным входом блока пам ти, инфоррегистра, соединенный с входом установки триггера, вл етс входом записи в устройство первого адреса программы , обнул ющий вход второго регистра , соединенный с вторым входом элемента ИЛИ, вл етс входом установки устройства в исходное состо ние, при этом выход элемента ИЛИ подключен к входу сброса триггера, а выход переполнени счетчика вл етс выходом5;ЪоAdpec перемда {/прабллющие ВоздгистбиАЗрее мультипдвнсораобнуление cvemvuftanepeNAHi tHUf SygieflMAfx pftue/npffSПризнан науома npotpofiffbt
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874215861A SU1425607A1 (ru) | 1987-03-26 | 1987-03-26 | Устройство дл программного управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874215861A SU1425607A1 (ru) | 1987-03-26 | 1987-03-26 | Устройство дл программного управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1425607A1 true SU1425607A1 (ru) | 1988-09-23 |
Family
ID=21293071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874215861A SU1425607A1 (ru) | 1987-03-26 | 1987-03-26 | Устройство дл программного управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1425607A1 (ru) |
-
1987
- 1987-03-26 SU SU874215861A patent/SU1425607A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1238032, кл. G 05 В 19/18, 1985. Авторское свидетельство СССР № 1238035, кл. G 05 В 19/08, 1985. |(54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1121068A (en) | Microcontroller for disk files | |
US5261107A (en) | Programable interrupt controller | |
US4062059A (en) | Information processing system | |
US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
US4348721A (en) | System for selectively addressing nested link return addresses in a microcontroller | |
KR940002087B1 (ko) | 프로그램 가능한 인터럽트 제어기 | |
US4339795A (en) | Microcontroller for controlling byte transfers between two external interfaces | |
US5018098A (en) | Data transfer controlling apparatus for direct memory access | |
US4339796A (en) | System for generating a plurality of different addresses for a working memory of a microcontroller during execution of certain instructions | |
SU1425607A1 (ru) | Устройство дл программного управлени | |
KR920006768B1 (ko) | 사전에 결정된 순서대로 두개의 명령시이퀀스를 실행하는 방법 및 장치 | |
US4339797A (en) | Microcontroller with auxiliary register for duplicating storage of data in one memory location | |
CA1124878A (en) | Microcontroller for disk files | |
SU1213485A1 (ru) | Процессор | |
CA1124874A (en) | Microcontroller for disk files | |
JP2826781B2 (ja) | データ転送方式 | |
CA1124886A (en) | Microcontroller for disk files | |
SU1343418A1 (ru) | Устройство дл контрол хода программ | |
CA1124883A (en) | Microcontroller for disk files | |
SU1365091A1 (ru) | Микропрограммный процессор | |
SU905818A1 (ru) | Микропрограммное устройство управлени | |
SU935942A1 (ru) | Устройство дл сопр жени вычислительных машин | |
SU886000A1 (ru) | Устройство дл обработки прерываний | |
SU526899A1 (ru) | Процесс св зи | |
SU1410048A1 (ru) | Устройство сопр жени вычислительной системы |