JPH05283592A - 半導体リードフレーム - Google Patents

半導体リードフレーム

Info

Publication number
JPH05283592A
JPH05283592A JP4306906A JP30690692A JPH05283592A JP H05283592 A JPH05283592 A JP H05283592A JP 4306906 A JP4306906 A JP 4306906A JP 30690692 A JP30690692 A JP 30690692A JP H05283592 A JPH05283592 A JP H05283592A
Authority
JP
Japan
Prior art keywords
lead
semiconductor
chip
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4306906A
Other languages
English (en)
Other versions
JP2507855B2 (ja
Inventor
Dong-Ryol Oh
東 烈 呉
Hyeon J Jeong
ヒョン−ジョ ジョン、
Heung K Kwon
興 奎 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH05283592A publication Critical patent/JPH05283592A/ja
Application granted granted Critical
Publication of JP2507855B2 publication Critical patent/JP2507855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 この発明は、デバイスの信頼性向上及び特性
を改善することができる半導体リードフレームを提供す
ることを目的とする。 【構成】 この発明は、半導体チップ４０と、内部リー
ド部４２と外部リード４４からなる複数のリード４６
と、リード４６の周囲に形成されたバスバー５４と、半
導体チップ４０と内部リード部４２を絶縁する絶縁体４
８と、金属ワイヤ５０を含むリードフレームにおいて、
外部リード４４と内部リードを電気的に接続するため
に、多数個のチップボンディングパッド５２を十字形に
配列形成してなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体リードフレー
ムに関し、特に十字形に配列形成されたチップのボンデ
ィングパッドを利用して、デバイスの信頼性向上及び特
性を改善することのできる半導体リードフレームに関す
る。
【０００２】
【従来の技術】現在、半導体素子は小形化、多機能化、
高集積化が進められている。従って、これを搭載するリ
ードフレームはさらに多ピン化が要求されている。そし
て、一般に半導体パッケージング技術は、リードフレー
ムのダイパッドにエポキシなどの接着剤物質を塗布した
後、半導体チップを搭載する方法が利用されている。
【０００３】しかし、半導体パッケージをさらに小形化
するためダイパッドを除去し、チップ上にリードを直接
接続することのできる、即ちダイパッドを使用しないチ
ップオンリード（Chip on Lead；以下ＣＯＬという）や
リードオンチップ（Lead onChip；以下ＬＯＣという）
用リードフレームを使用している。例えば、ダイパッド
による半導体信頼性問題及びパッケージデザインの制約
で、ＣＯＬあるいはＬＯＣ用リードフレームを使用して
いる。上記ＬＯＣは半導体パッケージの多様な種類に対
応して予定された位置に対するチップのパッド位置を変
更する必要がない利点がある。
【０００４】このようなＬＯＣ用リードフレームにおい
て、従来チップボンディングパッドが一字形に配列され
たＬＯＣ用リードフレームは、図２に示したごとく、周
辺に回路及び多数個の外部端子が形成された四角形状の
半導体チップ１０と、中間部分が突出された形態であ
り、幅が狭く間隔の幅が広く形成された内部リード１２
と、上記内部リード１２と接続されており内部リード１
２から外側へ延長された外部リード１４とからなる多数
個のリード１６と、上記リード１６の周囲に形成された
バスバー２４と、上記半導体チップ１０と内部リード１
２間に配置して電気的に絶縁するための少なくとも１個
の絶縁体１８と、上記外部端子と内部リードを電気的に
接続するための金属ワイヤ２０と、内部リード１４の終
端に位置するように半導体チップ１０の中央部に一字形
に配列形成されたチップのボンディングパッド２２と、
内部リード１２を支持する支持台２６とから構成されて
いた。
【０００５】しかしこのように構成された半導体リード
フレームは、ロウピンカウントパッケージに適用する時
には問題点はないが、多ピンカウント（High pin coun
t）パッケージに適用する時はチップの大きさを相対的
に大きくしなければならないという問題点があった。従
って、チップの大きさの増大によるコスト及びデバイス
の特性が良いなくなるという問題点があった。
【０００６】
【発明が解決しようとする課題】この発明の目的は、上
記従来技術の問題点を克服するため、十字形に配列形成
されたチップボンディングパッドを利用することによ
り、半導体組立工程の信頼性向上及びデバイスの特性を
改善させることのできる半導体リードフレームを提供す
るものである。
【０００７】また、この発明の他の目的は、リードフレ
ームの設計及びチップボンディングパッドの配列自由度
を増大させることのできる半導体リードフレームを提供
するものである。
【０００８】さらに、この発明の他の目的は、バスバー
を多数個まで自由に設計することのできる半導体リード
フレームを提供するものである。
【０００９】
【課題を解決するための手段】この発明による半導体リ
ードフレームは、周辺に回路及び複数の外部端子が形成
された四角形状の半導体チップと、内部リード部と上記
内部リード部と接続されており内部リードから延長形成
された外部リード部とからなる多数個のリードと、上記
リードの周囲に形成されたバスバーと、上記半導体チッ
プと内部リード間に配置して電気的に絶縁するための少
なくとも１個の絶縁体と、上記外部端子と内部リードを
電気的に接続するための金属ワイヤを含む半導体リード
フレームであって、上記外部端子と内部リードを電気的
に接続するため多数個のチップボンディングパッドを十
字形に配列形成した十字形態のチップボンディングパッ
ドを備えて構成される。
【００１０】
【実施例】この発明の半導体リードフレームを添付され
た図面により詳細に説明する。
【００１１】図１はこの発明による半導体リードフレー
ムの平面図である。図１において、半導体リードフレー
ム６０は、多くのピンが配列可能となるように十字形態
のチップボンディングパッド５２を備えている。上記チ
ップボンディングパッド５２は一定の間隔で配置されて
使用者の使用目的に応じて予定された間隔で配列するこ
とができる。また、半導体リードフレーム６０は３０°
〜６０°程度に傾斜するように形成された内部リード部
４２を備えている。さらに、半導体リードフレーム６０
は使用者の意図により抵抗が削減される効果を大きくす
るため、使用されるバスバー５４を２個から４個程度ま
で自由に設計することができる。
【００１２】このように構成された半導体リードフレー
ム６０は、内部リード部４２の終端と十字形に配列形成
されたチップボンディングパッド５２を電気的に接続す
るため、金属ワイヤ５０でワイヤボンディングすること
ができる。また、リード４６の周囲に形成されたバスバ
ー５４と十字形に配列形成されたチップボンディングパ
ッド５２を電気的に接続するワイヤボンディングをする
ことができる。
【００１３】従って、半導体チップ４０とリード４６の
ワイヤボンディング部位が増加するようになることによ
り、ワイヤボンディング部の選択が自由になる。かつ、
パッケージの高集積化及び高容量化を実現することがで
きる。この発明による半導体リードフレームによれば、
上述のように最近の高集積化されている半導体素子に対
応して多ピンの半導体装置を容易に形成するものであ
る。
【００１４】
【発明の効果】この発明は、同一なチップの大きさで多
ピン化のＬＯＣが可能となり、ボンディングパッドの配
列自由度が増大され、パッドまでの配線の長さを短くす
ることができるので、デバイスのノイズ減少及び特性を
改善することのできる効果がある。かつ、バスバーを２
個から４個まで設置することができるので、バスバー設
計の自由度が増大される効果がある。さらに、半導体装
置の動作特性に関してさらに信頼性を高めることができ
る。
【図面の簡単な説明】
【図１】この発明によるＬＯＣ用リードフレームの望ま
しい一実施例を図示した平面図である。
【図２】従来のＬＯＣ用リードフレームの平面図であ
る。
【符号の説明】
４０ 半導体チップ ４２ 内部リード部 ４４ 外部リード ４６ リード ４８ 絶縁体 ５０ 金属ワイヤ ５２ チップボンディングパッド ５４ バスバー ６０ 半導体リードフレーム

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 周辺に回路及び複数の外部端子が設けら
    れた四角形状の半導体チップと、 内部リード及び内部リードから延長形成された外部リー
    ドを持つ複数個のリードと、 上記複数個のリードの周囲に形成されたバスバーと、 電気的に絶縁するために半導体チップと内部リード間に
    配置された最小１つの絶縁体と、 上記外部リードと内部リードを電気的に接続するための
    金属ワイヤを含む半導体リードフレームであって、 上記外部リードと内部リードを電気的に接続するため多
    数個のチップボンディングパッドを十字形に配列形成し
    た十字形態のチップボンディングパッドを備えたことを
    特徴とする半導体リードフレーム。
  2. 【請求項２】 上記内部リードは、３０°〜６０°の範
    囲で傾斜するように形成されたことを特徴とする請求項
    １記載の半導体リードフレーム。
  3. 【請求項３】 上記バスバーは、最小２個から４個程度
    設けることを特徴とする請求項１記載の半導体リードフ
    レーム。
  4. 【請求項４】 上記ボンディングパッドは、チップの大
    きさを最小化するために予定されたチップに対応して適
    切な大きさを持つようにしたことを特徴とする請求項１
    記載の半導体リードフレーム。
JP4306906A 1992-02-24 1992-11-17 半導体装置 Expired - Fee Related JP2507855B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992-2797 1992-02-24
KR1019920002797A KR950003908B1 (ko) 1992-02-24 1992-02-24 반도체 리드 프레임

Publications (2)

Publication Number Publication Date
JPH05283592A true JPH05283592A (ja) 1993-10-29
JP2507855B2 JP2507855B2 (ja) 1996-06-19

Family

ID=19329409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4306906A Expired - Fee Related JP2507855B2 (ja) 1992-02-24 1992-11-17 半導体装置

Country Status (2)

Country Link
JP (1) JP2507855B2 (ja)
KR (1) KR950003908B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708046B1 (ko) * 2001-10-23 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트

Also Published As

Publication number Publication date
JP2507855B2 (ja) 1996-06-19
KR930018703A (ko) 1993-09-22
KR950003908B1 (ko) 1995-04-20

Similar Documents

Publication Publication Date Title
US6780680B2 (en) Methods of fabricating multilevel leadframes and semiconductor devices
US5715147A (en) Semiconductor device having an interconnecting circuit board
US7247944B2 (en) Connector assembly
US20030209786A1 (en) High speed IC package configuration
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JPH04307943A (ja) 半導体装置
JP2828056B2 (ja) 半導体装置及びその製造方法
US5286999A (en) Folded bus bar leadframe
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
JPH1012658A (ja) 入出力端子を多数有する半導体集積回路素子
JPH0582582A (ja) 半導体装置
JPH05283592A (ja) 半導体リードフレーム
JP3942495B2 (ja) 半導体装置
JPH11340455A (ja) 絶縁ゲート形電界効果トランジスタ素子
JP2587722Y2 (ja) 半導体装置
JPH07335818A (ja) 半導体装置
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JP2562773Y2 (ja) 半導体集積回路素子
JP3052633B2 (ja) 半導体装置
JPS5828359Y2 (ja) 半導体集積回路装置
JP4502489B2 (ja) マルチチップ半導体装置
JPH03104246A (ja) 半導体装置
JPH04134853A (ja) 半導体装置用リードフレーム
JPH0513624A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees