JPH07335818A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07335818A JPH07335818A JP12557994A JP12557994A JPH07335818A JP H07335818 A JPH07335818 A JP H07335818A JP 12557994 A JP12557994 A JP 12557994A JP 12557994 A JP12557994 A JP 12557994A JP H07335818 A JPH07335818 A JP H07335818A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bus bar
- semiconductor device
- bonding
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 バスバーリードとボンディングワイヤとの電
気的な短絡を防止することのできる半導体装置の提供を
目的とする。 【構成】 表面中央部に１列に複数のボンディングパッ
ド３、３、‥が形成された半導体チップ２上に、信号を
入出力するインナーリード６ａ、６ａ、‥と電源電圧お
よび基準電圧をそれぞれ供給するバスバーリード７、７
とが絶縁物５を介して配置され、前記インナーリード６
ａ、６ａ、‥とバスバーリード７、７とがボンディング
ワイヤ８、８、‥によりボンディングパッド３、３、‥
に結線され、これらが樹脂９によって封止されてなるリ
ード・オン・チップ構造の半導体装置Ａであって、前記
バスバーリード７、７の上面が前記インナーリード６
ａ、６ａ、‥のボンディング面よりも低くなっている。
気的な短絡を防止することのできる半導体装置の提供を
目的とする。 【構成】 表面中央部に１列に複数のボンディングパッ
ド３、３、‥が形成された半導体チップ２上に、信号を
入出力するインナーリード６ａ、６ａ、‥と電源電圧お
よび基準電圧をそれぞれ供給するバスバーリード７、７
とが絶縁物５を介して配置され、前記インナーリード６
ａ、６ａ、‥とバスバーリード７、７とがボンディング
ワイヤ８、８、‥によりボンディングパッド３、３、‥
に結線され、これらが樹脂９によって封止されてなるリ
ード・オン・チップ構造の半導体装置Ａであって、前記
バスバーリード７、７の上面が前記インナーリード６
ａ、６ａ、‥のボンディング面よりも低くなっている。
Description
【０００１】
【産業上の利用分野】本発明は、特にＬＯＣ（Lead On
Chip）構造を有する半導体装置に関する。
Chip）構造を有する半導体装置に関する。
【０００２】
【従来の技術】バスバーリードを備えたＬＯＣ構造を有
する半導体装置について、特開昭６１−２４１９５９号
公報、あるいは特開平４−１１４４３８号公報等に、そ
の技術的内容が詳しく説明されている。上記の特開昭６
１−２４１９５９号公報等で開示されている半導体装置
は、半導体チップの表面中央部に形成されたボンディン
グパッドと半導体チップの表面に配置されるインナーリ
ードとを、同じく半導体チップの表面上に配置されるバ
スバーリードを跨ぐようにしてボンディングワイヤを用
いて結線し、これらの部材を樹脂によって封止する構造
になっている。
する半導体装置について、特開昭６１−２４１９５９号
公報、あるいは特開平４−１１４４３８号公報等に、そ
の技術的内容が詳しく説明されている。上記の特開昭６
１−２４１９５９号公報等で開示されている半導体装置
は、半導体チップの表面中央部に形成されたボンディン
グパッドと半導体チップの表面に配置されるインナーリ
ードとを、同じく半導体チップの表面上に配置されるバ
スバーリードを跨ぐようにしてボンディングワイヤを用
いて結線し、これらの部材を樹脂によって封止する構造
になっている。
【０００３】
【発明が解決しようとする課題】ところで、このような
従来の半導体装置では、半導体装置の製造工程のうち、
ボンディングワイヤの結線工程、あるいは半導体装置を
構成する部材を樹脂によって封止する行程において、ボ
ンディングワイヤとバスバーリードとが接触し、電気的
に短絡することがある。この短絡を回避するために、バ
スバーリードとボンディングワイヤとの隙間を大きくす
るという方法が考えられるが、この方法を採用した場
合、半導体装置の厚みが増大することとなり、近年ます
ます高まっている半導体装置の小型化、薄型化の要求に
沿わないという問題がある。
従来の半導体装置では、半導体装置の製造工程のうち、
ボンディングワイヤの結線工程、あるいは半導体装置を
構成する部材を樹脂によって封止する行程において、ボ
ンディングワイヤとバスバーリードとが接触し、電気的
に短絡することがある。この短絡を回避するために、バ
スバーリードとボンディングワイヤとの隙間を大きくす
るという方法が考えられるが、この方法を採用した場
合、半導体装置の厚みが増大することとなり、近年ます
ます高まっている半導体装置の小型化、薄型化の要求に
沿わないという問題がある。
【０００４】本発明は上述する問題点に鑑みてなされた
もので、大型化、厚型化といった手段を用いること無
く、バスバーリードとボンディングワイヤとの電気的な
短絡を防止することのできる半導体装置の提供を目的と
する。
もので、大型化、厚型化といった手段を用いること無
く、バスバーリードとボンディングワイヤとの電気的な
短絡を防止することのできる半導体装置の提供を目的と
する。
【０００５】
【課題を解決するための手段】請求項１記載の半導体装
置は、上記問題を解決するために、表面中央部に１列に
複数のボンディングパッドが形成された半導体チップ上
に、信号を入出力するインナーリードと電源電圧および
基準電圧をそれぞれ供給するバスバーリードとが絶縁物
を介して配置され、前記インナーリードとバスバーリー
ドとがボンディングワイヤによりボンディングパッドに
結線され、これらが樹脂によって封止されてなるリード
・オン・チップ構造の半導体装置であって、前記バスバ
ーリードの上面が前記インナーリードのボンディング面
よりも低くなっていることを特徴とする。
置は、上記問題を解決するために、表面中央部に１列に
複数のボンディングパッドが形成された半導体チップ上
に、信号を入出力するインナーリードと電源電圧および
基準電圧をそれぞれ供給するバスバーリードとが絶縁物
を介して配置され、前記インナーリードとバスバーリー
ドとがボンディングワイヤによりボンディングパッドに
結線され、これらが樹脂によって封止されてなるリード
・オン・チップ構造の半導体装置であって、前記バスバ
ーリードの上面が前記インナーリードのボンディング面
よりも低くなっていることを特徴とする。
【０００６】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、前記バスバーリードに前記ボ
ンディングワイヤを接続する突起部を設け、前記インナ
ーリードおよび該突起部の下部の絶縁物の厚さに対して
前記バスバーリードの下部の絶縁物の厚さを薄くするま
たはなくすことにより、バスバーリードの上面をインナ
ーリードのボンディング面よりも低くしたことを特徴と
する。
載の半導体装置において、前記バスバーリードに前記ボ
ンディングワイヤを接続する突起部を設け、前記インナ
ーリードおよび該突起部の下部の絶縁物の厚さに対して
前記バスバーリードの下部の絶縁物の厚さを薄くするま
たはなくすことにより、バスバーリードの上面をインナ
ーリードのボンディング面よりも低くしたことを特徴と
する。
【０００７】
【作用】請求項１または請求項２に係わる半導体装置に
よれば、バスバーリードは、インナーリードに対して相
対的に低く設置されているため、バスバーリードとボン
ディングワイヤとの隙間が大きいため、バスバーリード
とボンディングワイヤとの短絡が防止できる。
よれば、バスバーリードは、インナーリードに対して相
対的に低く設置されているため、バスバーリードとボン
ディングワイヤとの隙間が大きいため、バスバーリード
とボンディングワイヤとの短絡が防止できる。
【０００８】
【実施例】図１から図４を参照して、本発明による半導
体装置の実施例を説明する。
体装置の実施例を説明する。
【０００９】〔実施例１〕図２は本実施例による半導体
装置Ａの平面図である。また、図１はこの半導体装置Ａ
におけるＸ−Ｘ’面の断面図、図３はＹ−Ｙ’面の断面
図である。図において、２は半導体チップである。半導
体チップ２は、シリコン等の単結晶からなる平板な長方
形状のチップであり、内部に微細な電気回路が形成され
ている。３はボンディングパッドである。ボンディング
パッド３は、半導体チップ２に形成された電気回路を半
導体装置Ａの外部回路と接続するための端子であり、半
導体チップ２の表面中央部に、長辺に平行して一列に多
数形成されている。
装置Ａの平面図である。また、図１はこの半導体装置Ａ
におけるＸ−Ｘ’面の断面図、図３はＹ−Ｙ’面の断面
図である。図において、２は半導体チップである。半導
体チップ２は、シリコン等の単結晶からなる平板な長方
形状のチップであり、内部に微細な電気回路が形成され
ている。３はボンディングパッドである。ボンディング
パッド３は、半導体チップ２に形成された電気回路を半
導体装置Ａの外部回路と接続するための端子であり、半
導体チップ２の表面中央部に、長辺に平行して一列に多
数形成されている。
【００１０】絶縁テープ５は、放射線の一種であるα線
に対して半導体チップ２に形成された電気回路を保護し
ており、半導体チップ２の表面とインナーリード６ａの
先端部との間に介装され、例えば半導体チップ２の表面
とインナーリード６ａの先端部とにそれぞれ接着されて
いる。
に対して半導体チップ２に形成された電気回路を保護し
ており、半導体チップ２の表面とインナーリード６ａの
先端部との間に介装され、例えば半導体チップ２の表面
とインナーリード６ａの先端部とにそれぞれ接着されて
いる。
【００１１】６はＬＳＩリードである。ＬＳＩリード６
は、半導体チップ２の長辺に沿って２列に多数配置され
ており、半導体チップ２に形成された電気回路を半導体
装置１の外部回路と接続する。また、各々のＬＳＩリー
ド６は、樹脂９によって封止されるインナーリード６ａ
と、外部に露出するアウターリード６ｂとに分けられ、
インナーリード６ａの先端部は、半導体チップ２の表面
上に絶縁テープ５を介して、それぞれ配置されている。
は、半導体チップ２の長辺に沿って２列に多数配置され
ており、半導体チップ２に形成された電気回路を半導体
装置１の外部回路と接続する。また、各々のＬＳＩリー
ド６は、樹脂９によって封止されるインナーリード６ａ
と、外部に露出するアウターリード６ｂとに分けられ、
インナーリード６ａの先端部は、半導体チップ２の表面
上に絶縁テープ５を介して、それぞれ配置されている。
【００１２】また、７はバスバーリードである。バスバ
ーリード７は、電源に接続される２本のＬＳＩリード６
の各インナーリード６ａをボンディングパッド３に沿っ
て引き伸ばした形状であり、図３に示すように絶縁テー
プ５の厚み分だけ折り曲げて、半導体チップ２の表面上
に配置されている。また、バスバーリード７には、絶縁
テープ５上に乗り上げるようにボンディングワイヤ８が
接続される突起部７ａが複数設けられている。基準電圧
（ＧＮＤ）に接続される２本のＬＳＩリード６について
も同様の形状で、半導体チップ２の表面上に配置されて
いる。
ーリード７は、電源に接続される２本のＬＳＩリード６
の各インナーリード６ａをボンディングパッド３に沿っ
て引き伸ばした形状であり、図３に示すように絶縁テー
プ５の厚み分だけ折り曲げて、半導体チップ２の表面上
に配置されている。また、バスバーリード７には、絶縁
テープ５上に乗り上げるようにボンディングワイヤ８が
接続される突起部７ａが複数設けられている。基準電圧
（ＧＮＤ）に接続される２本のＬＳＩリード６について
も同様の形状で、半導体チップ２の表面上に配置されて
いる。
【００１３】８はボンディングワイヤである。ボンディ
ングワイヤ８は、バスバーリード７の突起部７ａとボン
ディングパッド３、および各インナーリード６ａとボン
ディングパッド３の各上面（ボンディング面）とを電気
的に接続し、各インナーリード６ａとボンディングパッ
ド３とを電気的に接続する場合、バスバーリード７を跨
ぐようにして接続される。ボンディングワイヤ８は、例
えば熱圧着による超音波振動を併用したボンディング法
を用いて接続される。また、９は樹脂である。樹脂９
は、例えばシリコンフィラーを添加したエポキシ系樹脂
からなり、半導体装置Ａが置かれる周囲環境に対して、
半導体装置Ａを構成する上記各部材を封止している。
ングワイヤ８は、バスバーリード７の突起部７ａとボン
ディングパッド３、および各インナーリード６ａとボン
ディングパッド３の各上面（ボンディング面）とを電気
的に接続し、各インナーリード６ａとボンディングパッ
ド３とを電気的に接続する場合、バスバーリード７を跨
ぐようにして接続される。ボンディングワイヤ８は、例
えば熱圧着による超音波振動を併用したボンディング法
を用いて接続される。また、９は樹脂である。樹脂９
は、例えばシリコンフィラーを添加したエポキシ系樹脂
からなり、半導体装置Ａが置かれる周囲環境に対して、
半導体装置Ａを構成する上記各部材を封止している。
【００１４】上記構成の半導体装置によれば、絶縁テー
プ５の厚さの分バスバーリード７の上面とボンディング
ワイヤ８との隙間が増えていることにより、ボンディン
グワイヤ８の結線工程、あるいは半導体装置を構成する
部材を樹脂によって封止する工程でボンディングワイヤ
８とバスバーリード７とが接触して電気的に短絡するこ
とが防止できる。
プ５の厚さの分バスバーリード７の上面とボンディング
ワイヤ８との隙間が増えていることにより、ボンディン
グワイヤ８の結線工程、あるいは半導体装置を構成する
部材を樹脂によって封止する工程でボンディングワイヤ
８とバスバーリード７とが接触して電気的に短絡するこ
とが防止できる。
【００１５】〔実施例２〕図４は本実施例による半導体
装置Ｂの要部断面図である。なお、実施例１と構成の同
一部分には同一符号を付して説明を省略する。
装置Ｂの要部断面図である。なお、実施例１と構成の同
一部分には同一符号を付して説明を省略する。
【００１６】本実施例の半導体装置Ｂでは、インナーリ
ード６ａの先端部は、半導体チップ２の表面上に例えば
２枚の絶縁テープ５とを介して、配置される構成とす
る。そして、バスバーリード７は、半導体チップ２の表
面上に１枚の絶縁テープ５を介して、配置される構成と
する。あるいは、インナーリード６ａの先端部が配置さ
れる部分に対して、バスバーリード７が配置される部分
をエッチング加工等を加えて薄くした絶縁テープ５を用
いる。
ード６ａの先端部は、半導体チップ２の表面上に例えば
２枚の絶縁テープ５とを介して、配置される構成とす
る。そして、バスバーリード７は、半導体チップ２の表
面上に１枚の絶縁テープ５を介して、配置される構成と
する。あるいは、インナーリード６ａの先端部が配置さ
れる部分に対して、バスバーリード７が配置される部分
をエッチング加工等を加えて薄くした絶縁テープ５を用
いる。
【００１７】こうすることにより、半導体チップの表面
に対してバスバーリード７の上面の高さは、インナーリ
ード６ａの先端部およびバスバーリード７の先端部７ａ
のボンディング面の高さよりも絶縁テープ５の１枚分だ
け低くなる。よって、バスバーリード７とボンディング
ワイヤ８との隙間が増えて、ボンディングワイヤ８とバ
スバーリード７とが接触して電気的に短絡することが防
止できる。
に対してバスバーリード７の上面の高さは、インナーリ
ード６ａの先端部およびバスバーリード７の先端部７ａ
のボンディング面の高さよりも絶縁テープ５の１枚分だ
け低くなる。よって、バスバーリード７とボンディング
ワイヤ８との隙間が増えて、ボンディングワイヤ８とバ
スバーリード７とが接触して電気的に短絡することが防
止できる。
【００１８】
【発明の効果】本発明に係わる半導体装置によれば、バ
スバーリードは、インナーリードに対して相対的に低く
されているので、バスバーリードとボンディングワイヤ
の接触によるショートを防止することができる。
スバーリードは、インナーリードに対して相対的に低く
されているので、バスバーリードとボンディングワイヤ
の接触によるショートを防止することができる。
【図１】図２に示す本発明による半導体装置におけるＸ
−Ｘ’面の断面図である。
−Ｘ’面の断面図である。
【図２】本発明による実施例１の半導体装置の平面図で
ある。
ある。
【図３】図２に示す本発明による半導体装置におけるＹ
−Ｙ’面の断面図である。
−Ｙ’面の断面図である。
【図４】本発明による実施例２の半導体装置の要部断面
図である。
図である。
Ａ、Ｂ 半導体装置 ２ 半導体チップ ３ ボンディングパッド ５ 絶縁テープ ６ ＬＳＩリード ６ａ インナーリード ６ｂ アウターリード ７ バスバーリード ８ ボンディングワイヤ ９ 樹脂
Claims (2)
- 【請求項１】 表面中央部に１列に複数のボンディング
パッドが形成された半導体チップ上に、信号を入出力す
るインナーリードと電源電圧および基準電圧をそれぞれ
供給するバスバーリードとが絶縁物を介して配置され、
前記インナーリードとバスバーリードとがボンディング
ワイヤによりボンディングパッドに結線され、これらが
樹脂によって封止されてなるリード・オン・チップ構造
の半導体装置であって、 前記バスバーリードの上面が前記インナーリードのボン
ディング面よりも低くなっていることを特徴とする半導
体装置。 - 【請求項２】 前記バスバーリードに前記ボンディング
ワイヤを接続する突起部を設け、前記インナーリードお
よび該突起部の下部の絶縁物の厚さに対して前記バスバ
ーリードの下部の絶縁物の厚さを薄くするまたはなくす
ことにより、バスバーリードの上面をインナーリードの
ボンディング面よりも低くしたことを特徴とする請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125579A JP2810626B2 (ja) | 1994-06-07 | 1994-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125579A JP2810626B2 (ja) | 1994-06-07 | 1994-06-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335818A true JPH07335818A (ja) | 1995-12-22 |
| JP2810626B2 JP2810626B2 (ja) | 1998-10-15 |
Family
ID=14913681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6125579A Expired - Fee Related JP2810626B2 (ja) | 1994-06-07 | 1994-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2810626B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750342A3 (en) * | 1995-06-21 | 1997-10-08 | Oki Electric Ind Co Ltd | Semiconductor device having the inner end of conductors disposed on the surface of a semiconductor chip |
| WO1999012203A1 (en) * | 1997-08-29 | 1999-03-11 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US6133624A (en) * | 1997-01-29 | 2000-10-17 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a lead on chip structure |
| CN110402504A (zh) * | 2017-03-15 | 2019-11-01 | 矢崎总业株式会社 | 汇流条模块以及电池组 |
-
1994
- 1994-06-07 JP JP6125579A patent/JP2810626B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750342A3 (en) * | 1995-06-21 | 1997-10-08 | Oki Electric Ind Co Ltd | Semiconductor device having the inner end of conductors disposed on the surface of a semiconductor chip |
| US5874783A (en) * | 1995-06-21 | 1999-02-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip |
| EP1396886A3 (en) * | 1995-06-21 | 2004-07-07 | Oki Electric Industry Company, Limited | Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip |
| US6133624A (en) * | 1997-01-29 | 2000-10-17 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a lead on chip structure |
| WO1999012203A1 (en) * | 1997-08-29 | 1999-03-11 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US6297544B1 (en) | 1997-08-29 | 2001-10-02 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| CN110402504A (zh) * | 2017-03-15 | 2019-11-01 | 矢崎总业株式会社 | 汇流条模块以及电池组 |
| CN110402504B (zh) * | 2017-03-15 | 2021-09-28 | 矢崎总业株式会社 | 汇流条模块以及电池组 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2810626B2 (ja) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054754A (en) | Multi-capacitance lead frame decoupling device | |
| US7432128B2 (en) | Method of making semiconductor device | |
| JP2509422B2 (ja) | 半導体装置及びその製造方法 | |
| KR940007649B1 (ko) | 반도체 패키지 | |
| JP3643706B2 (ja) | 半導体装置 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10256470A (ja) | 半導体装置 | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5992556A (ja) | 半導体装置 | |
| JPH07335818A (ja) | 半導体装置 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JP3439890B2 (ja) | 半導体装置及びその製造方法 | |
| KR950014116B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000124392A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH05315529A (ja) | 樹脂封止型半導体装置 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPH0318344B2 (ja) | ||
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH0629454A (ja) | 半導体デバイス | |
| JPH05291478A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |