KR950003908B1 - 반도체 리드 프레임 - Google Patents

반도체 리드 프레임 Download PDF

Info

Publication number
KR950003908B1
KR950003908B1 KR1019920002797A KR920002797A KR950003908B1 KR 950003908 B1 KR950003908 B1 KR 950003908B1 KR 1019920002797 A KR1019920002797 A KR 1019920002797A KR 920002797 A KR920002797 A KR 920002797A KR 950003908 B1 KR950003908 B1 KR 950003908B1
Authority
KR
South Korea
Prior art keywords
semiconductor
chip
lead frame
lead
inner lead
Prior art date
Application number
KR1019920002797A
Other languages
English (en)
Other versions
KR930018703A (ko
Inventor
오동렬
정현조
권홍규
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920002797A priority Critical patent/KR950003908B1/ko
Priority to JP4306906A priority patent/JP2507855B2/ja
Priority to US08/006,202 priority patent/US5250840A/en
Publication of KR930018703A publication Critical patent/KR930018703A/ko
Application granted granted Critical
Publication of KR950003908B1 publication Critical patent/KR950003908B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 리드 프레임
제1도는 종래의 LOC용 리드 프레임의 평면도이고,
제2도는 이 발명에 따른 LOC용 리드 프레임의 평면도이다.
이 발명은 반도체 리드 프레임에 관한 것으로, 특히 십자형으로 배열 형성된 칩 본딩 패드를 이용하여 디바이스의 신뢰성 향상 및 특성을 개선할 수 있는 반도체 리드 프레임에 관한 것이다.
현재 반도체 소자는 대형화, 다기능화, 고집적화를 꾸준히 하고 있다. 따라서 이것을 탑재하는 리드 프레임은 한층 더 다핀화가 요구되고 있다. 그리고 일반적으로 반도체 패키징 기술은 리드 프레임의 다이패드에 에폭시등의 접착제 물질을 도포한 후 반도체 칩을 탑재하는 방법이 이용되었다.
그러나 근래에 와서는 반도체 패키지를 더욱 소형화하기 위하여 다이패드를 제거하고 칩위에 리드를 직접 부착할 수 있는 즉 다이패드가 없는 칩 온리드(Chip on Lead; 이하 COL이라 한다)나 리드 온 칩(Lead on Chip; 이하 LOC라 한다)용 리드 프레임을 사용하고 있다. 이를테면 다이패드로 인한 반도체 신뢰성 문제 및 패키지 디자인의 제약으로 COL 또는 LOC용 리드 프레임을 사용하고 있다.
나아가서는 다양화되는 패키지로의 전개상 LOC는 칩의 패드 위치 변경을 필요로하지 않는다는 이점이 있다. 또 다품종 패키지로 양산성을 유지하면서 전개하기 위해서는 칩의 패드 위치를 품종별로 변경시키지 않고 대응할 수 있는 LOC가 유리하다.
이와 같은 LOC용 리드 프레임에 있어서 종래 칩 본딩 패드가 일자형으로 배열된 LOC용 리드 프레임은 제1도에 도시한 바와 같이, 주변에 회로 및 여러개의 외부단자가 형성된 사각형상의 반도체 칩(10)와, 중간부분이 돌출된 형태이며 폭이 가늘고 간격의 폭이 넓게 형성된 내부리드(12)와, 상기 내부리드(12)와 접속되어 있으며 내부리드부(12)에서 멀어지는 방향으로 연장하는 외부리드부(14)로 되는 여러개의 리드(16)와, 상기 리드(16)의 주위에 형성된 버스바(24)와, 상기 반도체 칩(10)과 내부리드부(12) 사이에 개재해서 전기적으로 절연하기 위한 적어도 1개의 절연체(18)와, 상기 외부단자와 내부리드를 전기적으로 접속하기 위한 금속 와이어(20)와, 내부리드부(14)의 끝단으로부터 근접된 접속하기 위한 금속 와이어(20)와, 내부리드부(14)의 끝단으로부터 근접된 부분 즉 반도체 칩(10)의 중앙부에 일자형으로 배열 형성된 칩의 본딩 패드(22)와, 내부리드부(12)를 지지하는 지지내(Support Bar)(26)로 구성되었다.
그러나 이와 같이 구성된 반도체 리드 프레임(30)은 로우 핀 카운트(Low pin count) 패키지에 적용할 때에는 어려운 문제점이 없으나 다 핀 카운트(High pin count) 패키지에 적용할 때는 칩의 크기가 상대적으로 커져야 하는 문제점이 있었다. 따라서 칩 크기의 증대에 따른 코스트(cost) 몇 디바이스(Device)의 특성이 좋지않게 되는 문제점이 있었다.
이 발명의 목적은 상기 설명한 종래 기술의 문제점을 극복하기 위하여 십자형으로 배열 형성된 칩 본딩 패드를 이용함으로서 반도체 조립 공정에서 신뢰성 향상 및 디바이스의 특성을 개선시킬 수 있는 반도체 리드 프레임을 제공하는 것이다.
이 발명의 목적은 리드 프레임의 설계 및 칩 본딩 패드의 배열 자유도를 증대시킬 수 있는 반도체 리드 프레임을 제공하는 것이다. 이 발명의 다른 목적은 버스바를 다수개까지 자유롭게 설계할 수 있는 반도체 리드 프레임을 제공하는 것이다.
이 발명에 따른 반도체 리드 프레임은 주변에 회로 및 여러개의 외부단자가 형성된 사각형상의 반도체 칩과, 내부리드부와 상기 내부리드부와 접촉되어 있으며 내부리드에서 멀어지는 방향으로 연장하는 외부리드부로 되는 여러개의 리드와, 상기 리드의 주위에 형성된 버스바와 상기 반도체 칩과 내부리드부 사이에 개재해서 전기적으로 절연화하기 위한 적어도 1개의 절연체와, 상기 외부단자와 내부리드를 전기적으로 접속하기 위한 금속 와이어를 포함하는 반도체 리드 프레임으로서 상기 외부단자와 내부리드를 전기적으로 접속하기 위하여 다수개의 칩 본딩 패드를 십자형으로 배열 형성시킨 십자형태의 칩 본딩 패드를 구비한다. 또한, 이 발명의 반도체 리드 프레임은 십자형태로 배열 형성된 칩 본딩 패드를 사용할때 최대한 많은 핀의 배열이 가능하며, 또 버스바를 다수개 설계할 수 있다.
이와 같이 구성된 이 발명의 반도체 리드 프레임을 첨부된 도면과 관련하여 상세히 설명하면 다음과 같다.
제2도는 이 발명에 따른 반도체 리드 프레임의 평면도이다.
반도체 리드 프레임(60)은 최대한 많은 핀의 배열이 가능할 수 있도록 십자형태의 칩 본딩 패드(52)를 구비하게 된다. 상기 칩 본딩 패드(52)는 일정한 간격으로 배치되지만 사용자의 사용목적에 따라서 예정된 간격으로 배열할 수 있다. 또한 반도체 리드 프레임(60)은 30°~60°정도 경사지게 형성된 내부리드부(42)를 구비한다. 또한 반도체 리드 프레임(60)은 사용자의 의도에 따라서 저항이 감소되는 효과를 크게하기 위해 사용되는 버스바(54)를 2개에서 4개 정도까지 자유롭게 설계할 수 있다.
이와 같이 구성된 반도체 리드 프레임(60)은 내부리드부(42)의 끝단과 십자형으로 배열 형성된 칩 본딩패드(52)를 전기적으로 접속하기 위해 금속 와이어(50)로 와이어 본딩할 수 있다. 또한 리드(46)의 주위에 형성된 버스바(54)와 십자형으로 배열 형성된 칩 본딩 패드(52)를 전기적으로 접속하는 와이어 본딩을 할 수 있다. 따라서 반도체 칩(40)과 리드(46)의 와이어 본딩 부위가 증가하게 됨으로써 와이어 본딩부의 선택이 자유롭게 된다. 또한 패키지의 고집적화 및 고용량화를 실현할 수 있다.
이 발명에 의한 반도체 리드 프레임에 의하면 상술한 바와 같이 최근의 고집적화되어 있는 반도체 소자에 대응하여 다핀의 반도체 장치를 용이하게 형성할 수 있다. 또한 이 발명은 동일한 칩의 크기로 다핀화 LOC가 가능하며 본딩 패드의 배열 자유도가 증대되고, 패드까지의 배선의 길이를 짧게할 수 있으므로 디바이스의 노이즈(noise) 감소 및 특성을 개선할 수 있는 효과가 있다. 또한 버스바를 2개에서 4개까지 설치할 수 있으므로 버스바 설계의 자유도가 증대되는 효과가 있다. 또한 반도체 장치의 동작성에 관해서 더한 층 신뢰성을 높일 수 있다.

Claims (3)

  1. 주변에 회로 및 여러개의 외부단자가 형성된 사각형상의 반도체 칩과, 내부리드부와 상기 내부리드부와 접속되어 있으며 내부리드에서 멀어지는 방향으로 연장하는 외부리드부로 되는 여러개의 리드와, 상기 리드의 주위에 형성된 버스바와, 상기 반도체 칩과 내부리드 사이에 개재해서 전기적으로 절연하기 위한 적어도 1개의 절연체와, 상기 외부단자와 내부리드를 전기적으로 접속하기 위한 금속와이어를 포함하는 반도체 리드 프레임으로서, 상기 외부단자와 내부리드를 전기적으로 접속하기 위하여 다수개의 칩 본딩 패드를 십자형으로 배열 형성시킨 십자형태의 칩 본딩 패드를 구비한 반도체 리드 프레임.
  2. 제1항에 있어서, 상기 내부리드부는 30~60°정도 경사지게 형성할 수 있도록 한 반도체 리드 프레임.
  3. 제1항에 있어서, 상기 버스바는 2개에서 4개 정도까지 설치할 수 있도록 한 반도체 리드 프레임.
KR1019920002797A 1992-02-24 1992-02-24 반도체 리드 프레임 KR950003908B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920002797A KR950003908B1 (ko) 1992-02-24 1992-02-24 반도체 리드 프레임
JP4306906A JP2507855B2 (ja) 1992-02-24 1992-11-17 半導体装置
US08/006,202 US5250840A (en) 1992-02-24 1993-01-19 Semiconductor lead frame with a chip having bonding pads in a cross arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920002797A KR950003908B1 (ko) 1992-02-24 1992-02-24 반도체 리드 프레임

Publications (2)

Publication Number Publication Date
KR930018703A KR930018703A (ko) 1993-09-22
KR950003908B1 true KR950003908B1 (ko) 1995-04-20

Family

ID=19329409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002797A KR950003908B1 (ko) 1992-02-24 1992-02-24 반도체 리드 프레임

Country Status (2)

Country Link
JP (1) JP2507855B2 (ko)
KR (1) KR950003908B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708046B1 (ko) * 2001-10-23 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트

Also Published As

Publication number Publication date
JP2507855B2 (ja) 1996-06-19
KR930018703A (ko) 1993-09-22
JPH05283592A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
US5715147A (en) Semiconductor device having an interconnecting circuit board
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
US6780680B2 (en) Methods of fabricating multilevel leadframes and semiconductor devices
US5413970A (en) Process for manufacturing a semiconductor package having two rows of interdigitated leads
US5252853A (en) Packaged semiconductor device having tab tape and particular power distribution lead structure
US7247944B2 (en) Connector assembly
KR940007649B1 (ko) 반도체 패키지
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US5250840A (en) Semiconductor lead frame with a chip having bonding pads in a cross arrangement
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
US5286999A (en) Folded bus bar leadframe
KR0135734B1 (ko) 반도체장치
US5917235A (en) Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape
US5089879A (en) Resin seal type semiconductor device
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
JPH0774278A (ja) セラミック・パッケージ組立部品
KR950003908B1 (ko) 반도체 리드 프레임
JP3174238B2 (ja) 半導体装置およびその製造方法
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
KR100209271B1 (ko) 반도체 패키지
KR100525091B1 (ko) 반도체 패키지
KR980012384A (ko) 내부리드 선단이 차별화된 리드프레임
JPH01290248A (ja) リードフレーム
JPH10313088A (ja) 半導体素子、および、半導体装置とその製造方法
JPH04163956A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110405

Year of fee payment: 17

EXPY Expiration of term