JPH05266116A - 回路データ変換方法 - Google Patents
回路データ変換方法Info
- Publication number
- JPH05266116A JPH05266116A JP3124151A JP12415191A JPH05266116A JP H05266116 A JPH05266116 A JP H05266116A JP 3124151 A JP3124151 A JP 3124151A JP 12415191 A JP12415191 A JP 12415191A JP H05266116 A JPH05266116 A JP H05266116A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- flag
- drain
- source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】トランジスタを含む階層設計された回路をシミ
ュレーションするための回路データ変換方法に関し、時
間をかけずにシミュレーションを行うことを目的とす
る。 【構成】トランジスタを含む階層構造をもつ回路データ
をメモリに格納し（ａ）、外部ピンの内部および外部か
らトランジスタのソースまたはドレインが接続している
ことを表すフラグ１，２をメモリに設け（ｂ）、トラン
ジスタをグループ化し（ｃ）、フラグ１，２がセットさ
れた階層境界に接したトランジスタを上位階層に上げる
（ｄ）、ように構成する。
ュレーションするための回路データ変換方法に関し、時
間をかけずにシミュレーションを行うことを目的とす
る。 【構成】トランジスタを含む階層構造をもつ回路データ
をメモリに格納し（ａ）、外部ピンの内部および外部か
らトランジスタのソースまたはドレインが接続している
ことを表すフラグ１，２をメモリに設け（ｂ）、トラン
ジスタをグループ化し（ｃ）、フラグ１，２がセットさ
れた階層境界に接したトランジスタを上位階層に上げる
（ｄ）、ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタを含む階
層設計された回路をシミュレーションするための回路デ
ータ変換方法に関する。トランジスタを含む階層設計さ
れた回路が仕様どおりに動作するかをシミュレーション
することが行われているが、このシミュレーションを時
間をかけずに効率的に行うことが要望されている。
層設計された回路をシミュレーションするための回路デ
ータ変換方法に関する。トランジスタを含む階層設計さ
れた回路が仕様どおりに動作するかをシミュレーション
することが行われているが、このシミュレーションを時
間をかけずに効率的に行うことが要望されている。
【０００２】
【従来の技術】図８（ａ）に示すように、回路１が複数
の階層２，３を有し、トランジスタ４，５，６をそれぞ
れ含んでいる場合、回路１が仕様どうり正しく動作する
かをシミュレーションするために、まず、図９に示すよ
うに、階層を展開する。これは、ドレイン・ソースが互
いに結合しているトランジスタ４，５，６をまとめて処
理する必要があるためである。次に、トランジスタ４，
５，６のグループ化を行い、その後、シミュレーション
を実行し、データを入力して結果を出力していた。
の階層２，３を有し、トランジスタ４，５，６をそれぞ
れ含んでいる場合、回路１が仕様どうり正しく動作する
かをシミュレーションするために、まず、図９に示すよ
うに、階層を展開する。これは、ドレイン・ソースが互
いに結合しているトランジスタ４，５，６をまとめて処
理する必要があるためである。次に、トランジスタ４，
５，６のグループ化を行い、その後、シミュレーション
を実行し、データを入力して結果を出力していた。
【０００３】こうして階層２，３を展開し、トランジス
タ４，５，６のグループ化を行った後の回路１を図８
（ｂ）に示す。図中、７がトランジスタ４，５，６のグ
ループを示す。なお、トランジスタのグループ化の他の
例を図１０に示す。図中、８，９，１０はトランジスタ
のグループである。
タ４，５，６のグループ化を行った後の回路１を図８
（ｂ）に示す。図中、７がトランジスタ４，５，６のグ
ループを示す。なお、トランジスタのグループ化の他の
例を図１０に示す。図中、８，９，１０はトランジスタ
のグループである。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の回路データ変換方法にあっては、回路がトラ
ンジスタを含んでいる場合には、回路を展開しなければ
ならないため、シミュレーションを行うのに多くの時間
が必要であるという問題点があった。本発明は、このよ
うな従来の問題点に鑑みてなされたものであって、時間
をかけずにシミュレーションを行うことができる回路デ
ータ変換方法を提供することを目的としている。
うな従来の回路データ変換方法にあっては、回路がトラ
ンジスタを含んでいる場合には、回路を展開しなければ
ならないため、シミュレーションを行うのに多くの時間
が必要であるという問題点があった。本発明は、このよ
うな従来の問題点に鑑みてなされたものであって、時間
をかけずにシミュレーションを行うことができる回路デ
ータ変換方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】本発明は、図１に示すよ
うに、トランジスタを含む階層構造をもつ回路データを
メモリに格納し（ａ）、前記回路データに対して外部ピ
ンの内部および外部から前記トランジスタのソースまた
はドレインが接続していることを表すフラグ１，２を前
記メモリに設け（ｂ）、ドレインまたはソースで結合し
ているトランジスタをグループ化し（ｃ）、前記フラグ
１，２がセットされた階層境界に接したトランジスタを
上位階層に上げて（ｄ）、シミュレーションを行うもの
である。
うに、トランジスタを含む階層構造をもつ回路データを
メモリに格納し（ａ）、前記回路データに対して外部ピ
ンの内部および外部から前記トランジスタのソースまた
はドレインが接続していることを表すフラグ１，２を前
記メモリに設け（ｂ）、ドレインまたはソースで結合し
ているトランジスタをグループ化し（ｃ）、前記フラグ
１，２がセットされた階層境界に接したトランジスタを
上位階層に上げて（ｄ）、シミュレーションを行うもの
である。
【０００６】
【作用】本発明においては、トランジスタを含む階層構
造をもつ回路を下位階層から上位階層にみてゆき、トラ
ンジスタのソースまたはドレインが階層の外に出ている
場合、他のトランジスタのソースまたはドレインと結合
しているか調べ、また、上位階層から下位階層に対して
みてゆき、同様にトランジスタのソースまたはドレイン
で結合しているか調べる。
造をもつ回路を下位階層から上位階層にみてゆき、トラ
ンジスタのソースまたはドレインが階層の外に出ている
場合、他のトランジスタのソースまたはドレインと結合
しているか調べ、また、上位階層から下位階層に対して
みてゆき、同様にトランジスタのソースまたはドレイン
で結合しているか調べる。
【０００７】そして、もう一度下位階層から上位階層に
向かってトランジスタをグループ化し、フラグ１，２が
セットされているものを上位階層に上げる。図１１
（ａ）にデータ変換前の回路１を、図１１（ｂ）にデー
タ変換後の回路１をそれぞれ示す。図１１（ｂ）に示す
ように、元の階層２Ａ，３Ａをほぼ保ったままトランジ
スタ４，５，６はグループ７としてグループ化される。
向かってトランジスタをグループ化し、フラグ１，２が
セットされているものを上位階層に上げる。図１１
（ａ）にデータ変換前の回路１を、図１１（ｂ）にデー
タ変換後の回路１をそれぞれ示す。図１１（ｂ）に示す
ように、元の階層２Ａ，３Ａをほぼ保ったままトランジ
スタ４，５，６はグループ７としてグループ化される。
【０００８】このように、階層２，３を展開する必要が
ないので、時間をかけずに高速にシミュレーションを行
うことが可能となる。
ないので、時間をかけずに高速にシミュレーションを行
うことが可能となる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図４は本発明の一実施例を示す図である。
図２において、フラグ１はモジュール（階層のこと）内
部からみたときに、トランジスタのソースまたはドレイ
ンが接続しているかどうかを表す。例えば、１なら接続
している、０なら接続していない。
する。図２〜図４は本発明の一実施例を示す図である。
図２において、フラグ１はモジュール（階層のこと）内
部からみたときに、トランジスタのソースまたはドレイ
ンが接続しているかどうかを表す。例えば、１なら接続
している、０なら接続していない。
【００１０】フラグ２はモジュール外部からみたとき
に、トランジスタのソースまたはドレインに接続してい
るかを表す。例えば、１以上なら接続している、０なら
ば接続していない。これらのフラグ１，２は、トランジ
スタを含む複数のモジュールをもつ回路データを格納し
たメモリ上に設けられる。
に、トランジスタのソースまたはドレインに接続してい
るかを表す。例えば、１以上なら接続している、０なら
ば接続していない。これらのフラグ１，２は、トランジ
スタを含む複数のモジュールをもつ回路データを格納し
たメモリ上に設けられる。
【００１１】次に本実施例のフローチャートを図３に示
す。また、実際の処理例を図４に示す。図４において、
１１〜１４はモジュールを、１５〜２０はＭＯＳトラン
ジスタを、２１は外部ピンを、それぞれ示す。フラグ１
は各外部ピン２１の内側に、フラグ２は各外部ピン２１
の外側に記入している。
す。また、実際の処理例を図４に示す。図４において、
１１〜１４はモジュールを、１５〜２０はＭＯＳトラン
ジスタを、２１は外部ピンを、それぞれ示す。フラグ１
は各外部ピン２１の内側に、フラグ２は各外部ピン２１
の外側に記入している。
【００１２】図３に示すフローチャートに基づいて処理
を説明すると、まず、ステップＳ１で外部ピンにドレイ
ン、ソースが接続していたら、フラグ１を１にする。次
に、ステップＳ２でフラグ２を０にする。これを全外部
ピンに対して繰り返し行う（ステップＳ３）。次に、ス
テップＳ４で下位モジュールにドレイン、ソースが接続
していたら、フラグ２を＋１し、ステップＳ５でドレイ
ン、ソースに接続していないが、上位階層に接続してい
る場合はそのモジュールを記憶しておく。これを全下位
モジュールに対して繰り返して行い（ステップＳ６）、
前記処理を下位モジュールから上位モジュールに対して
繰り返して行う（ステップＳ７）。こうして、処理１が
終了する。
を説明すると、まず、ステップＳ１で外部ピンにドレイ
ン、ソースが接続していたら、フラグ１を１にする。次
に、ステップＳ２でフラグ２を０にする。これを全外部
ピンに対して繰り返し行う（ステップＳ３）。次に、ス
テップＳ４で下位モジュールにドレイン、ソースが接続
していたら、フラグ２を＋１し、ステップＳ５でドレイ
ン、ソースに接続していないが、上位階層に接続してい
る場合はそのモジュールを記憶しておく。これを全下位
モジュールに対して繰り返して行い（ステップＳ６）、
前記処理を下位モジュールから上位モジュールに対して
繰り返して行う（ステップＳ７）。こうして、処理１が
終了する。
【００１３】処理１が終了すると、図４（ａ）の初期回
路から図４（ｂ）の回路になる。図示のように、フラグ
１，２がセットされている外部ピン２１は２１Ａと２１
Ｂである。次に、ステップＳ８で記憶していた下位モジ
ュールを取り出し、ステップＳ９でそのモジュールに接
続していた外部ピンのフラグ２が１以上ならば、そのモ
ジュールのピンのフラグ２を＋１する。
路から図４（ｂ）の回路になる。図示のように、フラグ
１，２がセットされている外部ピン２１は２１Ａと２１
Ｂである。次に、ステップＳ８で記憶していた下位モジ
ュールを取り出し、ステップＳ９でそのモジュールに接
続していた外部ピンのフラグ２が１以上ならば、そのモ
ジュールのピンのフラグ２を＋１する。
【００１４】これを記憶していたモジュールに対して繰
り返し行い（ステップＳ１０）、この処理を上位モジュ
ールから下位モジュールに対して繰り返して行う（ステ
ップＳ１１）。こうして、処理２が終了する。処理２が
終了した状態は、図４（ｃ）に示される。図中外部ピン
２１Ｃのフラグ１，２は１，０であったものが１，１に
セットされる。
り返し行い（ステップＳ１０）、この処理を上位モジュ
ールから下位モジュールに対して繰り返して行う（ステ
ップＳ１１）。こうして、処理２が終了する。処理２が
終了した状態は、図４（ｃ）に示される。図中外部ピン
２１Ｃのフラグ１，２は１，０であったものが１，１に
セットされる。
【００１５】次に、ステップＳ１２でトランジスタをグ
ループ化し、ステップＳ１３でフラグ２が１以上の外部
ピンに接続しているトランジスタを上位階層に展開す
る。この処理を下位モジュールから上位モジュールに対
して繰り返して行う（ステップＳ１４）。こうして、処
理３が終了する。処理３が終了した状態は、図４（ｄ）
に示される。図中２２〜２４はトランジスタグループを
示す。すなわち、階層であるモジュール１２，１３を保
持した状態でトランジスタ１５，１６〜１８，１９〜２
０のグループ化を行うことができる。従来のように階層
を展開する時間が必要でないので、高速にシミュレーシ
ョンを行うことができる。
ループ化し、ステップＳ１３でフラグ２が１以上の外部
ピンに接続しているトランジスタを上位階層に展開す
る。この処理を下位モジュールから上位モジュールに対
して繰り返して行う（ステップＳ１４）。こうして、処
理３が終了する。処理３が終了した状態は、図４（ｄ）
に示される。図中２２〜２４はトランジスタグループを
示す。すなわち、階層であるモジュール１２，１３を保
持した状態でトランジスタ１５，１６〜１８，１９〜２
０のグループ化を行うことができる。従来のように階層
を展開する時間が必要でないので、高速にシミュレーシ
ョンを行うことができる。
【００１６】次に、図５〜図７は本発明の他の実施例を
示す図である。本実施例は、図５に示すように、フラグ
１，２に加えてフラグ３をメモリ上に設けている。フラ
グ３は、参照している下位モジュールの特定のピンに接
続しているトランジスタを展開するかどうかを表す。
示す図である。本実施例は、図５に示すように、フラグ
１，２に加えてフラグ３をメモリ上に設けている。フラ
グ３は、参照している下位モジュールの特定のピンに接
続しているトランジスタを展開するかどうかを表す。
【００１７】図７（ａ）に示すように、回路２５が複数
の同一モジュール２６，２７を有している場合、モジュ
ール２６，２７が複数であるというデータはメモリ上に
格納されるが、接続データのメモリ上の番地が同一であ
るため、図示のように、モジュール２６の外部ピン２８
のフラグ１，２は１，０にセットされずに、モジュール
２７の外部ピン２９のフラグ１，２と同様に１，１にセ
ットされ、また、モジュール２７の外部ピン３０のフラ
グ１，２は１，０にセットされずに、モジュール２６の
外部ピン３１のフラグ１，２と同様に１，１にセットさ
れる。このように、複数箇所から呼ばれているとき、フ
ラグ３によりどの外部ピンに接続したトランジスタを引
き上げるかを判断するようにしている。
の同一モジュール２６，２７を有している場合、モジュ
ール２６，２７が複数であるというデータはメモリ上に
格納されるが、接続データのメモリ上の番地が同一であ
るため、図示のように、モジュール２６の外部ピン２８
のフラグ１，２は１，０にセットされずに、モジュール
２７の外部ピン２９のフラグ１，２と同様に１，１にセ
ットされ、また、モジュール２７の外部ピン３０のフラ
グ１，２は１，０にセットされずに、モジュール２６の
外部ピン３１のフラグ１，２と同様に１，１にセットさ
れる。このように、複数箇所から呼ばれているとき、フ
ラグ３によりどの外部ピンに接続したトランジスタを引
き上げるかを判断するようにしている。
【００１８】次に、本実施例のフローチャートを図６に
示す。前記実施例と異なる点について説明すると、処理
１では、ステップＳ２４で下位モジュールにドレイン、
ソースが接続していたら、フラグ２を＋１し、同時にそ
のモジュールの外部ピンに対応するフラグ３に１を書き
込む。処理２では、ステップＳ２９でそのモジュールに
接続していた外部ピンのフラグ２が１以上ならば、その
モジュールの外部ピンのフラグ２を＋１し、同時にフラ
グ３に１を書き込む。
示す。前記実施例と異なる点について説明すると、処理
１では、ステップＳ２４で下位モジュールにドレイン、
ソースが接続していたら、フラグ２を＋１し、同時にそ
のモジュールの外部ピンに対応するフラグ３に１を書き
込む。処理２では、ステップＳ２９でそのモジュールに
接続していた外部ピンのフラグ２が１以上ならば、その
モジュールの外部ピンのフラグ２を＋１し、同時にフラ
グ３に１を書き込む。
【００１９】処理３では、ステップＳ３３でトランジス
タの接続情報、どのトランジスタがどのグループに属し
ているかという情報をメモリのあいているところに書き
込む。そして、ステップＳ３４で参照している下位モジ
ュールについてフラグ３の立っている外部ピンを含むト
ランジスタを自分の階層に引き上げ、下位モジュールの
残った部分を別のモジュールとして登録する。ただし、
同じ形のモジュールがすでに登録されていればこれを用
いる。
タの接続情報、どのトランジスタがどのグループに属し
ているかという情報をメモリのあいているところに書き
込む。そして、ステップＳ３４で参照している下位モジ
ュールについてフラグ３の立っている外部ピンを含むト
ランジスタを自分の階層に引き上げ、下位モジュールの
残った部分を別のモジュールとして登録する。ただし、
同じ形のモジュールがすでに登録されていればこれを用
いる。
【００２０】こうして処理した変換後の回路２５の例を
図７（ｂ）に示す。２つのモジュール２６Ａ，２７Ａが
保持されたまま、トランジスタグループ３２，３３がつ
くられる。このように、複数の同モジュールをもつ回路
の場合も、階層を展開する必要がない。したがって、時
間をかけずに高速でシミュレーションを行うことができ
る。
図７（ｂ）に示す。２つのモジュール２６Ａ，２７Ａが
保持されたまま、トランジスタグループ３２，３３がつ
くられる。このように、複数の同モジュールをもつ回路
の場合も、階層を展開する必要がない。したがって、時
間をかけずに高速でシミュレーションを行うことができ
る。
【００２１】
【発明の効果】以上説明してきたように、本発明によれ
ば、トランジスタを含む階層構造の回路に対して、階層
を展開する必要がなく、元の階層をほぼ保ったまま時間
をかけずにシミュレーションを行うことができる。
ば、トランジスタを含む階層構造の回路に対して、階層
を展開する必要がなく、元の階層をほぼ保ったまま時間
をかけずにシミュレーションを行うことができる。
【図１】本発明の原理説明図
【図２】本発明の一実施例に係るフラグを示す図
【図３】フローチャート
【図４】処理例を示す図
【図５】本発明の他の実施例に係るフラグを示す図
【図６】フローチャート
【図７】処理例を示す図
【図８】従来例の説明図
【図９】従来のフローチャート
【図１０】トランジスタのグループ化の説明図
【図１１】本発明のデータ変換の説明図
１：回路 ２，２Ａ，３，３Ａ：階層 ４，５，６：トランジスタ ７〜１０：トランジスタグループ １１〜１４：モジュール １５〜２０：トランジスタ ２１，２１Ａ〜２１Ｃ：外部ピン ２２〜２４：トランジスタグループ ２５：回路 ２６，２６Ａ，２７，２７Ａ：モジュール ２８〜３１：外部ピン ３２，３３：トランジスタグループ
Claims (2)
- 【請求項１】トランジスタを含む階層構造をもつ回路デ
ータをメモリに格納し（ａ）、前記回路データに対して
外部ピンの内部および外部から前記トランジスタのソー
スまたはドレインが接続していることを表すフラグ１，
２を前記メモリに設け（ｂ）、ドレインまたはソースで
結合しているトランジスタをグループ化し（ｃ）、前記
フラグ１，２がセットされた階層境界に接したトランジ
スタを上位階層に上げて（ｄ）、シミュレーションを行
うことを特徴とする回路データ変換方法。 - 【請求項２】トランジスタを含む複数の同一階層構造を
もつ回路データをメモリに格納し、前記回路データに対
して外部ピンの内部および外部から前記トランジスタの
ソースまたはドレインが接続していることを表すフラグ
１，２および参照している下位階層の特定の外部ピンに
接続しているトランジスタを展開するかどうかを表すフ
ラグ３をメモリに設け、ドレインまたはソースで結合し
ているトランジスタをグループ化し、前記フラグ１，
２，３がセットされた階層境界に接したトランジスタを
上位階層に上げて、シミュレーションを行うことを特徴
とする回路データ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124151A JPH05266116A (ja) | 1991-05-29 | 1991-05-29 | 回路データ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124151A JPH05266116A (ja) | 1991-05-29 | 1991-05-29 | 回路データ変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05266116A true JPH05266116A (ja) | 1993-10-15 |
Family
ID=14878203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3124151A Withdrawn JPH05266116A (ja) | 1991-05-29 | 1991-05-29 | 回路データ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05266116A (ja) |
-
1991
- 1991-05-29 JP JP3124151A patent/JPH05266116A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (ja) | 設計取り込みシステム | |
| JP3179004B2 (ja) | 論理回路検証システムおよび方法 | |
| JPH05266116A (ja) | 回路データ変換方法 | |
| JP3190514B2 (ja) | レイアウトデータ生成装置及び生成方法 | |
| JP2001044284A (ja) | 半導体装置の設計方法 | |
| JP2000113024A (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
| JP2666733B2 (ja) | 高速図形処理装置 | |
| JPH04107783A (ja) | 回路図入力方法 | |
| JP3057786B2 (ja) | レイアウト検証システム | |
| JP2606659B2 (ja) | 論理回路階層展開装置および方法 | |
| JP2757813B2 (ja) | 印刷配線板の接続情報表示方法 | |
| JP2924222B2 (ja) | 論理シミュレータ | |
| JP3191183B2 (ja) | スキャンテスト制御ゲート挿入方式 | |
| JPH05266117A (ja) | 双方向スイッチング素子の等価回路構成方法 | |
| JP2000215220A (ja) | 論理セルキャラクタライズ装置 | |
| JPS62280794A (ja) | 文字表示の制御方法 | |
| JPH0540798A (ja) | Ｃａｄ設計ライブラリにおけるデータ管理方式 | |
| JPH03211679A (ja) | 論理回路の設計方法 | |
| JPH09114871A (ja) | 回路抽出装置 | |
| JPH06236412A (ja) | 電気回路情報提示方法 | |
| JPH0683908A (ja) | 集積回路の設計データの階層構造展開方法 | |
| JPH04182874A (ja) | 論理合成方法 | |
| JPH1070192A (ja) | 半導体回路抽出装置 | |
| JPH0652256A (ja) | シミュレーションデータベース構造 | |
| JPH11272724A (ja) | 階層データの演算処理方法及び演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |