JP2000113024A - ネットリスト生成方法及びネットリスト生成装置 - Google Patents

ネットリスト生成方法及びネットリスト生成装置

Info

Publication number
JP2000113024A
JP2000113024A JP10288017A JP28801798A JP2000113024A JP 2000113024 A JP2000113024 A JP 2000113024A JP 10288017 A JP10288017 A JP 10288017A JP 28801798 A JP28801798 A JP 28801798A JP 2000113024 A JP2000113024 A JP 2000113024A
Authority
JP
Japan
Prior art keywords
module
identifier
design data
circuit design
name
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10288017A
Other languages
English (en)
Other versions
JP3476688B2 (ja
Inventor
Tadanobu Hamazaki
任布 濱崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP28801798A priority Critical patent/JP3476688B2/ja
Publication of JP2000113024A publication Critical patent/JP2000113024A/ja
Application granted granted Critical
Publication of JP3476688B2 publication Critical patent/JP3476688B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 設計作業の容易化を図るとともに、設計の信
頼性の向上を図り、しかもセルライブラリの管理を容易
に行うことのできるネットリスト生成方法およびネット
リスト生成装置を提供する。 【解決手段】 ネットアサイン定義テーブルTBおよび
複数のモジュールを階層的にリンクさせて記憶した記憶
装置40を備え、モジュールに対してネットアサイン指
定を行うと、そのモジュールからアサインサフィックス
を取得し、取得したアサインサフィックスに基づいてネ
ットアサイン定義テーブルTBにより変更規則を決定
し、決定した変更規則に従って、ネットアサイン指定を
行ったモジュールの階層およびこれより下位の階層にお
けるモジュールの回路設計データ中の電源名を変更し、
その変更内容に基づいてネットリストを生成するように
なっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路の設計に必要
な回路設計データ中のパラメータを変更する方法および
装置に係り、特に、設計作業の容易化を図るとともに、
設計の信頼性の向上を図り、しかもセルライブラリの管
理を容易に行うことのできるネットリスト生成方法およ
びネットリスト生成装置に関する。
【0002】
【従来の技術】一般に、半導体LSIを設計する際は、
その規模が大きいことから設計対象となる回路を複数の
機能ブロックに分割し、それら機能ブロックをさらに細
かいセルに分割するといった要領で、多数のセルを階層
的に結合させることにより設計対象となる回路を設計し
ている。このため、各セルの回路設計データは、それぞ
れ個々のモジュールに記録されるが、これらセルを用い
て設計される機能ブロックの回路設計データは、各セル
のモジュールを参照したかたちでモジュールに記録さ
れ、さらにこれら機能ブロックを用いて設計させる設計
対象となる回路の回路設計データは、各機能ブロックの
モジュールを参照したかたちでモジュールに記録され
る。したがって、最終的に、設計対象となる回路の回路
設計データは、回路設計データを記録した複数のモジュ
ールを、階層的にリンクさせた状態で記憶装置等に格納
される。なお、回路設計段階からレイアウト段階に移行
する際は、これら各モジュールの回路設計データを関連
付けてひとまとめにしたネットリストを生成し、このネ
ットリストを利用してレイアウト設計が行われる。
【0003】一方、半導体LSIでは、電源ノイズの影
響を最小限にするため、回路中で複数の電源を利用する
場合があり、回路設計段階後のレイアウト設計段階にお
いて、それら電源の接続状態を変更する必要が生じる場
合がある。そうした場合は、回路設計段階に戻って再度
電源の接続設定を行うのであるが、従来、回路設計デー
タ中のパラメータの一つである電源名を、設計の後に変
更する場合は、例えば、名称を変更しようとする電源を
利用したすべての回路のモジュールをそれぞれ一つずつ
読み出してコンピュータ等の画面に表示させ、画面上で
キーボード等の入力を行いながらその電源名を新たな電
源名に変更するという変更作業を、利用箇所すべてにつ
いて行っていた。
【0004】
【発明が解決しようとする課題】このように、従来のパ
ラメータを変更する手法にあっては、設計対象となる回
路の規模が小さく、名称を変更しようとする電源を利用
した回路が少ない場合は、変更作業にさほどの労力も要
さないが、設計対象となる回路の規模が大きくなり、名
称を変更しようとする電源を利用した回路が多数にわた
る場合は、変更作業が膨大となるばかりでなく、変更過
程でミスや見落としが生じやすくなる。特に、電源は、
回路の設計仕様によってまちまちであるため、共通のラ
イブラリを設けるなどして一元的に管理するのが困難で
あった。
【0005】そこで、本発明は、このような従来の技術
の有する未解決の課題に着目してなされたものであっ
て、設計作業の容易化を図るとともに、設計の信頼性の
向上を図り、しかもセルライブラリの管理を容易に行う
ことのできるネットリスト生成方法およびネットリスト
生成装置を提供することを目的としている。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る請求項1記載のネットリスト生成方法
は、回路を設計するために必要な回路設計データを含む
複数のモジュールを階層的にリンクさせて記憶手段に格
納しておき、前記各モジュールの回路設計データを関連
付けてひとまとめにしたネットリストを生成する方法で
あって、いずれかの階層における前記モジュールのモジ
ュール名に所定の識別子を与えると、前記各モジュール
を前記記憶手段から読み出し、前記識別子を与えたモジ
ュールの階層およびこれより下位の階層における前記モ
ジュールの回路設計データ中のパラメータを、前記与え
た識別子を参照して一括して変更し、前記変更したパラ
メータに基づいて前記ネットリストを生成する。
【0007】また、本発明に係る請求項2記載のネット
リスト生成方法は、請求項1記載のネットリスト生成方
法において、回路を設計するために必要な回路設計デー
タを含む複数のモジュールを階層的にリンクさせて記憶
手段に格納しておき、前記各モジュールの回路設計デー
タを関連付けてひとまとめにしたネットリストを生成す
る方法であって、異なる階層における複数の前記モジュ
ールのモジュール名のそれぞれに所定の識別子を与える
と、前記各モジュールを前記記憶手段から読み出し、前
記識別子を与えたモジュールのうち最上位のものの階層
およびこれより下位の階層における前記モジュールの回
路設計データ中のパラメータを変更する際は、自己の階
層から上位の階層を見たときに前記複数の識別子のうち
最も近い階層のモジュールのモジュール名に与えたもの
を参照して一括して行う処理と、前記識別子を与えたモ
ジュールのうち最上位のものの階層およびこれより下位
の階層における前記モジュールの回路設計データ中のパ
ラメータを、前記識別子を与えたモジュールのうち最上
位のものに与えた前記識別子を参照して一括して変更す
る処理と、を選択的に行い、前記変更したパラメータに
基づいて前記ネットリストを生成する。
【0008】さらに、本発明に係る請求項3記載のネッ
トリスト生成方法は、請求項1および2のいずれかに記
載のネットリスト生成方法において、前記記憶手段に
は、さらに、前記識別子の種別と変更規則とを対応付け
たテーブルを記憶させておき、前記パラメータの変更
は、前記与えた識別子に基づいて前記テーブルにより変
更規則を決定し、前記決定した変更規則に基づいて前記
読み出したモジュールの回路設計データ中のパラメータ
を変更する。
【0009】さらに、本発明に係る請求項4記載のネッ
トリスト生成方法は、請求項1ないし3のいずれかに記
載のネットリスト生成方法において、前記モジュール名
には、モジュール名称とモジュールサフィックスとが含
まれており、前記識別子を前記モジュールサフィックス
として与える。
【0010】さらに、本発明に係る請求項5記載のネッ
トリスト生成方法は、請求項1ないし4のいずれかに記
載のネットリスト生成方法において、前記パラメータ
は、電源名である。
【0011】一方、上記目的を達成するために、本発明
に係る請求項6記載のネットリスト生成装置は、回路を
設計するために必要な回路設計データを含む複数のモジ
ュールを階層的にリンクさせて記憶手段に格納してお
き、前記モジュールのモジュール名に所定の識別子を与
えると、前記各モジュールの回路設計データを関連付け
てひとまとめにしたネットリストを生成する装置であっ
て、前記モジュールのモジュール名から前記識別子を取
得する識別子取得手段と、前記モジュールを前記記憶手
段から読み出すモジュール読出手段と、前記識別子を取
得したモジュールの階層およびこれより下位の階層にお
ける前記モジュールの回路設計データ中のパラメータを
前記取得した識別子を参照して一括して変更するパラメ
ータ変更手段と、を備えた。
【0012】このような構成であれば、記憶手段のモジ
ュールのうちいずれかのモジュールのモジュール名に識
別子を与えると、識別子取得手段により、識別子が与え
られたモジュールからその識別子が取得され、モジュー
ル読出手段により、各モジュールが記憶手段から読み出
される。各モジュールが読み出されると、パラメータ変
更手段により、読み出されたモジュールのうち、識別子
が与えられたモジュールの階層およびこれよりも下位の
階層におけるモジュールのすべての回路設計データ中の
パラメータが、取得された識別子を参照して一括して変
更され、それら変更されたパラメータに基づいてネット
リストが生成される。
【0013】ここで、異なる階層における複数のモジュ
ールのモジュール名にそれぞれ識別子を与えた場合は、
各モジュールの回路設計データ中のパラメータは、その
変更の際に、自己の階層から上位の階層を見たときに最
も近い階層のモジュールのモジュール名に与えられた識
別子が参照されるようになっている。
【0014】また、本発明に係る請求項7記載のネット
リスト生成装置は、請求項6記載のネットリスト生成装
置において、前記記憶手段は、さらに、前記識別子の種
別と変更規則とを対応付けたテーブルを記憶しておき、
前記パラメータ変更手段は、前記取得した識別子に基づ
いて前記テーブルにより変更規則を決定し、前記決定し
た変更規則に基づいて前記モジュールの回路設計データ
中のパラメータを変更するようになっている。
【0015】このような構成であれば、パラメータ変更
手段により、取得された識別子に基づいてテーブルによ
り変更規則が決定され、決定された変更規則に基づい
て、読み出されたモジュールの回路設計データ中のパラ
メータが変更される。
【0016】さらに、本発明に係る請求項8記載のネッ
トリスト生成装置は、請求項6および7のいずれかに記
載のネットリスト生成装置において、前記モジュール名
には、モジュール名称とモジュールサフィックスとが含
まれており、前記識別子を前記モジュールサフィックス
として与えておき、前記識別子取得手段は、前記モジュ
ールのモジュールサフィックスを取得するようになって
いる。
【0017】このような構成であれば、識別子取得手段
により、モジュールのモジュールサフィックスが取得さ
れる。
【0018】さらに、本発明に係る請求項9記載のネッ
トリスト生成装置は、請求項6ないし8のいずれかに記
載のネットリスト生成装置において、前記パラメータ
は、電源名である。
【0019】このような構成であれば、パラメータ変更
手段により、読み出されたモジュールの回路設計データ
中の電源名が、取得された識別子を参照して一括して変
更される。
【0020】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図1ないし図5は、本発明に
係るネットリスト生成装置の実施の形態を示す図であ
る。
【0021】この実施の形態は、本発明に係るネットリ
スト生成装置を、レイアウトを含むすべてのCADツー
ルに必要なネットリストを生成するグローバルネットア
サイン機能を実現するのに適用したものであって、具体
的には、回路を設計するために必要な回路設計データを
含む複数のモジュールを階層的にリンクさせた状態にお
いて、モジュールに対してネットアサイン指定を行うこ
とにより、各モジュールの回路設計データ中の電源名を
一括して変更する場合について適用したものである。
【0022】まず、本発明に係るネットリスト生成装置
の構成を説明する。図1は、本発明に係るネットリスト
生成装置の構成を示すブロック図である。
【0023】コンピュータ10は、図1に示すように、
所定のプログラムに基づいて演算およびシステム全体を
制御するCPU12と、所定領域にあらかじめCPU1
2のプログラム等を格納しているROM14と、ROM
14等から読み出したデータやCPU12の演算過程で
必要な演算結果を格納するためのRAM16と、RAM
16の特定領域に格納されているデータを画像信号に変
換して出力するCRTC18と、外部装置とのデータの
入出力を媒介するI/F20と、で構成されており、こ
れらは、データを転送するための信号線であるバス29
で相互にかつデータ授受可能に接続されている。
【0024】I/F20には、外部装置として、ヒュー
マンインターフェースとしてデータの入力が可能なキー
ボードやマウス等からなる入力装置30と、モジュール
等を格納する記憶装置40と、が接続されている。
【0025】RAM16は、特定領域として、表示装置
50に表示するための表示用データを格納するVRAM
17を有しており、VRAM17は、CPU12とCR
TC18とで独立にアクセスが可能となっている。
【0026】CRTC18には、出力した画像信号を画
面に表示する表示装置50が接続されており、CRTC
18は、VRAM17に格納されている表示用データを
先頭アドレスから所定周期で順次読み出し、読み出した
表示用データを画像信号に変換して表示装置50に出力
するようになっている。
【0027】次に、記憶装置40に格納されているデー
タについて図2を参照しながら説明する。図2は、ネッ
トアサイン定義テーブルの構成を示す図である。
【0028】記憶装置40には、複数のモジュールが階
層的にリンクさせられて記憶されている。モジュールの
回路設計データには、別のモジュールを利用した回路素
子(インスタンス)が含まれている場合があり、この場
合、モジュールには、利用するインスタンスであるモジ
ュールを特定するために、そのモジュール名が記録され
ている。すなわち、モジュールが階層的にリンクさせら
れた状態とは、あるモジュールの回路設計データにイン
スタンスが含まれ、そのインスタンスであるモジュール
の回路設計データにもさらにインスタンスが含まれてい
る状態をいう。
【0029】さらに、記憶装置40には、図2に示すよ
うに、モジュールに対して行うネットアサイン指定によ
ってモジュールの回路設計データ中の電源名をどのよう
に変更するかを規定したネットアサイン定義テーブルT
Bが記憶されている。モジュールに対して行うネットア
サイン指定とは、所定の変更規則に従ってモジュールの
回路設計データ中の電源名を変更することを指示するた
めのアサインサフィックスを、モジュールのサフィック
ス名として与えることである。すなわち、ネットアサイ
ン定義テーブルTBは、このようなアサインサフィック
スと変更規則とを対応付けたものを複数登録したテーブ
ルである。例えば、図2中、アサインサフィックス“.
A”は、電源名“VDD”を電源名“DRVDD”に変更
し、電源名“VSS”を電源名“DRVSS”に変更し、電
源名“BVDD”を電源名“DRVDD”に変更することを
指示するためのものである。
【0030】次に、CPU12の構成およびここで実行
される処理を図3を参照しながら説明する。図3は、回
路の設計およびレイアウトを行うための処理を示すフロ
ーチャートである。
【0031】CPU12は、マイクロプロセッシングユ
ニットMPU等からなり、回路の設計およびレイアウト
を行うときは、ROM14の所定領域に格納されている
所定のプログラムを起動させ、図3のフローチャートに
示す処理を実行するようになっている。
【0032】まず、回路の設計およびレイアウトを行う
ための処理について、例を挙げて説明する。CPU12
においてこの処理が実行されると、図3に示すように、
ステップS100に移行して、一般の電源名を用いて回
路の設計および設計検証を行い、ステップS102に移
行して、ネットアサイン定義テーブルTBを作成し、ス
テップS104に移行して、最上位の階層におけるモジ
ュールに対してのみネットアサイン指定を行い、ステッ
プS106に移行して、本発明に係るネットリスト生成
処理を行って各階層におけるモジュールの回路設計デー
タ中の電源名を変更し、ステップS108に移行するよ
うになっている。
【0033】ステップS108では、レイアウトおよび
レイアウト検証を行い、ステップS110に移行して、
電源名に関する修正があるか否かを判定し、修正がある
と判定されたとき(Yes) は、ステップS112に移行し
て、最上位の階層におけるモジュールに対してのみネッ
トアサイン指定を行い、ステップS106に戻るように
なっている。一方、ステップS110で電源名に関する
修正がないと判定されたとき(No) は、一連の処理を終
了するようになっている。
【0034】次に、上記ステップS102、S104、
S106、S112の各処理の詳細を図4を参照しなが
ら説明する。
【0035】ネットアサイン定義テーブル作成ステップ
S102は、詳細には図4のステップS200、S20
2、S204、S206、S208で表される処理が行
われる。すなわち、ステップS102では、図4に示す
ように、ステップS200に移行して、ネットアサイン
定義テーブルTBを記憶装置40からRAM16に読み
出し、ステップS202に移行して、ネットアサイン定
義テーブルTBの内容を更新するか否かを設計者に表示
する。ネットアサイン定義テーブルTBの内容を更新す
る場合(Yes) には、ステップS204に移行して、アサ
インサフィックスに対する変更規則を定義したネットア
サイン定義情報を入力装置30から入力し、ステップS
206に移行するようになっている。
【0036】ステップS206では、入力したネットア
サイン定義情報に基づいてネットアサイン定義テーブル
TBを更新し、ステップS208に移行して、更新した
ネットアサイン定義テーブルTBを記憶装置40に格納
し、ステップS202に戻るようになっている。
【0037】次に、ネットアサイン指定ステップS10
4は、図4におけるステップS210、S212、S2
14、S218で表される処理が行われる。すなわち、
ステップS202でネットアサイン定義テーブルTBの
内容を更新しない場合(No)には、ステップS210に
移行して、各モジュールを記憶装置40からRAM16
に読み出し、ステップS212に移行して、モジュール
のアサインサフィックスを更新するか否かを設計者に表
示し、更新する場合(Yes) には、ステップS214に移
行して、アサインサフィックスを入力して、パラメータ
を入力装置30から入力し、ステップS218に移行す
るようになっている。ステップS218では、更新した
モジュールを記憶装置40に格納し、ステップS212
に戻るようになっている。
【0038】さらに、ネットリスト生成処理ステップS
106は、図4におけるステップS220、S221で
表される処理が行われる。すなわち、ステップS212
でモジュールのアサインサフィックスを更新しないと設
計者が決定した場合(No) には、ステップS220に移
行して、モジュールの回路設計データ中の電源名を変更
しながらネットリストを生成する電源名変更処理を実行
し、ステップS221に移行して、電源名変更処理にお
いて生成されたネットリストを記憶装置40に格納し、
ステップS222に移行して、各種検証および自動ツー
ルの実行を行い、元の処理(ステップS108)に復帰
するようになっている。
【0039】次に、上記ステップS220の電源名変更
処理を図5を参照しながら説明する。図5は、電源名変
更処理を示すフローチャートである。
【0040】この電源名変更処理は、上位の階層から下
位の階層に向けて各モジュールの回路設計データ中の電
源名を再帰的に変更するようになっており、上記ステッ
プS220の処理を実行する際は、最上位の階層におけ
るモジュールのモジュール名と、そのモジュールに対し
てネットアサイン指定が行われているときはそのアサイ
ンサフィックス名とを引数として与えて、当該処理の呼
び出しを行う。
【0041】このようにして処理の呼び出しが行われる
と、図5に示すように、引数として与えられたモジュー
ル名が文字変数moduleに格納されるとともに、引数とし
て与えられたアサインサフィックスが文字変数ass-suff
ixに格納され、ステップS300に移行して、文字変数
moduleのモジュール名に対応したモジュールを記憶装置
40からRAM16に読み出し、ステップS302に移
行して、文字変数ass-suffixに何らかのアサインサフィ
ックスが格納されているか否かを判定し、文字変数ass-
suffixにアサインサフィックスが格納されていると判定
されたとき(Yes) は、ステップS304に移行するよう
になっている。
【0042】ステップS304では、文字変数ass-suff
ixのアサインサフィックスに基づいてネットアサイン定
義テーブルTBにより変更規則を決定し、決定した変更
規則に従ってステップS300で読み出したモジュール
の回路設計データ中のすべての電源名を変更し、ステッ
プS306に移行して、ステップS300で読み出した
モジュールの回路設計データ中のインスタンスを検索
し、ステップS308に移行して、インスタンスがある
か否かを判定し、インスタンスがあると判定されたとき
(Yes) は、ステップS310に移行するようになってい
る。
【0043】ステップS310では、文字変数cur-suff
ixに文字変数ass-suffixの内容を格納し、ステップS3
12に移行して、対象インスタンスであるモジュールに
対してネットアサイン指定が行われているか否かを判定
し、ネットアサイン指定が行われている判定されたとき
(Yes) は、ステップS314に移行して、文字変数ass-
suffixに何らかのアサインサフィックスが格納されてい
るか否か、または下位ネットアサイン指定優先設定が有
効であるか否かを判定し、文字変数ass-suffixにアサイ
ンサフィックスが格納されていないと判定されたとき、
または下位ネットアサイン指定優先設定が有効であると
判定されたとき(Yes) は、ステップS316に移行する
ようになっている。
【0044】このステップS314で、下位ネットアサ
イン指定優先設定とは、上位の階層におけるモジュール
に対してすでにネットアサイン指定が行われている場合
に、さらに下位の階層におけるモジュールに対して異な
るネットアサイン指定が行われているときに、その下位
の階層およびこれよりも下位の階層におけるモジュール
の回路設計データ中の電源名を変更する際に、上位のも
のに対して行われたネットアサイン指定よりも、下位の
ものに対して行われたネットアサイン指定を優先するか
否かの設定である。すなわち、この設定が有効の場合
は、下位のものに対して行われたネットアサイン指定が
優先されるが、この設定が無効の場合は、下位のものに
対してネットアサイン指定が行われていても、これを無
視して、上位のものに対して行われたネットアサイン指
定が優先される。この有効無効の設定は、例えば、フラ
グ変数の“0”,“1”の切換により行う。
【0045】ステップS316では、文字変数cur-suff
ixに対象インスタンスであるモジュールのアサインサフ
ィックスを格納し、ステップS318に移行して、文字
変数cur-moduleに対象インスタンスであるモジュールの
モジュール名を格納し、ステップS320に移行して、
文字変数cur-moduleおよび文字変数cur-suffixを引数と
して本電源変更処理を再帰的に呼び出し、処理が復帰し
たらステップS322に移行して、ステップS300で
読み出したモジュールの回路設計データ中の次のインス
タンスを検索し、ステップS308に戻るようになって
いる。
【0046】一方、ステップS314で、文字変数ass-
suffixにアサインサフィックスが格納されていると判定
されたとき、または下位ネットアサイン指定優先設定が
無効であると判定されたとき(No) は、ステップS31
8に移行するようになっている。
【0047】また一方、ステップS312で、対象イン
スタンスであるモジュールに対してネットアサイン指定
が行われていないと判定されたとき(No) は、ステップ
S318に移行するようになっている。
【0048】また一方、ステップS308で、ステップ
S300で読み出したモジュールの回路設計データ中に
インスタンスがないと判定されたとき(No) は、元の処
理(ステップS220またはステップS322)に復帰
するようになっている。
【0049】また一方、ステップS302で、文字変数
ass-suffixにアサインサフィックスが格納されていない
と判定されたとき(No) は、ステップS306に移行す
るようになっている。
【0050】次に、上記実施の形態の動作を図面を参照
しながら説明する。図6ないし図8は、本発明に係るネ
ットリスト生成方法の実施の形態の動作を説明するため
の図である。
【0051】いま、ステップS100において、電源名
“VDD”,“VSS”,“BVDD”,“BVSS”を用いて
回路の設計および設計検証を行った結果、図6に示すよ
うな回路が設計されたものとする。すなわち、最上位の
階層には、図6(a)に示すように、インスタンスとし
て、モジュールBLK-A と、モジュールBLK-B と、モジュ
ールBLK-C と、が含まれており、これらのうちモジュー
ルBLK-A には、図6(b)に示すように、インスタンス
として、使用する電源名として“VDD”を設定したモジ
ュールA1と、使用する電源名として“VSS”を設定した
モジュールA2と、が含まれている。さらに、モジュール
A1には、図6(c)に示すように、インスタンスとし
て、モジュールDF1 と、インバータ回路としてのモジュ
ールINV1と、が含まれており、これらのうちモジュール
INV1には、図6(d)に示すように、使用する電源名と
して“VDD”,“BVDD”を設定したp型MOSと、使
用する電源名として“VSS”,“BVSS”を設定したn
型MOSと、が含まれている。
【0052】次いで、ステップS104において、図7
(a)に示すように、最上位の階層における各モジュー
ルBLK-A ,BLK-B ,BLK-C に対してネットアサイン指定
を行う。ここでは、モジュールBLK-A にアサインサフィ
ックス“.A”を与え、モジュールBLK-B にアサインサ
フィックス“.T”を与え、モジュールBLK-C にアサイ
ンサフィックス“.R”を与えるものとする。
【0053】次いで、ステップS104およびS10
6、ステップS200からS218までを経て、ネット
アサイン定義テーブルTBの更新およびモジュールの回
路設計データ中のパラメータの更新を適宜行ったものと
すると、ステップS220において、ネットアサイン定
義テーブルTBが参照され、最上位の階層およびこれよ
り下位の階層におけるモジュールの回路設計データ中の
電源名が変更される。なお、下位ネットアサイン指定優
先設定は、無効にしておく。
【0054】電源名が変更される過程を具体的に説明す
ると、まず、ステップS304において、変更対象とな
る電源名が存在しないため電源名の変更は行われない
が、最上位の階層に3つのインスタンスがあるので、ス
テップS308において、始めにモジュールBLK-A が検
出される。次いで、ステップS312において、モジュ
ールBLK-A に対してネットアサイン指定が行われている
と判定されるので、ステップS316,S318におい
て、モジュールBLK-A のアサインサフィックス“.A”
が文字変数cur-suffixに格納されるとともに、モジュー
ルBLK-A のモジュール名“BLK-A ”が文字変数cur-modu
leに格納される。そして、この文字変数cur-moduleおよ
び文字変数cur-suffixを引数として電源名変更処理が再
帰的に呼び出される。
【0055】再帰処理が実行されると、ステップS30
4において、図7(b)に示すように、ネットアサイン
定義テーブルTBのアサインサフィックス“.A”に対
応する変更規則に従って、モジュールBLK-A の回路設計
データ中、モジュールA1が使用する電源名“VDD”が新
たな電源名“DRVDD”に変更され、モジュールA2が使
用する電源名“VSS”が新たな電源名“DRVSS”に変
更される。次いで、モジュールBLK-A に2つのインスタ
ンスがあるので、始めにモジュールA1が検出され、文字
変数ass-suffixの内容、すなわちアサインサフィックス
“.A”が文字変数cur-suffixに格納され、モジュール
A1に対してネットアサイン指定が行われていないと判定
されるので、モジュールA1のモジュール名“A1”が文字
変数cur-moduleに格納される。そして、この文字変数cu
r-moduleおよび文字変数cur-suffixを引数として電源名
変更処理が再帰的に呼び出される。
【0056】再帰処理が実行されると、変更対象となる
電源名が存在しないため電源名の変更は行われないが、
図7(c)に示すように、モジュールA1に2つのインス
タンスがあるので、始めにモジュールINV1が検出され、
文字変数ass-suffixの内容が文字変数cur-suffixに格納
される。次いで、モジュールINV1に対してネットアサイ
ン指定が行われていないと判定されるので、モジュール
INV1のモジュール名“INV1”が文字変数cur-moduleに格
納される。そして、この文字変数cur-moduleおよび文字
変数cur-suffixを引数として電源名変更処理が再帰的に
呼び出される。
【0057】再帰処理が実行されると、図7(d)に示
すように、ネットアサイン定義テーブルTBのアサイン
サフィックス“.A”に対応する変更規則に従って、モ
ジュールINV1の回路設計データ中、p型MOSが使用す
る電源名“VDD”,“BVDD”が新たな電源名“DRV
DD”,“DRVDD”に変更され、n型MOSが使用する
電源名“VSS”,“BVSS”が新たな電源名“DR
SS”,“DRVSS”に変更されるが、モジュールINV1
にはインスタンスがないので、元の処理に復帰させられ
る。
【0058】処理が復帰すると、図7(c)に戻って、
モジュールA1のうちモジュールDF1についての電源名変
更処理が実行される。モジュールDF1 についての電源名
変更処理が終了すると、モジュールA1には未処理のイン
スタンスがないので、元の処理に復帰させられる。処理
が復帰すると、図7(b)に戻って、モジュールBLK-A
のうちモジュールA2についての電源名変更処理が実行さ
れる。モジュールA2についての電源名変更処理が終了す
ると、モジュールBLK-A には未処理のインスタンスがな
いので、元の処理に復帰させられる。
【0059】さらに処理が復帰すると、図7(a)に戻
って、最上位の階層においてモジュールBLK-B について
の電源名変更処理が実行されるが、モジュールBLK-B に
対してはネットアサイン指定が行われているので、これ
よりも下位の階層におけるモジュールの回路設計データ
中の電源名は、モジュールBLK-B のアサインサフィック
ス“.T”に基づいて変更される。次いで、最上位の階
層においてモジュールBLK-C についての電源名変更処理
が実行されるが、モジュールBLK-C に対してもネットア
サイン指定が行われているので、これよりも下位の階層
におけるモジュールの回路設計データ中の電源名は、モ
ジュールBLK-C のアサインサフィックス“.R”に基づ
いて変更される。モジュールBLK-C についての電源名変
更処理が終了すると、最上位の階層には未処理のインス
タンスがないので、一連の処理が終了される。
【0060】以上のように、与えたアサインサフィック
スを参照して電源名を変更しながらネットリストが生成
されるわけであるが、一連の処理が終了したのちは、ス
テップS221において、生成されたネットリストが記
憶装置40に格納される。
【0061】次に、最上位の階層におけるモジュールに
対してだけでなく、これよりも下位の階層におけるモジ
ュールA1に対してもネットアサイン指定を行った場合を
説明する。この場合、下位ネットアサイン指定優先設定
は、有効にしておく。
【0062】モジュールBLK-A の電源名を変更するまで
の動作は、上記と同様なので説明を省略し、以下では、
これ以降の動作について説明する。ステップS308に
おいてモジュールA1が検出されると、図8(b)に示す
ように、ステップS312において、モジュールA1に対
してネットアサイン指定が行われていると判定されるの
で、モジュールA1のアサインサフィックス“.D”が文
字変数cur-suffixに格納されるとともに、モジュールA1
のモジュール名“A1”が文字変数cur-moduleに格納され
る。そして、この文字変数cur-moduleおよび文字変数cu
r-suffixを引数として電源名変更処理が再帰的に呼び出
される。
【0063】再帰処理が実行されると、変更対象となる
電源名が存在しないため電源名の変更は行われないが、
図8(c)に示すように、モジュールA1に2つのインス
タンスがあるので、始めにモジュールINV1が検出され、
文字変数ass-suffixの内容が文字変数cur-suffixに格納
される。次いで、モジュールINV1に対してネットアサイ
ン指定が行われていないと判定されるので、モジュール
INV1のモジュール名“INV1”が文字変数cur-moduleに格
納される。そして、この文字変数cur-moduleおよび文字
変数cur-suffixを引数として電源名変更処理が再帰的に
呼び出される。
【0064】再帰処理が実行されると、図8(d)に示
すように、ネットアサイン定義テーブルTBのアサイン
サフィックス“.D”に対応する変更規則に従って、モ
ジュールINV1の回路設計データ中、p型MOSが使用す
る電源名“VDD”,“BVDD”が新たな電源名“D
DD”,“DVDD”に変更され、n型MOSが使用する
電源名“VSS”,“BVSS”が新たな電源名“D
SS”,“DVSS”に変更されるが、モジュールINV1に
はインスタンスがないので、元の処理に復帰させられ
る。なお、処理が復帰した後も、上記同様なので説明を
省略する。
【0065】さて、上記説明では、モジュールのサフィ
ックス名に何も設定されていない状態で、そのサフィッ
クス名にアサインサフィックスを与えると、与えられた
アサインサフィックスを参照して電源名が変更され、そ
の変更内容に基づいてネットリストが生成されたが、モ
ジュールのサフィックス名にすでにアサインサフィック
が与えられている状態で、そのアサインサフィックスを
新たなアサインサフィックに設定しなおすと、新たなア
サインサフィックスを参照して電源名が変更され、その
変更内容に基づいてネットリストが生成される。
【0066】また、モジュールのサフィックス名にすで
にアサインサフィックが与えられている状態で、そのア
サインサフィックスを削除すると、モジュールの回路設
計データ中で設定されている電源名のままで、ネットリ
ストが生成される。
【0067】このようにして、複数のモジュールを階層
的にリンクさせて記憶した記憶装置40を備え、モジュ
ールに対してネットアサイン指定を行うと、そのモジュ
ールからアサインサフィックスを取得し、取得したアサ
インサフィックスに対応する変更規則に従って、ネット
アサイン指定を行ったモジュールの階層およびこれより
下位の階層におけるモジュールの回路設計データ中の電
源名を変更するようにしたから、設計の初期段階におい
て、電源の接続関係や定義を考慮せずに設計を行い、設
計の後半段階において、電源分割を行う必要のあるモジ
ュールに対してネットアサイン指定を行って必要な電源
名を変更するだけでよいので、設計そのものが非常に容
易となるとともに、修正や変更も容易となる。また、ネ
ットアサイン指定を行ったモジュールの階層以下の階層
におけるモジュールの回路設計データ中の電源名が一括
して変更されるので、変更過程でミスや見落としが生じ
る可能性を低減することができる。さらに、ひとつのレ
イアウトに対して、設計側のセルを用意しておけばよ
く、セルライブラリの管理が容易となるし、設計データ
とレイアウトの対応が1対1なので、設計エラーが生じ
る可能性を低減することができる。
【0068】したがって、従来に比して、設計作業を容
易に行うことができるとともに、設計の信頼性を向上す
ることができ、しかもセルライブラリの管理を容易に行
うこともできる。
【0069】さらに、異なる階層における複数のモジュ
ールに対してネットアサイン指定を行うと、ネットアサ
イン指定を行ったモジュールのうち最上位のものの階層
およびこれより下位の階層におけるモジュールを記憶装
置40から読み出し、読み出した各モジュールの回路設
計データ中の電源名を変更する際は、自己の階層から上
位の階層を見たときにそれらアサインサフィックスのう
ち最も近い階層のモジュールに与えたものを参照して一
括して行う処理を、下位ネットアサイン指定優先設定の
有効/無効により選択的に行うようにしたから、モジュ
ールの回路設計データ中の電源名の変更をきめ細かく行
うことができる。
【0070】さらに、ネットアサイン定義テーブルTB
を記憶装置40に記憶しておき、取得したアサインサフ
ィックスに基づいてネットアサイン定義テーブルTBに
より変更規則を決定し、決定した変更規則に従って、読
み出したモジュールの回路設計データ中の電源名を変更
するようにしたから、所望する複数の変更規則をネット
アサイン定義テーブルTBに定義しておき、アサインサ
フィックスをサフィックス名として与えるだけで、所望
する複数の電源名を一括して変更できるので、電源名を
変更するときの手続きを簡単に行うことができるととも
に、モジュールの回路設計データ中の電源名の変更をき
め細かく行うことができる。
【0071】また、モジュールの回路設計データ中の電
源名を変更することを指示するためのアサインサフィッ
クスを、モジュールのサフィックス名として与え、電源
名を変更する際は、モジュールのサフィックスを取得
し、これに基づいて行うようにしたから、モジュールに
対してネットアサイン指定を簡単に行うことができるの
で、設計作業をさらに容易に行うことができる。
【0072】なお、上記実施の形態においては、モジュ
ールの回路設計データ中の電源名を変更するように構成
したが、これに限らず、モジュールの回路設計データ中
の他のパラメータを変更するように構成してもよい。
【0073】さらに、上記実施の形態において、図3な
いし図5のフローチャートに示す処理を実行するにあた
ってはいずれも、ROM14にあらかじめ格納されてい
るプログラムを実行する場合について説明したが、これ
に限らず、これらの手順を示したプログラムが記録され
た記録媒体から、そのプログラムをRAM16に読み込
んで実行するようにしてもよい。
【0074】ここで、記録媒体とは、RAM、ROM等
の半導体記憶媒体、FD、HD等の磁気記憶型記憶媒
体、CD、CDV、LD、DVD等の光学的読取方式記
憶媒体、MO等の磁気記憶型/光学的読取方式記憶媒体
であって、電子的、磁気的、光学的等の読み取り方法の
いかんにかかわらず、コンピュータで読み取り可能な記
録媒体であれば、あらゆる記録媒体を含むものである。
【0075】上記実施の形態において、アサインサフィ
ックスは、請求項1ないし4または請求項6ないし8記
載の識別子に対応し、記憶装置40は、請求項1ないし
4または請求項6若しくは7記載の記憶手段に対応して
いる。
【0076】
【発明の効果】以上説明したように、本発明に係る請求
項1ないし4記載のネットリスト生成方法によれば、従
来に比して、設計作業を容易に行うことができるととも
に、設計の信頼性を向上することができ、しかもセルラ
イブラリの管理を容易に行うこともできるという効果が
得られる。
【0077】また、本発明に係る請求項2記載のネット
リスト生成方法によれば、回路設計データ中のパラメー
タの変更をきめ細かく行うことができるという効果も得
られる。
【0078】さらに、本発明に係る請求項3記載のネッ
トリスト生成方法によれば、パラメータを変更するとき
の手続きを簡単に行うことができるとともに、回路設計
データ中のパラメータの変更をきめ細かく行うことがで
きるという効果も得られる。
【0079】さらに、本発明に係る請求項4記載のネッ
トリスト生成方法によれば、パラメータを変更するとき
の手続きをさらに簡単に行うことができるという効果も
得られる。
【0080】さらに、本発明に係る請求項5記載のネッ
トリスト生成方法によれば、回路設計データ中の電源名
を変更する場合に好適に適用することができるという効
果も得られる。
【0081】一方、本発明に係る請求項6ないし9記載
のネットリスト生成装置によれば、従来に比して、設計
作業を容易に行うことができるとともに、設計の信頼性
を向上することができ、しかもセルライブラリの管理を
容易に行うこともできるという効果が得られる。
【0082】また、本発明に係る請求項7記載のネット
リスト生成装置によれば、パラメータを変更するときの
手続きを簡単に行うことができるとともに、回路設計デ
ータ中のパラメータの変更をきめ細かく行うことができ
るという効果も得られる。
【0083】さらに、本発明に係る請求項8記載のネッ
トリスト生成装置によれば、パラメータを変更するとき
の手続きをさらに簡単に行うことができるという効果も
得られる。
【0084】さらに、本発明に係る請求項9記載のネッ
トリスト生成装置によれば、回路設計データ中の電源名
を変更する場合に好適に適用することができるという効
果も得られる。
【図面の簡単な説明】
【図1】本発明に係るネットリスト生成装置の構成を示
すブロック図である。
【図2】ネットアサイン定義テーブルの構成を示す図で
ある。
【図3】回路の設計およびレイアウトを行うための処理
を示すフローチャートである。
【図4】ネットリスト生成処理を示すフローチャートで
ある。
【図5】電源名変更処理を示すフローチャートである。
【図6】実施の形態の動作を説明するための図である。
【図7】実施の形態の動作を説明するための図である。
【図8】実施の形態の動作を説明するための図である。
【符号の説明】
10 コンピュータ 12 CPU 14 ROM 16 RAM 17 VRAM 18 CRTC 29 バス 30 入力装置 40 記憶装置 50 表示装置 TB ネットアサイン定義テーブル

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 回路を設計するために必要な回路設計デ
    ータを含む複数のモジュールを階層的にリンクさせて記
    憶手段に格納しておき、前記各モジュールの回路設計デ
    ータを関連付けてひとまとめにしたネットリストを生成
    する方法であって、 いずれかの階層における前記モジュールのモジュール名
    に所定の識別子を与えると、前記各モジュールを前記記
    憶手段から読み出し、前記識別子を与えたモジュールの
    階層及びこれより下位の階層における前記モジュールの
    回路設計データ中のパラメータを、前記与えた識別子を
    参照して一括して変更し、前記変更したパラメータに基
    づいて前記ネットリストを生成することを特徴とするネ
    ットリスト生成方法。
  2. 【請求項2】 回路を設計するために必要な回路設計デ
    ータを含む複数のモジュールを階層的にリンクさせて記
    憶手段に格納しておき、前記各モジュールの回路設計デ
    ータを関連付けてひとまとめにしたネットリストを生成
    する方法であって、 異なる階層における複数の前記モジュールのモジュール
    名のそれぞれに所定の識別子を与えると、前記各モジュ
    ールを前記記憶手段から読み出し、 前記識別子を与えたモジュールのうち最上位のものの階
    層及びこれより下位の階層における前記モジュールの回
    路設計データ中のパラメータを変更する際は、自己の階
    層から上位の階層を見たときに前記複数の識別子のうち
    最も近い階層のモジュールのモジュール名に与えたもの
    を参照して一括して行う処理と、 前記識別子を与えたモジュールのうち最上位のものの階
    層及びこれより下位の階層における前記モジュールの回
    路設計データ中のパラメータを、前記識別子を与えたモ
    ジュールのうち最上位のものに与えた前記識別子を参照
    して一括して変更する処理と、 を選択的に行い、前記変更したパラメータに基づいて前
    記ネットリストを生成することを特徴とするネットリス
    ト生成方法。
  3. 【請求項3】 請求項1及び2のいずれかにおいて、 前記記憶手段には、さらに、前記識別子の種別と変更規
    則とを対応付けたテーブルを記憶させておき、 前記パラメータの変更は、前記与えた識別子に基づいて
    前記テーブルにより変更規則を決定し、前記決定した変
    更規則に基づいて前記読み出したモジュールの回路設計
    データ中のパラメータを変更することを特徴とするネッ
    トリスト生成方法。
  4. 【請求項4】 請求項1乃至3のいずれかにおいて、 前記モジュール名には、モジュール名称とモジュールサ
    フィックスとが含まれており、前記識別子を前記モジュ
    ールサフィックスとして与えることを特徴とするネット
    リスト生成方法。
  5. 【請求項5】 請求項1乃至4のいずれかにおいて、 前記パラメータは、電源名であることを特徴とするネッ
    トリスト生成方法。
  6. 【請求項6】 回路を設計するために必要な回路設計デ
    ータを含む複数のモジュールを階層的にリンクさせて記
    憶手段に格納しておき、前記モジュールのモジュール名
    に所定の識別子を与えると、前記各モジュールの回路設
    計データを関連付けてひとまとめにしたネットリストを
    生成する装置であって、 前記モジュールのモジュール名から前記識別子を取得す
    る識別子取得手段と、前記モジュールを前記記憶手段か
    ら読み出すモジュール読出手段と、前記識別子を取得し
    たモジュールの階層及びこれより下位の階層における前
    記モジュールの回路設計データ中のパラメータを前記取
    得した識別子を参照して一括して変更するパラメータ変
    更手段と、を備えたことを特徴とするネットリスト生成
    装置。
  7. 【請求項7】 請求項6において、 前記記憶手段は、さらに、前記識別子の種別と変更規則
    とを対応付けたテーブルを記憶しておき、 前記パラメータ変更手段は、前記取得した識別子に基づ
    いて前記テーブルにより変更規則を決定し、前記決定し
    た変更規則に基づいて前記モジュールの回路設計データ
    中のパラメータを変更するようになっていることを特徴
    とするネットリスト生成装置。
  8. 【請求項8】 請求項6及び7のいずれかにおいて、 前記モジュール名には、モジュール名称とモジュールサ
    フィックスとが含まれており、前記識別子を前記モジュ
    ールサフィックスとして与えておき、 前記識別子取得手段は、前記モジュールのモジュールサ
    フィックスを取得するようになっていることを特徴とす
    るネットリスト生成装置。
  9. 【請求項9】 請求項6乃至8のいずれかにおいて、 前記パラメータは、電源名であることを特徴とするネッ
    トリスト生成装置。
JP28801798A 1998-10-09 1998-10-09 ネットリスト生成方法及びネットリスト生成装置 Expired - Lifetime JP3476688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28801798A JP3476688B2 (ja) 1998-10-09 1998-10-09 ネットリスト生成方法及びネットリスト生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28801798A JP3476688B2 (ja) 1998-10-09 1998-10-09 ネットリスト生成方法及びネットリスト生成装置

Publications (2)

Publication Number Publication Date
JP2000113024A true JP2000113024A (ja) 2000-04-21
JP3476688B2 JP3476688B2 (ja) 2003-12-10

Family

ID=17724741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28801798A Expired - Lifetime JP3476688B2 (ja) 1998-10-09 1998-10-09 ネットリスト生成方法及びネットリスト生成装置

Country Status (1)

Country Link
JP (1) JP3476688B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189765A (ja) * 2000-12-21 2002-07-05 Asahi Kasei Microsystems Kk 半導体装置の設計支援装置及びその支援方法
JP2003058593A (ja) * 2001-08-15 2003-02-28 Ricoh Co Ltd ネットリスト作成装置及びプログラム
KR100486274B1 (ko) * 2002-10-24 2005-04-29 삼성전자주식회사 집적회로 장치 설계용 네트리스트 작성 방법
JP2006113633A (ja) * 2004-10-12 2006-04-27 Ricoh Co Ltd 多電源レイアウト用回路データ作成装置及びその回路データ作成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189765A (ja) * 2000-12-21 2002-07-05 Asahi Kasei Microsystems Kk 半導体装置の設計支援装置及びその支援方法
JP2003058593A (ja) * 2001-08-15 2003-02-28 Ricoh Co Ltd ネットリスト作成装置及びプログラム
KR100486274B1 (ko) * 2002-10-24 2005-04-29 삼성전자주식회사 집적회로 장치 설계용 네트리스트 작성 방법
JP2006113633A (ja) * 2004-10-12 2006-04-27 Ricoh Co Ltd 多電源レイアウト用回路データ作成装置及びその回路データ作成方法
JP4496055B2 (ja) * 2004-10-12 2010-07-07 株式会社リコー 多電源レイアウト用回路データ作成装置及びその回路データ作成方法

Also Published As

Publication number Publication date
JP3476688B2 (ja) 2003-12-10

Similar Documents

Publication Publication Date Title
US11847397B1 (en) Barycenter compact model to determine IR drop exact solution for circuit network
US5696693A (en) Method for placing logic functions and cells in a logic design using floor planning by analogy
US7543262B2 (en) Analog layout module generator and method
US7257799B2 (en) Flexible design for memory use in integrated circuits
JP3027009B2 (ja) 設計取り込みシステム
US7159202B2 (en) Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages
US20030014201A1 (en) Floor plan development electromigration and voltage drop analysis tool
JP2995963B2 (ja) 階層的回路データベース最適化装置及び階層的回路データベース最適化方法
US20060059447A1 (en) Integrated circuit design support apparatus, integrated circuit design support method, and integrated circuit design support program
US8234612B2 (en) Cone-aware spare cell placement using hypergraph connectivity analysis
WO2002027928A2 (en) Method and apparatus for tolerating defects in a programmable logic device using runtime parameterizable cores
US11853680B2 (en) Incremental routing based pin assignment
US8438530B2 (en) Connection navigation in electronic design automation
US7086019B2 (en) Systems and methods for determining activity factors of a circuit design
JP2010257164A (ja) 半導体集積回路装置の設計方法およびプログラム
US7904856B2 (en) Arrangement handling commands as control system behaviors and data system behaviors
US10311192B2 (en) System and method for power verification using efficient merging of power state tables
JPH06274568A (ja) 階層図形データの展開方法
JP2000113024A (ja) ネットリスト生成方法及びネットリスト生成装置
KR100486274B1 (ko) 집적회로 장치 설계용 네트리스트 작성 방법
US7721171B2 (en) Scheme to optimize scan chain ordering in designs
US11416661B2 (en) Automatic derivation of integrated circuit cell mapping rules in an engineering change order flow
JP6981296B2 (ja) バス配線探索プログラム、バス配線探索方法および情報処理装置
US20230016865A1 (en) Diagnosis of inconsistent constraints in a power intent for an integrated circuit design
van der Wolf et al. An enhanced flow model for constraint handling in hierarchical multi-view design environments

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030909

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 10

EXPY Cancellation because of completion of term