JPH05211271A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05211271A
JPH05211271A JP1487792A JP1487792A JPH05211271A JP H05211271 A JPH05211271 A JP H05211271A JP 1487792 A JP1487792 A JP 1487792A JP 1487792 A JP1487792 A JP 1487792A JP H05211271 A JPH05211271 A JP H05211271A
Authority
JP
Japan
Prior art keywords
semiconductor device
island
package
chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1487792A
Other languages
English (en)
Inventor
Kenji Iwata
健二 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1487792A priority Critical patent/JPH05211271A/ja
Publication of JPH05211271A publication Critical patent/JPH05211271A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】樹脂封止型半導体装置を急熱する際に発生する
樹脂内部クラックの防止を目的とする。 【構成】半導体チップ１をダイマウントするためのリー
ドフレームのアイランド部２の面積を小さくすることに
より、半導体装置に占める封止用樹脂の容積比率を大き
くし、内部膨張に対する機械的強度を高める。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に関し、特にリードフレームに関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置のリードフ
レームのアイランド部２は、図２（ａ），（ｂ）に示す
ように、ダイマウントされる半導体チップ１より大きな
サイズを有している。
【０００３】
【発明が解決しようとする課題】この従来のリードフレ
ームでは、アイランド部の大きさが半導体チップより大
きいために半導体装置のパッケージ容積に占める封止用
樹脂の容積比が相対的に小さくなり、且つアイランド端
からパッケージ端までの距離が小さくなる。このため半
導体装置をボードアセンブリする際の熱ストレスによ
り、半導体装置のパッケージ内部にクラックが入り易い
という問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
リードフレームのアイランド部の面積が半導体チップの
面積より小さくなっており、半導体装置パッケージ容積
に占める封止用樹脂の容積比が大きくなっており、且つ
アイランド部端からパッケージ端までの距離が大きくな
っている。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）は、本発明の第１の実施例の半導体装置
の内部上面図であり、図１（ｂ）は断面図である。半導
体チップ１は、リードフレームのアイランド部２にダイ
マウントされ、封止用樹脂３によりパッケージが構成さ
れている。本実施例では、リードフレームのアイランド
部２の面積が半導体チップ１の面積より小さくなってい
る。この構成により半導体装置に占める封止用樹脂の比
率が多くなるので樹脂クラックが生じにくくなる。
【０００６】図３は本発明の第２の実施例の内部上面図
である。半導体チップ１はリードフレームのアイランド
部２’にダイマウントされている。本実施例のアイラン
ド部２’には複数のコ字形のくい込みが設けてある。こ
のようにアイランド部にくい込みを入れることにより上
記第１の実施例と同様の効果を得ている。なお、このく
い込みの形状、くい込みの個所及び箇数を変えても同様
の効果が得られることは言うまでもない。
【０００７】
【発明の効果】以上説明したように本発明は、リードフ
レームアイランド部の面積を小さくすることにより、半
導体パッケージの容積に占める封止用樹脂の割合を大き
くし、半導体装置の急激な加熱時に予想される樹脂クラ
ックに際する機械的強度を上げるという効果を有する。
【図面の簡単な説明】
【図１】（ａ），（ｂ）はそれぞれ本発明の第１の実施
例の上面図と断面図である。
【図２】（ａ），（ｂ）は、それぞれ従来技術を用いた
半導体装置の上面図と断面図である。
【図３】本発明の第２の実施例の上面図である。
【符号の説明】
１ 半導体チップ ２，２′ リードフレームアイランド部 ３ 封止用樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止型の半導体装置において、半導
    体チップのダイマウント用のアイランドの面積が半導体
    チップの面積より小さいことを特徴とする半導体装置。
JP1487792A 1992-01-30 1992-01-30 半導体装置 Pending JPH05211271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1487792A JPH05211271A (ja) 1992-01-30 1992-01-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1487792A JPH05211271A (ja) 1992-01-30 1992-01-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH05211271A true JPH05211271A (ja) 1993-08-20

Family

ID=11873246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1487792A Pending JPH05211271A (ja) 1992-01-30 1992-01-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH05211271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235308B1 (ko) * 1997-06-30 1999-12-15 윤종용 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
KR100268922B1 (ko) * 1997-12-09 2000-10-16 김영환 반도체패키지및그제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163043A (ja) * 1984-09-03 1986-04-01 Toshiba Corp 半導体装置用リ−ドフレ−ム
JPS61184854A (ja) * 1985-02-13 1986-08-18 Oki Electric Ind Co Ltd 樹脂封止形半導体装置
JPS63204753A (ja) * 1987-02-20 1988-08-24 Nitto Electric Ind Co Ltd 半導体装置
JPS6480055A (en) * 1987-09-21 1989-03-24 Nec Corp Resin sealed semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163043A (ja) * 1984-09-03 1986-04-01 Toshiba Corp 半導体装置用リ−ドフレ−ム
JPS61184854A (ja) * 1985-02-13 1986-08-18 Oki Electric Ind Co Ltd 樹脂封止形半導体装置
JPS63204753A (ja) * 1987-02-20 1988-08-24 Nitto Electric Ind Co Ltd 半導体装置
JPS6480055A (en) * 1987-09-21 1989-03-24 Nec Corp Resin sealed semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235308B1 (ko) * 1997-06-30 1999-12-15 윤종용 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US6229205B1 (en) 1997-06-30 2001-05-08 Samsung Electronics Co., Ltd. Semiconductor device package having twice-bent tie bar and small die pad
KR100268922B1 (ko) * 1997-12-09 2000-10-16 김영환 반도체패키지및그제조방법

Similar Documents

Publication Publication Date Title
JPH06140563A (ja) 半導体装置
JPH04214643A (ja) 樹脂封止型半導体装置
JPH05211271A (ja) 半導体装置
JP2002076234A (ja) 樹脂封止型半導体装置
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JP2679848B2 (ja) 半導体装置
JP2943769B2 (ja) 樹脂封止半導体装置
JPH08204064A (ja) 半導体装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH06204389A (ja) 半導体装置及びその製造方法
JPH0567722A (ja) 樹脂封止型半導体装置
JPS6384143A (ja) 半導体装置
US20020140113A1 (en) Encapsulated semiconductor die package, and method for making same
JPS6344750A (ja) 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JPH01125964A (ja) リードフレーム
JPH04246849A (ja) 半導体装置
JPH0498861A (ja) 樹脂封止型半導体装置
JPH02105545A (ja) 樹脂封止型半導体装置の製造方法
JPH06244335A (ja) 樹脂封止型半導体装置
JPH04241444A (ja) 半導体装置
JPH06132475A (ja) 半導体パッケージ
JPH05243317A (ja) 半導体装置
JPH0296357A (ja) 半導体装置
JP2003133505A (ja) 半導体装置
JP2003031750A (ja) リードフレームとそれを用いた半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980113