JPH06244335A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH06244335A JPH06244335A JP2458193A JP2458193A JPH06244335A JP H06244335 A JPH06244335 A JP H06244335A JP 2458193 A JP2458193 A JP 2458193A JP 2458193 A JP2458193 A JP 2458193A JP H06244335 A JPH06244335 A JP H06244335A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- resin
- lead frame
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】リードフレームのダイパッドに簡単な追加加工
を施すことにより、ダイパッドに搭載した半導体チップ
のチップ割れを防止した信頼性の高い樹脂封止型半導体
装置を提供する。 【構成】リードフレーム２のダイパッド２ａに半導体チ
ップ１をマウントし、その周域を樹脂パッケージ３で封
止してなる樹脂封止型半導体装置において、リードフレ
ームのダイパッドに対して、チップ搭載部の周辺に凸状
の溝付け加工により補強部２ｄを形成して曲げ剛性を高
め、ダイパッドに加わる熱的，機械的ストレスが原因で
半導体チップにチップ割れが生じるのを防止する。
を施すことにより、ダイパッドに搭載した半導体チップ
のチップ割れを防止した信頼性の高い樹脂封止型半導体
装置を提供する。 【構成】リードフレーム２のダイパッド２ａに半導体チ
ップ１をマウントし、その周域を樹脂パッケージ３で封
止してなる樹脂封止型半導体装置において、リードフレ
ームのダイパッドに対して、チップ搭載部の周辺に凸状
の溝付け加工により補強部２ｄを形成して曲げ剛性を高
め、ダイパッドに加わる熱的，機械的ストレスが原因で
半導体チップにチップ割れが生じるのを防止する。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームを用い
て組立てた樹脂封止型半導体装置、特にリードフレーム
の構造に関する。
て組立てた樹脂封止型半導体装置、特にリードフレーム
の構造に関する。
【０００２】
【従来の技術】まず、本発明の実施対象となる樹脂封止
型半導体装置，およびその組立てに用いるリードフレー
ムの従来構造を図５，図６に示す。各図において、１は
半導体チップ、２はリードフレーム、３は樹脂パッケー
ジ、４は半導体チップ１と外部リード２ｂとの間を接続
したボンディングワイヤであり、金属製リボンで作られ
たリードフレーム２には半導体チップ１を搭載する平坦
面なダイパッド２ａ、外部リード２ｂ、タイバー２ｃが
パターン形成されている。
型半導体装置，およびその組立てに用いるリードフレー
ムの従来構造を図５，図６に示す。各図において、１は
半導体チップ、２はリードフレーム、３は樹脂パッケー
ジ、４は半導体チップ１と外部リード２ｂとの間を接続
したボンディングワイヤであり、金属製リボンで作られ
たリードフレーム２には半導体チップ１を搭載する平坦
面なダイパッド２ａ、外部リード２ｂ、タイバー２ｃが
パターン形成されている。
【０００３】かかる半導体装置を組立てるには、まずリ
ードフレーム２に対し、ダイパッド２ａの定位置に半導
体チップ１をマウントし、続いて半導体チップ１と外部
リード２ｂの間にワイヤ４をボンディングした後に、ト
ランスファモールドにより樹脂パッケージ３を成形して
半導体チップ１を樹脂封止し、さらにタイバーカットを
施して図１の樹脂封止型半導体装置を完成する。
ードフレーム２に対し、ダイパッド２ａの定位置に半導
体チップ１をマウントし、続いて半導体チップ１と外部
リード２ｂの間にワイヤ４をボンディングした後に、ト
ランスファモールドにより樹脂パッケージ３を成形して
半導体チップ１を樹脂封止し、さらにタイバーカットを
施して図１の樹脂封止型半導体装置を完成する。
【０００４】
【発明が解決しようとする課題】ところで、前記した従
来構造のままでは、組立時，およびプリント配線板への
製品の取付け時に次記のような不具合が多く発生する。
すなわち、リードフレーム２を採用した半導体装置で
は、樹脂パッケージ３のモールド工程，あるいは製品を
プリント配線板へねじ止めなどで取付ける際に、リード
フレームのダイパッドに大きな熱的，ないし機械的なス
トレスが加わる。このためにリードフレームの板厚が薄
いと熱的，機械的なストレスでダイパッドが変形（湾
曲）し、このためにダイパッドにマウントした半導体チ
ップに大きな応力が働いてチップ割れの生じることがあ
る。このチップ割れはリードフレームの板厚が薄くなる
ほど発生率が高く、このことが半導体装置の製品良品率
を低める大きな原因となっている。
来構造のままでは、組立時，およびプリント配線板への
製品の取付け時に次記のような不具合が多く発生する。
すなわち、リードフレーム２を採用した半導体装置で
は、樹脂パッケージ３のモールド工程，あるいは製品を
プリント配線板へねじ止めなどで取付ける際に、リード
フレームのダイパッドに大きな熱的，ないし機械的なス
トレスが加わる。このためにリードフレームの板厚が薄
いと熱的，機械的なストレスでダイパッドが変形（湾
曲）し、このためにダイパッドにマウントした半導体チ
ップに大きな応力が働いてチップ割れの生じることがあ
る。このチップ割れはリードフレームの板厚が薄くなる
ほど発生率が高く、このことが半導体装置の製品良品率
を低める大きな原因となっている。
【０００５】本発明は上記の点にかんがみなされたもの
であり、リードフレームのダイパッドに簡単な追加加工
を施すことにより、前記課題を解決してチップ割れの発
生を抑えた信頼性の高い樹脂封止型半導体装置を提供す
ることを目的とする。
であり、リードフレームのダイパッドに簡単な追加加工
を施すことにより、前記課題を解決してチップ割れの発
生を抑えた信頼性の高い樹脂封止型半導体装置を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置においては、リードフレームの
ダイパッドに対し、チップ搭載部の周辺に曲げ剛性を高
める補強部を形成するものとする。また、前記構成にお
ける補強部は、チップ搭載部を取り囲んでダイパッドの
板面に凹ないし凸状の溝付け加工を施すか、あるいはチ
ップ搭載部を取り囲んでダイパッドの板面に台形状の段
付け加工を施すかして形成するものとする。
に、本発明の半導体装置においては、リードフレームの
ダイパッドに対し、チップ搭載部の周辺に曲げ剛性を高
める補強部を形成するものとする。また、前記構成にお
ける補強部は、チップ搭載部を取り囲んでダイパッドの
板面に凹ないし凸状の溝付け加工を施すか、あるいはチ
ップ搭載部を取り囲んでダイパッドの板面に台形状の段
付け加工を施すかして形成するものとする。
【０００７】
【作用】上記のようにリードフレームのダイパッドに補
強部を形成したことにより、ダイパッドの曲げ剛性が増
し、熱的，機械的な曲げストレスに対して十分な抗力が
働く。これにより、樹脂パッケージのモールド形成，あ
るいはプリント配線板への製品取付け時に加わる熱的，
機械的な曲げストレスが原因で、ダイパッドに搭載した
半導体チップに割れが生じるのを回避できる。
強部を形成したことにより、ダイパッドの曲げ剛性が増
し、熱的，機械的な曲げストレスに対して十分な抗力が
働く。これにより、樹脂パッケージのモールド形成，あ
るいはプリント配線板への製品取付け時に加わる熱的，
機械的な曲げストレスが原因で、ダイパッドに搭載した
半導体チップに割れが生じるのを回避できる。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、実施例の図中で図６に対応する同一部材に
は同じ符号が付してある。図１（ａ）〜（ｃ）におい
て、半導体チップ１をマウントしたリードフレーム２の
ダイパッド２ａに対して、その板面にはチップ搭載部を
取り囲んで凸状を呈するように補強部２ｄが溝付け加工
（プレス加工）によって膨出形成されている。この補強
部２ｄは、リードフレーム２をプレスにより打ち抜く際
に同時に形成することができる。なお、その他の構造は
図６と同様である。
する。なお、実施例の図中で図６に対応する同一部材に
は同じ符号が付してある。図１（ａ）〜（ｃ）におい
て、半導体チップ１をマウントしたリードフレーム２の
ダイパッド２ａに対して、その板面にはチップ搭載部を
取り囲んで凸状を呈するように補強部２ｄが溝付け加工
（プレス加工）によって膨出形成されている。この補強
部２ｄは、リードフレーム２をプレスにより打ち抜く際
に同時に形成することができる。なお、その他の構造は
図６と同様である。
【０００９】かかる構成により、凸状の補強部２ｄがダ
イパッド２ａの曲げに対する剛性を高めるように補強リ
ブとして機能する。したがって、熱的，機械的ストレス
によるダイパッド自身の変形，並びにダイパッド２ａの
変形に起因する半導体チップ１のチップ割れが回避でき
る。図２，図３は先記した図１の応用実施例を示すもの
であり、図２の構成では、補強部２ｄとしてダイパッド
２ａの板面にはチップ搭載部を取り囲んで凹状の溝付け
加工が施されている。さらに、図３ではチップ搭載部を
取り囲むように台形状の段付き加工が施されており、い
ずれの構成でも図１の構造と同等な効果を奏する。
イパッド２ａの曲げに対する剛性を高めるように補強リ
ブとして機能する。したがって、熱的，機械的ストレス
によるダイパッド自身の変形，並びにダイパッド２ａの
変形に起因する半導体チップ１のチップ割れが回避でき
る。図２，図３は先記した図１の応用実施例を示すもの
であり、図２の構成では、補強部２ｄとしてダイパッド
２ａの板面にはチップ搭載部を取り囲んで凹状の溝付け
加工が施されている。さらに、図３ではチップ搭載部を
取り囲むように台形状の段付き加工が施されており、い
ずれの構成でも図１の構造と同等な効果を奏する。
【００１０】図４はリードフレームの板厚と半導体チッ
プの割れ発生率との関係を表したものである。すなわ
ち、発明者等はリードフレーム（ダイパッド）の板厚を
様々に変えて製作した従来構造，および本発明の構造に
よる樹脂封止型半導体装置を試料として半田耐熱試験を
行った後、樹脂パッケージを分解してダイパッドに搭載
した半導体チップの破損発生状況を調査した。その結果
によれば、図６に示した従来構造ではリードフレームの
板厚が１mm以下であるとチップ割れ発生率が高くなるの
に対し、本発明の構造を採用したものでは、チップ割れ
発生率が大幅に改善されることが確認された。
プの割れ発生率との関係を表したものである。すなわ
ち、発明者等はリードフレーム（ダイパッド）の板厚を
様々に変えて製作した従来構造，および本発明の構造に
よる樹脂封止型半導体装置を試料として半田耐熱試験を
行った後、樹脂パッケージを分解してダイパッドに搭載
した半導体チップの破損発生状況を調査した。その結果
によれば、図６に示した従来構造ではリードフレームの
板厚が１mm以下であるとチップ割れ発生率が高くなるの
に対し、本発明の構造を採用したものでは、チップ割れ
発生率が大幅に改善されることが確認された。
【００１１】
【発明の効果】以上述べたように、本発明の構成によれ
ば、リードフレームのダイパッドに簡易な補強部を形成
したことにより、半導体装置の樹脂封止工程，あるいは
製品をプリント配線板にねじ止めなどで取付ける際に加
わる熱的，機械的ストレスに対するダイパッドの曲げ抗
力を高めてダイパッドに搭載した半導体チップのチップ
割れを確実に防ぐことができ、これにより樹脂封止型半
導体装置の信頼性が大幅に向上する。
ば、リードフレームのダイパッドに簡易な補強部を形成
したことにより、半導体装置の樹脂封止工程，あるいは
製品をプリント配線板にねじ止めなどで取付ける際に加
わる熱的，機械的ストレスに対するダイパッドの曲げ抗
力を高めてダイパッドに搭載した半導体チップのチップ
割れを確実に防ぐことができ、これにより樹脂封止型半
導体装置の信頼性が大幅に向上する。
【図１】本発明実施例の構成図であり、（ａ）は半導体
チップをマウントしたリードフレームの平面図、（ｂ),
（ｃ）はそれぞれ（ａ）図における矢視Ａ−Ａ，Ｂ−Ｂ
断面図
チップをマウントしたリードフレームの平面図、（ｂ),
（ｃ）はそれぞれ（ａ）図における矢視Ａ−Ａ，Ｂ−Ｂ
断面図
【図２】図１の応用実施例を示すリードフレームの断面
図
図
【図３】図２と異なる応用実施例を示すリードフレーム
の断面図
の断面図
【図４】半田耐熱試験結果より求めたリードフレームの
板厚と半導体チップのチップ割れ発生率との関係を表す
図
板厚と半導体チップのチップ割れ発生率との関係を表す
図
【図５】本発明の実施対象となる樹脂封止型半導体装置
の外観図
の外観図
【図６】樹脂封止型半導体装置の従来構成図であり、
（ａ）は半導体チップをマウントしたリードフレームの
平面図、（ｂ）は同側面図
（ａ）は半導体チップをマウントしたリードフレームの
平面図、（ｂ）は同側面図
１ 半導体チップ ２ リードフレーム ２ａ ダイパッド ２ｂ 外部リード ２ｃ タイバー ２ｄ 補強部 ３ 樹脂パッケージ
Claims (3)
- 【請求項１】リードフレームのダイパッドに半導体チッ
プをマウントし、その周域を樹脂封止してなる樹脂封止
型半導体装置において、リードフレームのダイパッドに
対し、チップ搭載部の周辺に曲げ剛性を高める補強部を
形成したことを特徴とする樹脂封止型半導体装置。 - 【請求項２】請求項１記載の半導体装置において、補強
部として、チップ搭載部を取り囲んでダイパッドの板面
に凹ないし凸状の溝付け加工を施したことを特徴とする
樹脂封止型半導体装置。 - 【請求項３】請求項１記載の半導体装置において、補強
部として、チップ搭載部を取り囲んでダイパッドの板面
に台形状の段付け加工を施したことを特徴とする樹脂封
止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2458193A JPH06244335A (ja) | 1993-02-15 | 1993-02-15 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2458193A JPH06244335A (ja) | 1993-02-15 | 1993-02-15 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244335A true JPH06244335A (ja) | 1994-09-02 |
Family
ID=12142134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2458193A Pending JPH06244335A (ja) | 1993-02-15 | 1993-02-15 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335480B1 (ko) * | 1999-08-24 | 2002-05-04 | 김덕중 | 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지 |
| KR100771233B1 (ko) * | 2000-08-21 | 2007-10-29 | 페어차일드코리아반도체 주식회사 | 고전력용 반도체 패키지 |
-
1993
- 1993-02-15 JP JP2458193A patent/JPH06244335A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335480B1 (ko) * | 1999-08-24 | 2002-05-04 | 김덕중 | 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지 |
| KR100771233B1 (ko) * | 2000-08-21 | 2007-10-29 | 페어차일드코리아반도체 주식회사 | 고전력용 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
| US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
| JPH1131776A (ja) | 半導体チップパッケージ | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| JP2001267469A (ja) | 樹脂封止型半導体装置 | |
| JPH06244335A (ja) | 樹脂封止型半導体装置 | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| US7582974B2 (en) | Semiconductor device and method of manufacturing same | |
| US6928850B2 (en) | Method and tooling for z-axis offset of lead frames | |
| JP2679848B2 (ja) | 半導体装置 | |
| JP2705983B2 (ja) | 半導体装置の製造方法 | |
| JP3340455B2 (ja) | Ｏリングパッケージ | |
| JP2527503B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JP3793752B2 (ja) | 半導体装置 | |
| JPH07183442A (ja) | リ−ドフレ−ムの製造方法 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH0766350A (ja) | 半導体装置用リードフレーム | |
| JPH09129813A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP3069621B2 (ja) | リードフレームおよびその製造方法 | |
| JPH06260592A (ja) | 樹脂封止型半導体装置 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JPH06140558A (ja) | 半導体装置 | |
| JPH03124055A (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JPH02194640A (ja) | 樹脂封止型半導体装置 |