JP2003133505A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003133505A
JP2003133505A JP2001327689A JP2001327689A JP2003133505A JP 2003133505 A JP2003133505 A JP 2003133505A JP 2001327689 A JP2001327689 A JP 2001327689A JP 2001327689 A JP2001327689 A JP 2001327689A JP 2003133505 A JP2003133505 A JP 2003133505A
Authority
JP
Japan
Prior art keywords
heat sink
lead portion
semiconductor device
wire
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001327689A
Other languages
English (en)
Other versions
JP3991649B2 (ja
Inventor
Hidekazu Katsuyama
勝山  秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001327689A priority Critical patent/JP3991649B2/ja
Publication of JP2003133505A publication Critical patent/JP2003133505A/ja
Application granted granted Critical
Publication of JP3991649B2 publication Critical patent/JP3991649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ヒートシンクの一面上に搭載された半導体チ
ップを、ヒートシンクの周囲に設けられたリードフレー
ムにワイヤボンディングしてなる半導体装置において、
ヒートシンクとリード部との間を支持する支持具を用い
ないでワイヤボンディングを可能としつつ、ヒートシン
クを適切に大型化できるような構成を実現する。 【解決手段】 半導体装置S1は、ヒートシンク10の
一面11上に搭載された半導体チップ20と、ヒートシ
ンク10の周囲からヒートシンク10の一面11上に延
設されたリード部31を有するリードフレーム30と、
ワイヤボンディングにより形成されリード部31と半導
体チップ20とを電気的に接続するワイヤ40とを備え
る。リード部31の先端側の折り曲げ部32は、ヒート
シンク10の一面11と交差する位置関係となってお
り、ワイヤ40が接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ヒートシンクの一
面上に搭載された半導体チップを、ヒートシンクの周囲
に設けられたリードフレームにワイヤボンディングして
なる半導体装置に関する。
【0002】
【従来の技術】従来、この種の半導体装置としては、特
開2001−1442422号公報に記載のものが提案
されている。そのような半導体装置の一般的な構成を図
7に示す。
【0003】ヒートシンク10の一面(上面)11上に
半導体チップ20が搭載され、ヒートシンク10の周囲
にはリードフレーム30のリード部(インナーリード)
31が設けられ、リード部31と半導体チップ20と
は、ワイヤボンディングにより形成されたワイヤ40に
より接続されている。
【0004】そして、これら半導体チップ20、リード
部31、ヒートシンク10およびワイヤ40は、ヒート
シンク10の他面(下面)12を露出した状態で樹脂5
0により包み込まれるようにモールドされている。この
ような半導体装置においては、半導体チップ20の熱を
ヒートシンク10から放熱できるようになっている。
【0005】
【発明が解決しようとする課題】ところで、上記の半導
体装置においては、放熱性を向上させるために、上記図
7中の破線で示すように、ヒートシンク10を大型化し
たいという要望がある。このように、ヒートシンク10
を大型化すると、ヒートシンク10とリードフレーム3
0のリード部31とが重なる。すると、次に述べるよう
な問題が生じる。
【0006】図8は、従来の半導体装置におけるワイヤ
ボンディング工程を説明する説明図であり、(a)はヒ
ートシンク10とリード部31とが重なっていない状
態、(b)はヒートシンク10を大型化してヒートシン
ク10とリード部31とが重なった状態を示す。
【0007】図8(a)に示すように、半導体チップ2
0に接続されたワイヤ40は、ボンディングツール10
0によりリード部31の上まで引き回されて接続され
る。このとき、リード部31には、ボンディングツール
100が押し付けられるために、リード部31の下側に
治具110をあてがって支えている。
【0008】一方、ヒートシンク10とリード部31と
が重なった状態では、図8(b)に示すように、ヒート
シンク10の周囲からヒートシンク10の一面11上に
延設されたリード部31とヒートシンク10の一面11
との間に、さらに、支持具120を介在させる必要が生
じる。
【0009】この支持具120を介在させることによっ
て、ツール100によってワイヤ40が押し付けられた
ときに、リード部31がヒートシンク10の一面11側
へ曲がり変形することを防止する。ヒートシンク10お
よびリード部31は、両者とも良好な電気伝導体であ
り、リード部31とヒートシンク10とがショートする
危険性があるためである。
【0010】このように、ヒートシンク10とリード部
31とが重なった状態では、ワイヤボンディングを行う
際に、従来の治具110以外に、さらに支持具120を
用いる必要があり、ワイヤボンディング工程の煩雑化は
まぬがれない。
【0011】そこで、本発明は上記問題に鑑み、ヒート
シンクの一面上に搭載された半導体チップを、ヒートシ
ンクの周囲に設けられたリードフレームにワイヤボンデ
ィングしてなる半導体装置において、ヒートシンクとリ
ード部との間を支持する支持具を用いないでワイヤボン
ディングを可能としつつ、ヒートシンクを適切に大型化
できるような構成を実現することを目的とする。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、ヒートシンク(10)
と、ヒートシンクの一面(11)上に搭載された半導体
チップ(20)と、ヒートシンクの周囲からヒートシン
クの一面上に延設されたリード部(31)を有するリー
ドフレーム(30)と、リード部と半導体チップとを電
気的に接続しワイヤボンディングにより形成されたワイ
ヤ(40)とを備える半導体装置であって、リード部の
先端側が折り曲げられており、この折り曲げ部(32)
はヒートシンクの一面と交差する位置関係となってお
り、折り曲げ部にワイヤが接続されていることを特徴と
する。
【0013】それによれば、ワイヤボンディングのとき
にはボンディングツールによりリード部(31)の折り
曲げ部(32)が押されるが、その押される力の方向
は、ヒートシンク(10)の一面(11)に正対する方
向とはならない。
【0014】そのため、ワイヤボンディング時には、リ
ード部(31)の折り曲げ部(32)におけるツール側
の面(ボンディング面)とは反対側の面を治具(11
0)により支持するだけで良く、リード部(31)とヒ
ートシンク(10)の一面(11)との間に、支持具を
介在させることが不要となる。
【0015】このように、本発明によれば、リード部
(31)をヒートシンク(10)の周囲からヒートシン
クの一面(11)上に延設して、ヒートシンクとリード
部とを重なるようにしても、ヒートシンクとリード部と
の間を支持する支持具を用いないでワイヤボンディング
を可能とすることができ、ヒートシンクを適切に大型化
できるような構成を実現することができる。
【0016】また、請求項2に記載の発明では、請求項
1の半導体装置において、ヒートシンク(10)は矩形
板形状を有し、リード部(31)は、ヒートシンクの矩
形をなす4辺のうち3辺以下の周囲に配置されているこ
とを特徴とする。
【0017】それによれば、限られた装置サイズの中
で、ヒートシンク(10)を大型化するには好ましい構
成とすることができる。
【0018】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【0019】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1は本発明の実施形態に係る半導
体装置S1の概略断面構成を示す図である。
【0020】この半導体装置S1は、ヒートシンク10
と、ヒートシンク10の一面(上面)11上に搭載され
た半導体チップ20と、ヒートシンク10の周囲からヒ
ートシンク10の一面11上に延設されたリード部(イ
ンナーリード)31を有するリードフレーム30と、リ
ード部31と半導体チップ20とを電気的に接続しワイ
ヤボンディングにより形成されたワイヤ40とを備えて
いる。
【0021】そして、これら各部10〜40が、ヒート
シンク10の他面(下面)12およびリードフレーム3
0のアウターリードを露出させた状態で、樹脂50によ
り包み込まれるようにモールドされており、いわゆる樹
脂封止型半導体装置が構成されている。
【0022】ヒートシンク10は、半導体チップ20の
放熱部材として用いられ、例えば銅やアルミ等からなる
板材を採用することができる。半導体チップ20は、例
えば、電源やアクチュエータの駆動回路等として機能す
るパワー素子(パワーIC)等であり、MOSFETと
バイポーラトランジスタとが組み合わされて形成された
単結晶シリコンチップ等からなる。この半導体チップ2
0は、Agペーストやはんだ等の接合部材60を介して
ヒートシンク20に接着されている。
【0023】リードフレーム30は、例えば銅または銅
合金等からなる板材をエッチングまたはプレス等により
所定形状に加工したものであり、ヒートシンク10に対
し図示しない部位にてかしめ等によって取り付けられて
いる。なお、ヒートシンク10とリードフレーム30と
は、樹脂50のモールドにより一体化されていれば良
く、上記かしめ等による一体化がなされていなくても良
い。
【0024】リードフレーム30のリード部31は、ヒ
ートシンク10の周囲からヒートシンク10の一面11
と平行に延びてヒートシンク10の一面11上まで配置
されている。そして、樹脂50内に位置するリード部
(インナーリード)31の先端部側が折り曲げられてお
り、この折り曲げ部32はヒートシンク10の一面11
と交差する位置関係となっている。
【0025】折り曲げ部32は、リードフレーム30を
エッチングにより成形した後に、プレス等によって折り
曲げ加工するか、リードフレーム30を所定形状にプレ
ス加工するときに同時に折り曲げ加工する等により形成
することができる。本例では、折り曲げ部32は、ヒー
トシンク10の一面11側(図1中の下方側)へ折り曲
げられている。
【0026】そして、折り曲げ部32の上面と半導体チ
ップ20とが、ワイヤ40により結線され電気的に接続
されている。このワイヤ40は、金やアルミ等のワイヤ
ボンディングを行うことにより形成されている。また、
樹脂50はエポキシ系樹脂等よりなり、型等を用いて成
形されている。
【0027】このような構成を有する樹脂封止型半導体
装置S1は、例えば、回路基板の上に実装され、リード
フレーム30のアウターリードを介して当該回路基板と
電気的、機械的に接続される。
【0028】図1に示す半導体装置S1は、例えば次に
示す方法によって製造することができる。まず、ヒート
シンク10とリードフレーム30とをかしめることによ
り一体化する。次に、ヒートシンク10の一面11に、
接合部材60を介して半導体チップ20を搭載し接着す
る。
【0029】次に、ワイヤボンディングを行うことによ
り、リード部31と半導体チップ20とをワイヤ40に
より接続する。このとき、半導体チップ20に一次ボン
ディングされたワイヤ40は、ボンディングツール(図
示せず)によりリード部31の折り曲げ部32に引き回
され、折り曲げ部32に二次ボンディングされる。な
お、ボンディング順序は上記の逆でも良い。
【0030】この折り曲げ部32へのボンディングの
際、折り曲げ部32は当該ツールによって図1中の矢印
Y方向へ押されるが、この折り曲げ部32が押される力
の方向は、ヒートシンク10の一面11に正対する方向
とはならない。つまり、ワイヤボンディングの際に、リ
ード部31はヒートシンク10の一面11へ曲がり変形
することは無くなる。
【0031】そのため、図1中の一点鎖線に示すよう
に、リード部31の折り曲げ部32におけるボンディン
グ面とは反対側の面を治具110により支持するだけで
良く、リード部31とヒートシンク10の一面11との
間に、さらに支持具を介在させることが不要となる。そ
して、このように、治具110で支持した状態でワイヤ
ボンディングを行い、ワイヤ40による接続を行う。
【0032】次に、このようにしてできたワークを成形
型に投入し、樹脂成形を行うことにより、ヒートシンク
10の他面(下面)12およびリードフレーム30のア
ウターリードを露出させた状態で、樹脂50によって上
記部品10〜40が封止された半導体装置S1ができあ
がる。
【0033】このように、本実施形態によれば、リード
部31をヒートシンク10の周囲からヒートシンク10
の一面11上に延設して、ヒートシンク10とリード部
31とを重なるようにしても、ヒートシンク10とリー
ド部31との間を支持する支持具を用いないでワイヤボ
ンディングを可能とすることができ、ヒートシンク10
を適切に大型化できるような構成を実現することができ
る。
【0034】なお、図1に示す例では、折り曲げ部32
は、ヒートシンク10の一面11側(図1中の下方側)
へ折り曲げられることにより、ヒートシンク10の一面
11と交差する位置関係となっているが、図2および図
3に示すように、折り曲げ部32は、ヒートシンク10
の一面11とは反対側へ折り曲げられていても良い。
【0035】図2に示す例(本実施形態の第1変形例)
および図3に示す例(本実施形態の第2変形例)におい
ても、図2、図3中の一点鎖線に示すように、リード部
31の折り曲げ部32におけるボンディング面とは反対
側の面を治具110により支持するだけで良く、上記図
1と同様に、さらに支持具を介在させることが不要とな
る。
【0036】また、上記各例では、リード部31の折り
曲げ部32は、ヒートシンク10の一面11と直角(図
3参照)か、もしくは上方に向かって半導体チップ20
から離れるように傾斜した配置(図1、図2参照)とな
っているが、図4(本実施形態の第3変形例)および図
5(本実施形態の第4変形例)に示すように、上方に向
かって半導体チップ20に近づくように傾斜した配置と
なっていても良い。
【0037】つまり、図1、図2では、図中の下方に向
かって先すぼまりの逆「ハ」の字形状となっているが、
図4、図5では、図中の上方に向かって先すぼまり
「ハ」の字形状となっている。これら図2〜図5に示す
各変形例においても、上記図1の例と同様の作用効果を
実現することができる。
【0038】また、本実施形態の半導体装置S1におい
て、ヒートシンク10が、その一面11からみたときの
形状が矩形形状を有する場合(つまり、ヒートシンク1
0が矩形板形状を有する場合)、リード部31は、ヒー
トシンク10の矩形をなす4辺のうち3辺以下の周囲に
配置されていることが好ましい。
【0039】このことについて、図6を参照して説明す
る。図6(a)〜(d)は、半導体装置S1を、樹脂5
0から露出するヒートシンク10の他面12から見た平
面構成図である。ヒートシンク10の矩形をなす4辺の
うち、図6(a)では3辺の周囲に、図6(b)では2
辺の周囲に、図6(c)では1辺の周囲に、図6(d)
では4辺の周囲に、リードフレーム30のリード部31
が配置されている。
【0040】図6(d)の場合、あたかも、ヒートシン
ク10の全周にリード部31が配置された形となるが、
図6(a)〜(c)の場合では、リード部31の配置さ
れていない部分において、ヒートシンク10をそれだけ
大きくすることができる。
【0041】同一サイズの樹脂封止形態を考えた場合、
図6において(c)が最もヒートシンク10を大きくす
ることができ、次いで(b)、(a)、(d)の順にヒ
ートシンク10を大きくすることができる。つまり、リ
ード部31を、ヒートシンク10の矩形をなす4辺のう
ち3辺以下の周囲に配置することは、限られた装置サイ
ズの中で、ヒートシンク10を大型化するには好ましい
構成となる。
【0042】なお、本発明は、ヒートシンクの一面上に
搭載された半導体チップを、ヒートシンクの周囲に設け
られたリードフレームにワイヤボンディングしてなる半
導体装置に適用可能であり、樹脂でモールドされたもの
でなくても良い。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の概略断面
図である。
【図2】上記実施形態の第1変形例としての半導体装置
の概略断面図である。
【図3】上記実施形態の第2変形例としての半導体装置
の概略断面図である。
【図4】上記実施形態の第3変形例としての半導体装置
の概略断面図である。
【図5】上記実施形態の第4変形例としての半導体装置
の概略断面図である。
【図6】上記実施形態の半導体装置を、樹脂から露出す
るヒートシンクの他面から見た平面構成図である。
【図7】従来の半導体装置の一般的な概略断面構成図で
ある。
【図8】従来の半導体装置におけるワイヤボンディング
工程を説明する説明図である。
【符号の説明】 10…ヒートシンク、11…ヒートシンクの一面、20
…半導体チップ、30…リードフレーム、31…リード
フレームのリード部、32…リード部の折り曲げ部、4
0…ワイヤ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ヒートシンク(10)と、 前記ヒートシンクの一面(11)上に搭載された半導体
    チップ(20)と、 前記ヒートシンクの周囲から前記ヒートシンクの一面上
    に延設されたリード部(31)を有するリードフレーム
    (30)と、 前記リード部と前記半導体チップとを電気的に接続し、
    ワイヤボンディングにより形成されたワイヤ(40)と
    を備える半導体装置であって、 前記リード部の先端側が折り曲げられており、この折り
    曲げ部(32)は前記ヒートシンクの一面と交差する位
    置関係となっており、前記折り曲げ部に前記ワイヤが接
    続されていることを特徴とする半導体装置。
  2. 【請求項2】 前記ヒートシンク(10)は矩形板形状
    を有し、 前記リード部(31)は、前記ヒートシンクの矩形をな
    す4辺のうち3辺以下の周囲に配置されていることを特
    徴とする請求項1に記載の半導体装置。
JP2001327689A 2001-10-25 2001-10-25 半導体装置の製造方法および半導体装置 Expired - Fee Related JP3991649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001327689A JP3991649B2 (ja) 2001-10-25 2001-10-25 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001327689A JP3991649B2 (ja) 2001-10-25 2001-10-25 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2003133505A true JP2003133505A (ja) 2003-05-09
JP3991649B2 JP3991649B2 (ja) 2007-10-17

Family

ID=19143879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001327689A Expired - Fee Related JP3991649B2 (ja) 2001-10-25 2001-10-25 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP3991649B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093409A (ja) * 2012-11-02 2014-05-19 Denso Corp 電子装置およびその製造方法
WO2023115666A1 (zh) * 2021-12-21 2023-06-29 长鑫存储技术有限公司 一种半导体结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093409A (ja) * 2012-11-02 2014-05-19 Denso Corp 電子装置およびその製造方法
WO2023115666A1 (zh) * 2021-12-21 2023-06-29 长鑫存储技术有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
JP3991649B2 (ja) 2007-10-17

Similar Documents

Publication Publication Date Title
JP3877401B2 (ja) 半導体装置の製造方法
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2006501675A (ja) ドレインクリップを備えた半導体ダイパッケージ
KR0178623B1 (ko) 반도체 장치
JPH1167809A (ja) 半導体装置
JP2008153432A (ja) 半導体装置およびその製造方法
JP2004516654A (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージおよびリードフレーム
JP2005150209A (ja) 電子装置およびその製造方法
JP3991649B2 (ja) 半導体装置の製造方法および半導体装置
JPH10335366A (ja) 半導体装置
JPH10229100A (ja) ワイヤボンディング方法及びプラスティックパッケージの製造方法
JP2665169B2 (ja) 半導体装置およびその製造方法
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JPH11111750A (ja) 半導体装置
JP2713141B2 (ja) 半導体装置
JPH06120406A (ja) 半導体装置
JPH08279575A (ja) 半導体パッケージ
JPH09172033A (ja) 半導体装置およびその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JPH08139241A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP3473525B2 (ja) クアッドフラットパッケージ
JP3686267B2 (ja) 半導体装置の製造方法
JP3172393B2 (ja) 混成集積回路装置
JP2692904B2 (ja) ダイオードチップ内蔵型半導体装置とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070716

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees