JPH05114688A - 半導体装置およびその製造方法並びにそれに使用されるリードフレーム - Google Patents

半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Info

Publication number
JPH05114688A
JPH05114688A JP3304092A JP30409291A JPH05114688A JP H05114688 A JPH05114688 A JP H05114688A JP 3304092 A JP3304092 A JP 3304092A JP 30409291 A JP30409291 A JP 30409291A JP H05114688 A JPH05114688 A JP H05114688A
Authority
JP
Japan
Prior art keywords
tab
package
resin
slits
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3304092A
Other languages
English (en)
Inventor
Kazuo Shimizu
一男 清水
Sumio Okada
澄夫 岡田
Atsushi Nishikizawa
篤志 錦沢
Toru Nagamine
徹 長峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP3304092A priority Critical patent/JPH05114688A/ja
Publication of JPH05114688A publication Critical patent/JPH05114688A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の樹脂封止形パッケージにおける
クラックの発生を確実に防止する。 【構成】 タブ２０の大部分の領域を占める部分におい
て、タブ２０の対向辺を結ぶ任意の直線および対角線を
スリット２８、２９のいずれかによって必ず分断するよ
うに、スリット２８、２９をタブ２０に開設する。 【効果】 タブ２０の任意の方向において、タブ２０は
スリット２８、２９によって分断されるため、いずれの
方向においても熱応力が低減され、パッケージにおける
クラックの発生が防止される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に、樹
脂封止形パッケージにおけるクラックの発生防止技術に
関し、例えば、表面実装形プラスチック・パッケージを
備えている半導体集積回路装置（以下、ＩＣという。）
に利用して有効な技術に関する。
【０００２】
【従来の技術】高密度実装を実現するためのＩＣとし
て、電子回路が作り込まれている半導体ペレットがボン
ディングされたタブの平面面積が比較的大きく（例え
ば、５ｍｍ□以上）、アウタリードが表面実装されるよ
うに構成されている樹脂封止形パッケージを備えている
ものがある。
【０００３】なお、このようなＩＣを述べてある例とし
ては、株式会社工業調査会発行「ＩＣ化実装技術」昭和
５５年１月１０日発行 Ｐ１３５〜Ｐ１５５、がある。
【０００４】しかし、このような表面実装形プラスチッ
ク・パッケージを備えているＩＣにおいては、ペレット
を形成しているシリコン、リードフレームを形成してい
る４２アロイや銅、およびパッケージを形成している樹
脂についての熱膨張係数が大きく異なるため、ＩＣが温
度サイクル試験や熱衝撃試験等で、また、実装時におけ
るはんだディップやリフローはんだ工程等で加熱される
ことにより、パッケージと、ペレットおよびリードフレ
ームのタブとの接着界面に剥がれが生じ、その結果、樹
脂パッケージにタブの裏面を起点とするクラックが発生
するという問題点がある。
【０００５】そこで、特願昭６２−１２８３３号におい
ては、樹脂封止形パッケージにおけるクラックの発生を
防止するために、タブに４本の直線状のスリットを十字
形状に開設した表面実装形プラスチック・パッケージを
備えているＩＣが提案されている。これらのスリットは
同じ長さを備えタブの縁辺に平行でタブの中心に対して
点対称をなすように配置されている。
【０００６】前記した手段によれば、熱ストレスによる
繰り返し応力により、タブ下面とパッケージまたはタブ
とペレットとの界面に対してこれを剥離させようとする
力が作用したとしても、スリット内に充填されているパ
ッケージの樹脂が投錨効果を発揮することにより、その
剥離力に対して充分に抗することができるため、剥離は
確実に防止される。剥離が発生しない場合には、パッケ
ージ内部においてタブの裏面における外縁付近に応力が
集中したとしても、そこを起点とするクラックは発生し
ない。
【０００７】また、タブにスリットが開設されているこ
とにより、タブの横断面積は減少されているため、タブ
の熱膨張による伸び量が縮小されることになる。その結
果、タブの外側縁辺においてタブとパッケージ樹脂との
熱膨張差によって発生する集中応力の大きさ自体が小さ
く抑制されるため、万一、剥離が発生したとしても、パ
ッケージ内部において応力集中箇所を起点とするクラッ
クの発生は防止されることになる。
【０００８】
【発明が解決しようとする課題】前記した樹脂封止形パ
ッケージを備えているＩＣは、タブに４本のスリットを
十字形状に開設したものであるが、タブの大形化にとも
なって、スリットによるタブの分割数を増加して行くこ
とが考えられる。
【０００９】スリットによるタブの分割数を増加した場
合の例が図１０に示されている。図１０に示されている
例においては、１２本の独立した直線状のスリット５０
が格子状に配置されている。これらのスリット５０は同
一の長さを備えており、タブ２０Ａの縁辺に平行でタブ
２０Ａの中心に対して点対称をなすように配置されてい
る。
【００１０】互いに独立した複数本のスリットがタブに
格子状に開設されている図１０に示されている例にあっ
ては、タブ２０Ａの対角線で切った断面にスリット５０
が存在しないため、樹脂封止パッケージにおける当該対
角線が通る領域は応力低減に対して、問題を生じる。
【００１１】本発明の目的は、樹脂封止形パッケージに
おけるクラックの発生をより確実に防止し得る半導体装
置を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１４】すなわち、半導体ペレットと、半導体ペレ
ットがボンディングされているタブと、半導体ペレット
の各ボンディングパッドに電気的に接続されている複数
本のリードと、半導体ペレット、タブおよびリードの一
部を樹脂封止するパッケージとを備えており、前記タブ
の大部分の領域を占める部分に複数個のスリットが肉厚
方向に貫通するように開設されている半導体装置におい
て、前記スリット群は、前記タブの対向辺を結ぶ任意の
直線および対角線がスリットのいずれかに交差するよう
に構成されていることを特徴とする。
【００１５】
【作用】前記した手段によれば、熱ストレスによる繰り
返し応力により、タブ下面とパッケージまたはタブとペ
レットとの界面に対してこれを剥離させようとする力が
作用したとしても、スリット内に充填されているパッケ
ージの樹脂が投錨効果を発揮することにより、その剥離
力に対して充分に抗することができるため、剥離は確実
に防止される。剥離が発生しない場合には、パッケージ
内部においてタブの裏面における外縁付近に応力が集中
したとしても、そこを起点とするクラックは発生しな
い。
【００１６】また、タブにスリットが開設されているこ
とにより、タブの横断面積は減少されているため、タブ
の熱膨張による伸び量が縮小されることになる。その結
果、タブの外側縁辺においてタブとパッケージ樹脂との
熱膨張差によって発生する集中応力の大きさ自体が小さ
く抑制されるため、万一、剥離が発生したとしても、パ
ッケージ内部において応力集中箇所を起点とするクラッ
クの発生は防止されることになる。
【００１７】そして、前記手段においては、タブの対向
辺を結ぶ直線方向および対角線方向において、スリット
が必ず存在するため、タブはスリットによって対向辺を
結ぶ直線方向および対角線方向に分断される。このた
め、前記した作用効果、すなわち、スリット内に充填さ
れたパッケージの樹脂による投錨効果と、タブの横断面
積減少による応力低減効果が、タブの任意のいずれの方
向においても必ず作用するので、クラックの発生は一層
確実に防止されることになる。
【００１８】
【実施例】図１は本発明の一実施例である樹脂封止形ク
ワッド・フラット・パッケージを備えている半導体集積
回路装置（以下、ＱＦＰ・ＩＣ、または、単に、ＩＣと
いうことがある。）を示す一部切断平面図、図２以降は
その製造方法を説明する各工程を示す各説明図である。
【００１９】以下、本発明の一実施例であるこのＱＦＰ
・ＩＣの製造方法を説明する。この説明により、ＱＦＰ
・ＩＣについての構成の詳細が共に明らかにされる。
【００２０】本実施例において、ＱＦＰ・ＩＣの製造方
法には、図２に示されている多連リードフレーム１１が
使用されている。この多連リードフレーム１１は、鉄−
ニッケル合金や燐青銅等のような比較的大きい機械的強
度を有するばね材料からなる薄板が用いられて、打ち抜
きプレス加工またはエッチング加工等のような適当な手
段により一体成形されており、この多連リードフレーム
１１の表面には銀（Ａｇ）等を用いためっき処理が、後
述するワイヤボンディングが適正に実施されるように部
分的または全体的に施されている（図示せず）。この多
連リードフレーム１１には複数の単位リードフレーム１
２が横方向に１列に並設されている。但し、一単位のみ
が図示されている。
【００２１】単位リードフレーム１２は位置決め孔１３
ａが開設されている外枠１３を一対備えており、両外枠
１３は所定の間隔で平行になるように配されて一連にそ
れぞれ延設されている。隣り合う単位リードフレーム１
２、１２間には一対のセクション枠１４が両外枠１３、
１３間に互いに平行に配されて一体的に架設されてお
り、これら外枠、セクション枠により形成される略正方
形の枠体（フレーム）内に単位リードフレーム１２が構
成されている。
【００２２】各単位リードフレーム１２において、外枠
１３およびセクション枠１４の接続部にはダム吊り部材
１５が略直角方向にそれぞれ配されて一体的に突設され
ており、ダム吊り部材１５には４本のダム部材１６が略
正方形の枠形状になるように配されて、一体的に吊持さ
れている。
【００２３】セクション枠１４側の各ダム部材１６には
タブ吊りリード１７がそれぞれの一端に配されて、略４
５度方向に対向して一体的に突設されており、各タブ吊
りリード１７の先端には略正方形の平板形状に形成され
たタブ２０が、ダム部材１６群の枠形状と略同心的に配
されて、これらタブ吊りリード１７により吊持されるよ
うに一体的に連設されている。
【００２４】このタブ２０には、タブ２０を略９等分割
する縦横各２本の直線上において、各直線上にそれぞれ
長短２つのスリット２８、２９が肉厚方向に貫通するよ
うに開設されている。１本の直線上における長短２つの
スリット２８、２９のうち、一方のスリット２８は長さ
の長い直線状のスリットで、他方のスリット２９は長さ
の短い直線状のスリットをなし、長短２つのスリット２
８、２９はタブ２０の対向する両辺間にわたって開設さ
れている。各直線上に開設されている長さの長い４つの
スリット２８は、同一形状、同一長さを有している。同
様に、各直線上に開設されている長さの短い４つのスリ
ット２９も同一形状、同一長さを有している。そして、
縦方向の２本の直線上に開設されている４つのスリット
２８、２９は、タブ２０の中心に対して点対称に設けら
れている。同様に、横方向の２本の直線上に開設されて
いる４つのスリット２８、２９も、タブ２０の中心に対
して点対称に設けられている。そして、互いに直交する
２本の直線上においては、一方の長さの長いスリット２
８が、それに直交して配置された他方の長さの長いスリ
ット２８と長さの短いスリット２９との間を横切るよう
に配置されている。また、タブ２０に開設された８つの
スリット２８、２９は、タブ２０の中心に対して点対称
をなすように配置されている。これらのスリット２８、
２９はリードフレームの成形時に、打ち抜きプレス加工
やエッチング加工によって、同時に形成すればよい。
【００２５】各タブ吊りリード１７はタブ２０付近にお
いてそれぞれ屈曲されており、このタブ吊りリード１７
の屈曲によって、タブ２０は後記するリード１９群の面
よりも、後記するペレット２２の厚さ分程度下げられて
いる（所謂タブ下げ。）。
【００２６】また、ダム部材１６には電気配線としての
リード１９が複数本、長手方向に等間隔に配されて、互
いに平行で、ダム部材１６と直交するように一体的に突
設されている。各リード１９の内側端部は先端が後記す
るペレットをボンディングするためのタブ２０を取り囲
むように配されることにより、インナ部１９ａをそれぞ
れ構成している。他方、各リード１９の外側延長部分
は、その先端が外枠１３およびセクション枠１４に接続
されており、アウタ部１９ｂをそれぞれ構成している。
そして、ダム部材１６における隣り合うリード１９、１
９間の部分は、後述するパッケージ成形時にレジンの流
れをせき止めるダム１６ａを実質的に構成している。
【００２７】このように構成されている多連リードフレ
ームには各単位リードフレーム毎にペレット・ボンディ
ング作業、続いて、ワイヤ・ボンディング作業が実施さ
れる。これらボンディング作業は多連リードフレームが
横方向にピッチ送りされることにより、各単位リードフ
レーム毎に順次実施される。
【００２８】まず、ペレット・ボンディング作業によ
り、半導体装置の製造工程における所謂前工程において
集積回路を作り込まれた半導体集積回路構造物としての
ペレット２２が、図３および図４に示されているよう
に、各単位リードフレーム１２におけるタブ２０上の略
中央部に配されて、タブ２０とペレット２２との間に形
成されたボンディング層２１によって機械的に固着され
ることによりボンディングされる。ペレットボンディン
グ層２１の形成手段としては、金−シリコン共晶層、は
んだ付け層および銀ペースト接着層等々によるボンディ
ング法を用いることが可能である。但し、必要に応じ
て、ペレットからタブへの熱伝達の障壁とならないよう
に、ボンディング層２１を形成することが望ましい。
【００２９】続いて、ワイヤボンディング作業により、
図３および図４に示されているように、タブ２０上にボ
ンディングされたペレット２２のボンディングパッド２
２ａと、各単位リードフレーム１２におけるリード１９
のインナ部１９ａとの間に、ボンディングワイヤ２３が
超音波熱圧着式ワイヤボンディング装置等のような適当
なワイヤボンディング装置（図示せず）が使用されるこ
とにより、その両端部をそれぞれボンディングされて橋
絡される。これにより、ペレット２２に作り込まれてい
る集積回路は、ボンディングパッド２２ａ、ボンディン
グワイヤ２３、リード１９のインナ部１９ａおよびアウ
タ部１９ｂを介して電気的に外部に引き出されることに
なる。
【００３０】このようにしてペレットおよびワイヤ・ボ
ンディングされた組立体２４には、各単位リードフレー
ム毎に樹脂封止するパッケージ２５群が、図５に示され
ているようなトランスファ成形装置３０が使用されて、
単位リードフレーム群について同時成形される。
【００３１】図５に示されているトランスファ成形装置
３０は、シリンダ装置等（図示せず）によって互いに型
締めされる一対の上型３１と下型３２とを備えており、
上型３１と下型３２との合わせ面には上型キャビティー
凹部３３ａと下型キャビティー凹部３３ｂとが互いに協
働してキャビティー３３を形成するようにそれぞれ複数
組没設されている。
【００３２】上型３１の合わせ面にはポット３４が開設
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。
【００３３】下型３２の合わせ面にはカル３６がポット
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がポット３４にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ３７の
他端部は下側キャビティー凹部３３ｂにそれぞれ接続さ
れており、その接続部にはゲート３８がレジンをキャビ
ティー３３内に注入し得るように形成されている。ま
た、下型３２の合わせ面には逃げ凹所３９がリードフレ
ームの厚みを逃げ得るように、多連リードフレーム１１
の外形よりも若干大きめの長方形で、その厚さと略等し
い寸法の一定深さに没設されている。
【００３４】前記構成にかかる組立体２４が用いられて
樹脂封止形パッケージがトランスファ成形される場合、
上型３１および下型３２における各キャビティー３３は
各単位リードフレーム１２における一対のダム１６ａ、
１６ａ間の空間にそれぞれ対応される。
【００３５】トランスファ成形時において、前記構成に
かかる組立体２４は、多連リードフレーム１１が下型３
２に没設されている逃げ凹所３９内に収容され、各単位
リードフレーム１２におけるペレット２２が各キャビテ
ィー３３内にそれぞれ収容されるように配されてセット
される。
【００３６】続いて、上型３１と下型３２とが型締めさ
れ、ポット３４からプランジャ３５によりレジン４０が
ランナ３７およびゲート３８を通じて各キャビティー３
３に送給されて圧入される。キャビティー３３に圧入さ
れたレジン４０はキャビティー３３に隙間なく充填され
るため、レジン４０はタブ２０に開設された各スリット
２８、２９にも隙間なく充填される。
【００３７】注入後、レジンが熱硬化されて樹脂封止形
パッケージ２５が成形されると、上型３１および下型３
２は型開きされるとともに、エジェクタ・ピン（図示せ
ず）によりパッケージ２５群が離型される。このように
して、図６および図７に示されているように、パッケー
ジ２５群が成形された組立体２６はトランスファ成形装
置３０から脱装される。そして、このように樹脂成形さ
れたパッケージ２５の内部には、タブ２０、ペレット２
２、リード１９のインナ部１９ａおよびワイヤ２３が樹
脂封止されることになる。また、タブ２０の各スリット
２８、２９内には、充填したレジン４０が硬化して成る
樹脂充填部が一体的に形成された状態になっている。
【００３８】樹脂封止パッケージを成形された半完成品
としての組立体２６は、図示しないが、リード切断成形
工程において各単位リードフレーム毎に順次、外枠１３
およびダム１６ａを切り落とされるとともに、各リード
１９のアウタ部１９ｂをガル・ウイング形状に屈曲形成
される。
【００３９】以上のようにして製造された樹脂封止形Ｑ
ＦＰ・ＩＣ２７は図８に示されているようにプリント配
線基板に実装される。
【００４０】プリント配線基板４１にはランド４２が複
数個、実装対象物となる樹脂封止形ＱＦＰ・ＩＣ２７に
おける各リード１９に対応するように配されて、はんだ
材料を用いられて略長方形の薄板形状に形成されてお
り、このランド４２群にこのＩＣ２７のリード１９群が
それぞれ整合されて当接されているとともに、各リード
１９とランド４２とがリフローはんだ処理により形成さ
れたはんだ盛り層（図示せず）によって電気的かつ機械
的に接続されている。
【００４１】次に作用を説明する。前記構成にかかるＩ
Ｃは出荷前に抜き取り検査を実施される。抜き取り検査
としては温度サイクル試験や熱衝撃試験を含む環境試験
が実施される。また、このＩＣがプリント配線基板等に
実装される際、はんだディップやリフローはんだ処理に
よってＩＣは加熱される。
【００４２】このような環境試験または実装時に熱スト
レスが前記構成に係るＱＦＰ・ＩＣに加えられた場合、
構成材料の熱膨張係数差により樹脂封止パッケージ２５
の内部に応力が発生する。
【００４３】ところで、タブの外周縁が鋭い直角に形成
されている場合、パッケージの内部応力はタブの裏面に
おける外縁付近に集中する。但し、パッケージのクラッ
クはこの程度の応力集中では発生しない。しかし、度重
なる熱ストレスによる繰り返し応力により、タブ下面と
パッケージ、またはタブとペレットとの界面に剥離が発
生すると、前記応力集中箇所に過大な応力が作用するた
め、そこを起点にしてクラックが発生する。さらに、パ
ッケージ完成後の保管過程において、万一、湿気がタブ
下面とパッケージとの間に剥離によって発生した隙間に
侵入すると、加熱によって湿気が膨張することにより、
一層過大な応力が発生されるため、前記応力集中箇所を
起点とするクラックは一層発生され易くなるという問題
点があることが、本発明者によって明らかにされてい
る。
【００４４】これと同様な研究が、財団法人日本科学技
術連盟発行「第１４回信頼性シンポジウム発表報文集」
１９８４年５月２９日発行Ｐ３０３〜Ｐ３０６、に発表
されている。
【００４５】そして、４２アロイから成るリードフレー
ムが使用されている場合にはタブ下面とパッケージとの
界面における剥離が、銅から成るリードフレームが使用
されている場合にはペレットとタブとの界面における剥
離が、それぞれ発生したときに、タブ下端部の応力は大
幅に増加し、パッケージにクラックが発生する。特に、
熱膨張係数がパッケージに使用されている樹脂と略同一
の銅からなるリードフレームが使用されている場合で
も、ペレットとタブとの界面における剥離が発生する
と、タブ側面に接するパッケージの樹脂部分が開口し、
過大な応力が作用してクラックが発生する。
【００４６】そして、表面実装形の樹脂封止パッケージ
を備えているＩＣにおいてこのようなクラックが発生す
ると、表面実装の必要上パッケージが薄く形成されてい
るため、クラックがパッケージ表面に達し易く、その開
口からの湿気の侵入のため、耐湿性が急激に低下するこ
とになる。
【００４７】しかし、本実施例においては、タブ２０に
スリット２８、２９が形成されているため、樹脂封止パ
ッケージ２５にクラックが発生することはない。
【００４８】すなわち、前述したような熱ストレスによ
る繰り返し応力により、タブ２０下面とパッケージ２
５、またはタブ２０とペレット２２との界面に対してこ
れを剥離させようとする力が作用したとしても、スリッ
ト２８、２９内に充填されているパッケージの樹脂が投
錨効果を発揮することにより、その剥離力に対して充分
に抗することができるため、剥離は確実に防止される。
そして、剥離が発生しない場合には、タブ２０の裏面に
おける外縁付近に応力が集中したとしても、そこを起点
とするクラックが発生しないのは前述した通りである。
ちなみに、スリット２８、２９をペレット付け面側が大
口径になるテーパ孔に形成しておくと、前記投錨効果は
一層高くなる。
【００４９】また、タブ２０にスリット２８、２９が開
設されていることによりタブ２０の横断面積は減少され
ているため、タブの熱膨張による伸び量がその分、縮小
されることになる。その結果、タブ２０の外側縁辺にお
いてタブとパッケージ樹脂との熱膨張差によって発生す
る集中応力の大きさ自体が小さく抑制されるため、万
一、パッケージ２５内部において前記のような剥離が発
生したとしても、応力集中箇所を起点とするクラックの
発生は防止されることになる。
【００５０】そして、本実施例におていは、タブ２０の
対向辺を結ぶ直線方向および対角線方向において、スリ
ット２８、２９が必ず存在するため、タブ２０はスリッ
ト２８、２９によって対向辺を結ぶ直線方向および対角
線方向に分断される。このため、前記した作用効果、す
なわち、スリット２８、２９内に充填されたパッケージ
の樹脂による投錨効果と、タブ２０の横断面積減少によ
る応力低減効果が、タブ２０の任意の方向において作用
するので、クランクの発生が一層確実に防止されること
になる。
【００５１】前記実施例によれば次の効果が得られる。 タブにスリットを肉厚方向に貫通するように開設す
ることにより、熱ストレスに伴って発生する応力によ
り、タブとパッケージとが剥離されるのを防止すること
ができるため、タブの外周縁を起点とするパッケージに
おけるクラックの発生を防止することができる。
【００５２】 前記により、パッケージにおけるク
ラックの発生を防止することができるので、表面実装形
パッケージをさらに薄形で、かつ小形化させることがで
き、表面実装形パッケージを備えているＩＣの集積密度
および実装密度をさらに一層高めることができる。
【００５３】 スリットをペレット付け面側が大口径
になるテーパ孔に形成しておくことにより、テーパ孔に
充填された樹脂の中実部による投錨効果を高めることが
できるため、タブとパッケージとの剥離をより一層確実
に防止することができ、その結果、パッケージにおける
タブの外縁を起点とするクラックの発生を一層確実に防
止することができる。
【００５４】 タブの大部分の領域を占める部分にお
いて、タブの対向辺を結ぶ任意の直線および対角線がス
リットに交差して分断されているため、前記および
の効果がタブの任意の方向において作用することにな
り、その結果、クラックの発生を一層確実に防止するこ
とができる。
【００５５】 スリットはリードフレームの打ち抜き
プレス加工時にタブと同時成形することができるため、
作業性の低下を抑制することができる。
【００５６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００５７】例えば、タブの対向辺を結ぶ直線および対
角線をいずれかが分断するスリット群は図９に示されて
いるように構成してもよい。すなわち、図９において、
前記実施例における長さの短いスリット２９Ａの一端は
タブ２０の縁辺まで延ばされて、タブ２０の縁辺にて開
口されている。このように、タブ２０の縁辺に一端が開
口しているスリット２９Ａが開設されていると、タブ２
０の外周辺部における対向辺を結ぶ直線もスリット２９
Ａによって分断されることになるため、タブ２０の外周
辺部においても前記実施例の作用効果が奏されることに
なる。
【００５８】また、スリットの形状は直線状に限らず、
曲線あるいは直線と曲線の組合せ等であってもよく、特
に、その形状は問わない。
【００５９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＱＦＰ
・ＩＣに適用した場合について主に説明したが、それに
限定されるものではなく、樹脂封止パッケージを備えて
いる半導体装置全般に適用することができる。特に、本
発明は、ペレットの外径寸法が大きい表面実装形樹脂封
止パッケージを備えている半導体装置の製造技術に利用
して優れた効果が得られる。
【００６０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００６１】ペレット取付部であるタブの大部分の領域
を占める部分に複数個のスリットを肉厚方向に貫通する
ように開設し、タブの対向辺を結ぶ任意の直線および対
角線がスリットのいずれかによって必ず分断されるよう
に、このスリット群を構成することにより、熱ストレス
によって樹脂封止パッケージとタブとの間に発生する剥
離をタブのいずれの場所においても防止することができ
るため、タブのコーナを起点とするパッケージクラック
の発生を確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるＱＦＰ・ＩＣを示す一
部切断平面図である。
【図２】そのＱＦＰ・ＩＣの製造方法に使用される多連
リードフレームを示す一部省略平面図である。
【図３】ペレットおよびワイヤ・ボンディング工程後を
示す一部省略平面図である。
【図４】図３のIV-IV 線に沿う正面断面図である。
【図５】樹脂封止形パッケージの成形工程を示す一部省
略縦断面図である。
【図６】樹脂封止形パッケージ成形後の組立体を示す一
部切断平面図である。
【図７】同じく縦断面図である。
【図８】樹脂封止形ＱＦＰ・ＩＣの実装状態を示す斜視
図である。
【図９】スリットの変形例を示す拡大部分平面図であ
る。
【図１０】比較例としてのスリットを示す拡大部分平面
図である。
【符号の説明】
１１…多連リードフレーム、１２…単位リードフレー
ム、１３…外枠、１４…セクション枠、１５…ダム吊り
部材、１６…ダム部材、１６ａ…ダム、１７…タブ吊り
リード、１９…リード、１９ａ…インナ部、１９ｂ…ア
ウタ部、２０…タブ、２１…ボンディング層、２２…ペ
レット、２２ａ…ボンディングパッド、２３…ワイヤ、
２４…組立体、２５…樹脂封止パッケージ、２６…樹脂
封止パッケージ成形後の組立体、２７…ＱＦＰ・ＩＣ
（半導体装置）、２８、２９、２９Ａ…スリット、３０
…トランスファ成形装置、３１…上型、３２…下型、３
３…キャビティー、３４…ポット、３５…プランジャ、
３６…カル、３７…ランナ、３８…ゲート、３９…逃げ
凹所、４０…レジン、４１…プリント配線基板、４２…
ランド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 錦沢 篤志 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 長峰 徹 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体ペレットと、半導体ペレットがボ
    ンディングされているタブと、半導体ペレットの各ボン
    ディングパッドに電気的に接続されている複数本のリー
    ドと、半導体ペレット、タブおよびリードの一部を樹脂
    封止するパッケージとを備えており、前記タブの大部分
    の領域を占める部分に複数個のスリットが肉厚方向に貫
    通するように開設されている半導体装置において、 前記スリット群は、前記タブの対向辺を結ぶ任意の直線
    および対角線がスリットのいずれかに交差するように構
    成されていることを特徴とする半導体装置。
  2. 【請求項２】 半導体ペレットと、半導体ペレットがボ
    ンディングされているタブと、半導体ペレットの各ボン
    ディングパッドに電気的に接続されている複数本のリー
    ドと、半導体ペレット、タブおよびリードの一部を樹脂
    封止するパッケージとを備え、前記タブの大部分の領域
    を占める部分に複数個のスリットが肉厚方向に貫通する
    ように開設されている半導体装置の製造方法において、 前記タブの対向辺を結ぶ任意の直線および対角線が前記
    スリットのいずれかに交差するように、前記スリット群
    が構成されているリードフレームを準備する工程と、 このリードフレームにおける前記タブに前記半導体ペレ
    ットがボンディングされる工程と、 この半導体ペレットの各ボンディングパッドと、前記リ
    ードフレームの各リードのインナ部とがそれぞれ電気的
    に接続される工程と、 前記半導体ペレット、タブおよびリードの一部を樹脂封
    止するパッケージが成形されるとともに、前記スリット
    のそれぞれにパッケージの樹脂が充填される工程と、 を備えていることを特徴とする半導体装置の製造方法。
  3. 【請求項３】 半導体ペレットがボンディングされるタ
    ブを備えており、このタブの大部分の領域を占める部分
    に複数個のスリットが肉厚方向に貫通するように開設さ
    れているリードフレームにおいて、 前記スリット群は、タブの対向辺を結ぶ任意の直線およ
    び対角線がこれらスリットのいずれかに交差するように
    構成されていることを特徴とするリードフレーム。
JP3304092A 1991-10-23 1991-10-23 半導体装置およびその製造方法並びにそれに使用されるリードフレーム Pending JPH05114688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3304092A JPH05114688A (ja) 1991-10-23 1991-10-23 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3304092A JPH05114688A (ja) 1991-10-23 1991-10-23 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Publications (1)

Publication Number Publication Date
JPH05114688A true JPH05114688A (ja) 1993-05-07

Family

ID=17928927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3304092A Pending JPH05114688A (ja) 1991-10-23 1991-10-23 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Country Status (1)

Country Link
JP (1) JPH05114688A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204106A (ja) * 1995-01-25 1996-08-09 Nec Corp 樹脂封止型半導体装置
JP2003017625A (ja) * 2001-06-29 2003-01-17 Sony Corp インターポーザおよび半導体パッケージ
JP2015106609A (ja) * 2013-11-29 2015-06-08 サンケン電気株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204106A (ja) * 1995-01-25 1996-08-09 Nec Corp 樹脂封止型半導体装置
US5712507A (en) * 1995-01-25 1998-01-27 Nec Corporation Semiconductor device mounted on die pad having central slit pattern and peripheral slit pattern for absorbing
EP0724294A3 (en) * 1995-01-25 1998-09-02 Nec Corporation Semiconductor device mounted on tub having central slit pattern and peripheral slit pattern for absorbing thermal stress
JP2003017625A (ja) * 2001-06-29 2003-01-17 Sony Corp インターポーザおよび半導体パッケージ
JP4581301B2 (ja) * 2001-06-29 2010-11-17 ソニー株式会社 半導体パッケージ
JP2015106609A (ja) * 2013-11-29 2015-06-08 サンケン電気株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US7033866B2 (en) Method for making dual gauge leadframe
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US7410834B2 (en) Method of manufacturing a semiconductor device
JP3871486B2 (ja) 半導体装置
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
JP5078930B2 (ja) 半導体装置
US6525406B1 (en) Semiconductor device having increased moisture path and increased solder joint strength
KR20050071524A (ko) 블럭 몰드 조립체용 열 강화 패키지
JP2003282809A (ja) 半導体装置およびその製造方法
JP2651427B2 (ja) 半導体装置の製造方法
JPH05114688A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2000003981A (ja) 半導体装置およびその製造方法
JPH11297917A (ja) 半導体装置及びその製造方法
JP4450800B2 (ja) 半導体装置の製造方法
JPH06177313A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP3688440B2 (ja) 半導体装置
JPH06140550A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH098210A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
KR0161870B1 (ko) 반도체 패키지의 구조 및 제조방법
JPH088285A (ja) 半導体装置
JPH07142645A (ja) 半導体装置およびその製造方法
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
KR100209763B1 (ko) 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees