JP4450800B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4450800B2 JP4450800B2 JP2006065662A JP2006065662A JP4450800B2 JP 4450800 B2 JP4450800 B2 JP 4450800B2 JP 2006065662 A JP2006065662 A JP 2006065662A JP 2006065662 A JP2006065662 A JP 2006065662A JP 4450800 B2 JP4450800 B2 JP 4450800B2
- Authority
- JP
- Japan
- Prior art keywords
- header
- semiconductor pellet
- mosfet
- lead
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
このような高出力で高発熱のMOSFETを述べてある例として特許文献1がある。
このMOSFETは、電界効果トランジスタ(MOSFET要素)が形成され、かつ、小形の平板形状に形成された半導体ペレットと、この半導体ペレットの表面電極と電気的に接続され、かつ、MOSFET要素を電気的に外部に引き出すための複数のインナリードと、放熱性能を高めるためのヘッダと、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止して形成された樹脂封止体とを備えており、半導体ペレットの回路形成面である主面には各インナリードが突起状端子を介して機械的かつ電気的に接続されているとともに、この半導体ペレットの主面と反対側の面である裏面にはヘッダが接合されている。
また、ヘッダはインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することができ、それによってヘッダの放熱性能を高めることができる。
ここで、内部抵抗分が大きい段階においては外部抵抗分が問題になることは殆どなかった。
ところが、技術革新が進展し、内部抵抗分が小さくなるように改善されて外部抵抗分の大きさが全体の50%程度を越える段階になると、外部抵抗分を無視することができない状況になる。
前記電界効果トランジスタ要素を電気的に外部に引き出すための複数のインナリードと、
前記インナリードにそれぞれ接続された各アウタリードと、
放熱性能を高めるためのヘッダと、
前記インナリード群および前記ヘッダの一部を樹脂封止した樹脂封止体とを有し、
前記半導体ペレットの前記主面には前記インナリードのそれぞれが突起状端子から形成された接続部によって機械的および電気的に接続され、前記半導体ペレットの前記主面と反対側の面には前記樹脂封止体から露出した前記ヘッダが機械的および電気的に接続され、前記アウタリードのそれぞれがガル・ウイング形状に屈曲されているものである。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよいものとする。
なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
さらに、ヘッダ28の下面すなわち半導体ペレット10との接合面28aに対する反対側の面は、樹脂封止体29の下面において露出する露出面28bである。
この説明によって前記MOSFETについての構成の詳細が明らかにされる。
この半導体ペレット10はサブストレート11を備えており、サブストレート11の上にはポリシリコンによってゲート12が下敷きシリコン酸化膜13を介して形成されている。
サブストレート11におけるゲート12の外側に対応するサブストレート11の内部には半導体拡散層部としてのソース14が形成されており、サブストレート11の下部にはドレイン15が形成されている。
絶縁膜16におけるソース14に対向する領域にはソース用コンタクトホール18が複数個、ゲート用コンタクトホール17の片脇においてソース14にそれぞれ貫通するように開設されている。
これら電極パッド19、20はアルミニウム系材料(アルミニウムまたはその合金)がスパッタリング蒸着等の手段により絶縁膜16の上に被着された後に、写真食刻法によってパターンニングされて形成されたものである。
すなわち、絶縁膜16の上に被着されたアルミニウム系材料は各コンタクトホール17、18の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド19、20はゲート12およびソース14とにそれぞれ電気的に接続された状態になっている。
他方、サブストレート11の下面にはドレイン用電極パッド21がアルミニウム系材料を被着されて形成されている。
すなわち、ネイルヘッド(熱圧着)式ワイヤボンディング装置またはネイルヘッド超音波(熱圧着)式ワイヤボンディング装置によって、パッドの上にワイヤ先端のボールが圧着(第一ボンディング)された後に、ボールとワイヤとの接続部位においてワイヤが引き千切られることによって形成されたバンプである。
これら外枠、セクション枠によって形成される略長方形の枠体(フレーム)内に単位リードフレーム31が構成されている。
両ダム部材34、34の内側端辺における一端部にはゲート用インナリード35が一対、それぞれダム部材34と直角に一体的に突設されており、両ゲート用インナリード35、35間には矩形の平板形状のゲート用接続部片35aが一体的に形成されている。
両ダム部材34、34の内側端辺における残りの部分にはソース用インナリード36が複数本(図示例では六本)、同数本(同じく三本)ずつ分配されて長さ方向に等ピッチをもってそれぞれ突設されており、対向するソース用インナリード36群間には長方形平板形状のソース用接続部片36aが一体的に形成されている。
図示しないが、ゲート用接続部片35aとソース用接続部片36aの一主面の表面には錫(Sn)や金(Au)等を用いたメッキ処理が、半導体ペレット10に突設されたバンプ22、23による機械的かつ電気的接続作用が適正に実施されるように被着されている。
両ダム部材34、34の外側端辺における各ソース用インナリード36と対向する位置のそれぞれには、各ソース用アウタリード38が各ソース用インナリード36の延長になるようにそれぞれ突設されている。
そして、隣合うアウタリード同士および両セクション枠33、33との間には、後述する樹脂封止体29の成形に際して図6に示すレジン(モールド用樹脂)60の流れを堰き止めるためのダム34aがそれぞれ形成されている。
この際、多連リードフレーム30はボンディング装置(図示せず)によって一方向に歩進送りされる。そして、歩進送りされる多連リードフレーム30の途中に配設されているインナリードボンディングステージにおいて、半導体ペレット10は単位リードフレーム31に下方から対向されるとともに、各バンプ22および23が各インナリード35および36の接続部片35a、36aにそれぞれ整合されてボンディング工具により熱圧着されることにより、多連リードフレーム30に組み付けられる。
そして、半導体ペレット10のゲート用電極パッド19および各ソース用電極パッド20と、ゲート用インナリード35のゲート用接続部片35aおよびソース用インナリード36のソース用接続部片36aとの間には、ゲート用接続部25およびソース用接続部26がそれぞれ形成される。
したがって、ゲート用接続部25によってゲート用電極パッド19とゲート用インナリード35とが機械的かつ電気的に接続され、一方、ソース用接続部26によってソース用電極パッド20とソース用インナリード36とが機械的かつ電気的に接続された状態になるとともに、これらの機械的接続によって半導体ペレット10が単位リードフレーム31に機械的に接続された状態すなわち固定的に組み付けられた状態になる。
すなわち、ヘッダ28の上面(半導体ペレット側の接合面28a)にAgペースト等の導電性および熱伝導性の良好な接着材が塗布された後に、半導体ペレット10の裏面10bが当接されて接着される。
これにより、半導体ペレット10のドレイン用電極パッド21とヘッダ28とを機械的かつ電気的に接続するドレイン用接続部27が、この接着材層によって形成された状態になる。
下型52の合わせ面61にはカル56がポット54との対向位置に配されて没設されている。カル56にはレジン60をキャビティー53に注入するためのゲート57の一端部が接続されており、ゲート57の他端部は下型キャビティー凹部53bに接続されている。
下型キャビティー凹部53bのゲート57と対向する対辺にはスルーゲート58が接続されており、スルーゲート58は隣接した下型キャビティー凹部53bの対向辺に接続されている。スルーゲート58は上流側のキャビティー53に充填されたレジン60を流通(スルー)させて下流側のキャビティー53に充填して行くように構成されている。
下型52の合わせ面61には逃げ凹所59が単位リードフレーム31の厚みを逃げ得るように、多連リードフレーム30の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。
すなわち、両セクション枠33、33および両ダム部材34、34が押さえられることによって全周が保持された状態になるため、ヘッダ28の下面はインナリード35、36群の弾性力によって下型キャビティー凹部53bの底面に強く押接された状態になる。
この際、ヘッダ28の下面は下型キャビティー凹部53bの底面に密着された状態になっていることにより、レジン60がヘッダ28の下面に漏洩することが防止されるため、ヘッダ28の下面の外周縁に薄いレジンばり(レジンフラッシュ)が発生するのを防止することができる。
この組立体の樹脂封止体29の内部には、半導体ペレット10、インナリード35、36群と共に、半導体ペレット10の裏面10bに結合されたヘッダ28の一部(側面)も樹脂封止された状態になっている。
この状態において、ヘッダ28はその半導体ペレット側の接合面28aと反対側の端面が樹脂封止体29の表面から露出した状態になっている。すなわち、ヘッダ28の半導体ペレット側の接合面28aと反対側には樹脂封止体29から露出した露出面28bが形成され、さらに、アウタリード37、38群は樹脂封止体29の長辺側の両側側面から直角に突出した状態になっている。
樹脂封止体29の内部において、半導体ペレット10のゲート用電極パッド19はゲート用インナリード35にゲート用接続部25によって、半導体ペレット10のソース用電極パッド20はソース用インナリード36にソース用接続部26によって、半導体ペレット10の裏面10bに形成されたドレイン用電極パッド21はヘッダ28にドレイン用接続部27によってそれぞれ機械的かつ電気的に接続されている。
ヘッダ28の下面は樹脂封止体29の下面において露出した状態で露出面28bとなっており、ヘッダ28のこの露出面28bの外周縁にはレジンばりは発生していない。
すなわち、MOSFET1のゲート用アウタリード37はプリント配線基板3の本体4に形成されたゲート用ランド5に、ソース用アウタリード38はソース用ランド6に、ドレイン用電極パッド21が接続されたヘッダ28はドレイン用ランド7にそれぞれ整合されてリフロー半田付けされる。
このようにMOSFET1はプリント配線基板3に表面実装されるため、外部抵抗分は大幅に低減されることになる。
また、ヘッダ28がプリント配線基板3のドレイン用ランド7に半田付けされるため、外部抵抗分が大幅に低減されるばかりでなく、半導体ペレット10の発熱が熱伝導によってプリント配線基板3に放出されることにより、放熱性能が大幅に向上される。
つまり、図11(a)に示すように、それぞれのインナリード35、36は、それぞれゲート用接続部片35a(インナリード連結部)、ソース用接続部片36a(インナリード連結部)に連結され、かつ支持されている。
さらに、インナリード36が分割されて支持されていることにより、インナリード36と樹脂封止体29との接触面積が増え、これにより、パッケージ2の内部への吸湿もしにくくなり、その結果、MOSFET70の耐湿性を向上できる。
したがって、MOSFET70をプリント配線基板3(図8参照)等に実装する際には、アウタリード差し込み形の半導体装置とは異なり、MOSFET70を吸着保持等によって移し換えるだけであり、実装を容易にできる。
これは、前記プリント配線基板3に形成されている従来のフットパターン(基板端子)との共有化を図るものであり、これにより、MOSFET70をプリント配線基板3上に実装する際に、従来のフットパターンを変えることなく、そのまま実装することができる。
これにより、樹脂封止体29とヘッダ28との接合面積を増加させることができ、その結果、両者の密着性を向上できる。したがって、樹脂封止体29へのクラックの形成を防止でき、これにより、MOSFET70の品質を向上することができる。
これは、MOSFET70の製造工程においてモールドを行う前の段階で、ヘッダ接合材である銀ペースト39の外観検査を行う際に、図23(a)に示すように、隣合ったインナリード間の隙間から銀ペースト39の有無を検査することを可能にするものである。
これにより、アウタリード37、38の曲げ成形時のストレスを緩和することができるとともに、MOSFET70の耐湿テストなどにおける水分の半導体ペレット10までの侵入到達時間を長くすることができ、その結果、MOSFET70の吸湿性を向上できる。
なお、ゲート用バンプ22およびソース用バンプ23は、例えば、Auや半田等によって形成されるものである。
ただし、マトリクスフレーム40における前記一つの群内のマトリクスの数は、2行×2列に限定されるものではなく、これ以外の数であってもよい。
さらに、四つのヘッダ28を一体としたヘッダフレーム41を用いることにより、単品構造のヘッダ28や二つのヘッダ28を一体とした構造のものを用いる場合と比べてスループットを向上できる。
また、フリップチップ実装後の半導体ペレット10の主面10aとゲート用接続部片35aおよびソース用接続部片36aとの位置関係は、図17(c)に示すものと同様になる。
さらに、1本のゲート用のインナリード35を支持するゲート用接続部片35aも半導体ペレット10の主面10a上にソース用接続部片36aと絶縁されてかつ並んで配置され、インナリード35の基端部35bも半導体ペレット10の主面10aにおける内側領域上に配置されている。
続いて、図19(a)、(b)に示すように、4つの半導体ペレット10の各裏面10bにヘッダフレーム41の各ヘッダ28を載置する。
さらに、半導体ペレット10を加圧するとともに、スクラブなどを行って、これにより、各ヘッダ28と各半導体ペレット10の裏面10bとをそれぞれ銀ペースト39を介して接合する。
これは、図23(a)に示すソース用接続部片36aの幅寸法Sが、半導体ペレット10の前記幅Sと対応する幅より小さく形成されているため、銀ペースト39が半導体ペレット10よりはみ出ているかどうかを確認するものであり、はみ出ている場合に合格とするものである。
これは、図23(b)に示すように、ヘッダ28において前記アウタリード配列方向と同方向の幅(V)が半導体ペレット10の同方向の長さより狭く形成されていることにより、銀ペースト39がヘッダ28よりはみ出ているかどうかを確認するものである。
また、図21に示すように、ヘッダ28の露出面28bが上型51のキャビティー底面に密着した状態でレジン注入が行われるため、レジン硬化後に、ヘッダ28の半導体ペレット10との接合面28aと反対側の面すなわち露出面28bを樹脂封止体29から露出させることができ、さらに、アウタリード37、38の突出方向と反対の方向にヘッダ突出部28cを突出させて樹脂封止体29を形成できる。
また、この切断・成形工程では、アウタリード37、38を図22(b)に示すように、ガル・ウイング形状に屈曲する。
なお、MOSFET70の製造工程において、ステップS3のフリップチップからステップS6の切断・成形までは、ヘッダ28の露出面28b側を上方に向けて工程間移動させる。
これにより、電気的抵抗値を低減(例えば、約0.1mΩ程度)することができ、その結果、MOSFET80の電気的特性を向上できるとともに、放熱性も向上できる。
さらに、前記バンプは金によって形成するに限らず、半田等によって形成してもよい。
また、本発明は、IGBT(Insulating Gate Bipolar Transistor)や、高出力のバイポーラトランジスタのような3端子のトランジスタ用パッケージにも適用できる。
Claims (6)
- (a)電界効果トランジスタが作り込まれた主面および前記主面とは反対側にある裏面を有する平板形状に形成された半導体ペレットを準備する工程と、
(b)複数のインナリードと前記複数のインナリードのそれぞれから延在した複数のアウタリードと、を有するリードフレームを準備する工程と、
(c)主面および前記主面とは反対側にある裏面を有し、金属材料からなる平板形状に形成されたヘッダを準備する工程と、
(d)前記各インナリードのそれぞれを前記半導体ペレットにインナリード側または半導体ペレット側の突起状端子によって形成された接続部により機械的および電気的に接続する工程と、
(e)前記ヘッダの前記主面に前記半導体ペレットの前記裏面を機械的および電気的に接続する工程と、
(f)前記半導体ペレット、前記インナリードおよび前記ヘッダの一部を樹脂封止して樹脂封止体を成形する工程と、
(g)前記アウタリードの先端と前記ヘッダの前記裏面とが同一高さとなるように前記アウタリードをガル・ウイング形状に屈曲する工程と、を有し、
前記(b)工程の前記リードフレームは、枠部と、隣り合う前記アウタリード同士および前記枠部と前記アウタリードとの間を連結するダム部と、を有し、前記インナリードは前記枠部と前記ダム部により囲まれており、
前記(f)工程は、
(f1)上型キャビティー凹部が形成された上型と、下型キャビティー凹部が形成された下型と、を備えた金型を準備する工程と、
(f2)前記半導体ペレットおよび前記ヘッダが、前記上型の前記上型キャビティー凹部と前記下型の前記下型キャビティー凹部との間に位置するように前記リードフレームを配置する工程と、
(f3)前記リードフレームの前記枠部と前記ダム部が前記上型と前記下型との合わせ面によって押えられ、前記ヘッダの裏面が前記下型の前記下型キャビティーと密着するように前記上型と前記下型の型締めを行う工程と、
(f4)前記上型キャビティー凹部と前記下型キャビティー凹部とで形成されたキャビティー内に樹脂を充填し、前記樹脂封止体の裏面から前記ヘッダの裏面が露出し、かつ前記樹脂封止体の裏面と前記ヘッダの裏面とが同一平面となるように前記樹脂封止体の形成を行う工程と、を含む、
ことを特徴とする半導体装置の製造方法。 - 前記請求項1に記載の半導体装置の製造方法であって、前記アウタリード群を前記樹脂封止体の互いに対向する位置の一対の側面に配置し、前記樹脂封止体を形成する前記樹脂封止工程の際に、前記樹脂封止体の形状に対応した形状を成すキャビティーに前記半導体ペレットを配置して前記アウタリード群を前記金型の合わせ面によって両持ちして樹脂封止することを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法であって、前記リードフレームの材料は、鉄−ニッケル合金、燐青銅、銅、および銅合金のいずれかであることを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法であって、前記ヘッダの材料は、銅または銅合金であることを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法であって、前記樹脂封止体は、エポキシ樹脂であることを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法であって、前記ヘッダの前記主面と前記半導体ペレットの前記裏面との機械的および電気的な接続は、銀ペーストを用いて行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065662A JP4450800B2 (ja) | 1999-02-17 | 2006-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3812499 | 1999-02-17 | ||
JP2006065662A JP4450800B2 (ja) | 1999-02-17 | 2006-03-10 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37251099A Division JP3871486B2 (ja) | 1999-02-17 | 1999-12-28 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009065951A Division JP5078930B2 (ja) | 1999-02-17 | 2009-03-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006157061A JP2006157061A (ja) | 2006-06-15 |
JP4450800B2 true JP4450800B2 (ja) | 2010-04-14 |
Family
ID=36634871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006065662A Expired - Fee Related JP4450800B2 (ja) | 1999-02-17 | 2006-03-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4450800B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8586419B2 (en) * | 2010-01-19 | 2013-11-19 | Vishay-Siliconix | Semiconductor packages including die and L-shaped lead and method of manufacture |
JP7199921B2 (ja) * | 2018-11-07 | 2023-01-06 | ローム株式会社 | 半導体装置 |
-
2006
- 2006-03-10 JP JP2006065662A patent/JP4450800B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006157061A (ja) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3871486B2 (ja) | 半導体装置 | |
JP5078930B2 (ja) | 半導体装置 | |
US6492739B2 (en) | Semiconductor device having bumper portions integral with a heat sink | |
US6756658B1 (en) | Making two lead surface mounting high power microleadframe semiconductor packages | |
JP3027512B2 (ja) | パワーmosfet | |
US8188587B2 (en) | Semiconductor die package including lead with end portion | |
US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
US20100164078A1 (en) | Package assembly for semiconductor devices | |
US20030234454A1 (en) | Integrated circuit package and method of manufacturing the integrated circuit package | |
US20240096759A1 (en) | Smds integration on qfn by 3d stacked solution | |
JP2009140962A (ja) | 半導体装置およびその製造方法 | |
US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
JPH11191561A (ja) | 半導体装置の製造方法 | |
JP4190250B2 (ja) | 半導体装置 | |
JP3685659B2 (ja) | 半導体装置の製造方法 | |
JP4450800B2 (ja) | 半導体装置の製造方法 | |
JP4084984B2 (ja) | 半導体装置の製造方法 | |
JP2004172448A (ja) | 半導体装置 | |
JP2660732B2 (ja) | 半導体装置 | |
JP2007251218A (ja) | パワーmosfetの製造方法およびパワーmosfet | |
JP3614386B2 (ja) | パワーmosfet | |
JP3995661B2 (ja) | パワーmosfetの製造方法 | |
JP3938525B2 (ja) | 半導体装置の製造方法 | |
JP3747991B2 (ja) | 半導体装置の製造方法 | |
US9040356B2 (en) | Semiconductor including cup-shaped leadframe packaging techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |