JPH07142645A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH07142645A
JPH07142645A JP5308655A JP30865593A JPH07142645A JP H07142645 A JPH07142645 A JP H07142645A JP 5308655 A JP5308655 A JP 5308655A JP 30865593 A JP30865593 A JP 30865593A JP H07142645 A JPH07142645 A JP H07142645A
Authority
JP
Japan
Prior art keywords
resin
tab
package body
sealed package
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5308655A
Other languages
English (en)
Inventor
Yoji Morinaga
洋史 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP5308655A priority Critical patent/JPH07142645A/ja
Publication of JPH07142645A publication Critical patent/JPH07142645A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止パッケージ本体におけるクラックの
発生を防止する。 【構成】 TQFP・IC29における樹脂封止パッケ
ージ本体27の各主面にかまぼこ形の凹み20aを形成
し、各凹みは一様な円弧形の凹曲面を成している底面2
1aと、底面の両端に位置している欠円形の側面22a
とで形成されている。 【効果】 はんだリフロー工程時等における加熱により
樹脂封止パッケージ本体に応力が発生したとしても、パ
ッケージ本体の主面がアーチ形状に形成されているた
め、クラックの発生が低減される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、特に、樹
脂封止パッケージ本体におけるクラックの発生防止技術
に関し、例えば、表面実装形樹脂封止パッケージを備え
ている半導体集積回路装置(以下、ICという。)に利
用して有効な技術に関する。
【0002】
【従来の技術】表面実装形の樹脂封止パッケージを備え
ているICは、半導体ペレット(以下、ペレットとい
う。)と、ペレットがボンディングされているタブと、
ペレットの各ボンディングパッドにボンディングワイヤ
を介して電気的に接続されている複数本のリードと、ペ
レット、タブおよび各リードの一部を樹脂封止するパッ
ケージ本体とを備えている。
【0003】なお、樹脂封止パッケージを備えているI
Cを述べてある例としては、特開昭59−16357号
公報、特開昭62−115752号公報、特開昭62−
12833号公報、がある。
【0004】
【発明が解決しようとする課題】上記ICにおいては、
ペレットを形成しているシリコン、リードフレームを形
成している42アロイや銅、およびパッケージ本体を形
成している樹脂についての熱膨張係数が大きく異なるた
め、ICが温度サイクル試験や熱衝撃試験等で、また、
実装時におけるはんだディップやリフローはんだ工程等
で加熱されることにより、パッケージ本体の樹脂とリー
ドフレームのリードとの境界面に剥がれが発生し、その
剥がれによって形成された隙間に水分が浸入して溜ま
り、その水分が所謂水蒸気爆発を起こすことにより、樹
脂封止パッケージ本体にクラックが発生する問題があ
る。
【0005】本発明の目的は、樹脂封止パッケージ本体
におけるクラックの発生を低減することができる半導体
装置を提供することにある。
【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0007】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0008】すなわち、半導体ペレットと、半導体ペレ
ットがボンディングされているタブと、半導体ペレット
の各ボンディングパッドに電気的に接続されている複数
本のリードと、半導体ペレット、タブおよび各リードの
一部を樹脂封止するパッケージ本体とを備えている半導
体装置において、前記樹脂封止パッケージ本体の少なく
とも一主面に、底面が凹曲面に形成されている凹みが主
面の略全体にわたって形成されていることを特徴とす
る。
【0009】
【作用】前記した手段によれば、樹脂封止パッケージ本
体の主面には底面が凹曲面を成す凹みが形成されてアー
チ形状を成しているので、リフローはんだ付け工程時等
に樹脂封止パッケージが加熱されることによって応力が
発生したとしても、アーチ形状の効果によってその応力
を充分に支えることができ、その結果、樹脂封止パッケ
ージ本体にクラックが発生するのを低減できる。
【0010】
【実施例】図1は本発明の一実施例である樹脂封止形T
QFP・IC(Thin Quad Flat Pac
kage・IC)の実装状態を示す斜視図である。図2
〜図8はその製造方法における各工程を示す各説明図で
ある。
【0011】本実施例において、本発明に係る半導体装
置は、TQFP・ICとして構成されている。このTQ
FP・IC29は、ペレット24と、ペレット24がボ
ンディングされているタブ18と、ペレット24の各ボ
ンディングパッド24aにボンディングワイヤ25を介
して電気的に接続されている複数本のリード19と、ペ
レット24、タブ18および各リード19の一部を樹脂
封止する樹脂封止パッケージ本体27とを備えている。
【0012】樹脂封止パッケージ本体27の2つの主面
は平面から見て略正方形を成しており、これらの各主面
にはそれぞれ主面の略全体にわたって主面の外形と同心
的に平面から見て略正方形の凹み20a、20bが形成
されている。これらの凹み20a、20bはかまぼこ形
を成しており、一方向において一様な円弧形の凹曲面に
形成されている底面21a、21bと、底面21a、2
1bの両端に位置する欠円形の一対の垂直な側面22
a、22bとで形成されている。
【0013】以下、本発明の一実施例であるこのTQF
P・ICの製造方法を説明する。この説明により、TQ
FP・ICについての前記した構成の詳細が共に明らか
にされる。
【0014】本実施例において、TQFP・ICの製造
方法には、図2に示されている多連リードフレーム11
が使用されており、この多連リードフレーム11は多連
リードフレーム成形工程によって製作されて準備されて
いる。この多連リードフレーム11は、鉄−ニッケル合
金や燐青銅等のような比較的大きい機械的強度を有する
ばね材料からなる薄板が用いられて、打ち抜きプレス加
工またはエッチング加工等のような適当な手段により一
体成形されている。多連リードフレーム11の表面には
銀(Ag)等を用いためっき処理が、後述するワイヤボ
ンディングが適正に実施されるように部分的または全体
的に施されている(図示せず)。この多連リードフレー
ム11には複数の単位リードフレーム12が横方向に1
列に並設されている。但し、一単位のみが図示されてい
る。
【0015】単位リードフレーム12は位置決め孔13
aが開設されている外枠13を一対備えており、両外枠
13は所定の間隔で平行になるように配されて一連にそ
れぞれ延設されている。隣り合う単位リードフレーム1
2、12間には一対のセクション枠14が両外枠13、
13間に互いに平行に配されて一体的に架設されてお
り、これら外枠、セクション枠により形成される略正方
形の枠体(フレーム)内に単位リードフレーム12が構
成されている。
【0016】各単位リードフレーム12において、外枠
13およびセクション枠14の接続部にはダム吊り部材
15が略直角方向にそれぞれ配されて一体的に突設され
ており、ダム吊り部材15には4本のダム部材16が略
正方形の枠形状になるように配されて、一体的に吊持さ
れている。
【0017】セクション枠14側の各ダム部材16には
タブ吊りリード17がそれぞれの一端に配されて、略4
5度方向に対向して一体的に突設されており、各タブ吊
りリード17の先端には略正方形の平板形状に形成され
たタブ18が、ダム部材16群の枠形状と略同心的に配
されて、これらタブ吊りリード17により吊持されるよ
うに一体的に連設されている。
【0018】各タブ吊りリード17はタブ18付近にお
いてそれぞれ屈曲されており、このタブ吊りリード17
の屈曲によって、タブ18は後記するリード群の面より
も、後記するペレットの厚さ分程度下げられている(所
謂タブ下げ。)。
【0019】また、ダム部材16には電気配線としての
リード19が複数本、長手方向に等間隔に配されて、互
いに平行で、ダム部材16と直交するように一体的に突
設されている。各リード19の内側端部は先端がタブ1
8を取り囲むように配されることにより、インナ部19
aをそれぞれ構成している。他方、各リード19の外側
延長部分は、その先端が外枠13およびセクション枠1
4に接続されており、アウタ部19bをそれぞれ構成し
ている。そして、ダム部材16における隣り合うリード
19、19間の部分は、後述するパッケージ本体成形時
にレジンの流れをせき止めるダム16aを実質的に構成
している。
【0020】多連リードフレーム成形工程において準備
された以上の構成に係る多連リードフレーム11には、
ペレット・ボンディング工程およびワイヤ・ボンディン
グ工程において、ペレット・ボンディング作業、続い
て、ワイヤ・ボンディング作業が実施される。これらボ
ンディング作業は多連リードフレームが横方向にピッチ
送りされることにより、各単位リードフレーム毎に順次
実施される。
【0021】まず、ペレット・ボンディング作業によ
り、半導体装置の製造工程における所謂前工程において
集積回路を作り込まれた半導体集積回路構造物としての
ペレット24が、図3および図4に示されているよう
に、各単位リードフレーム12におけるタブ18上の略
中央部に配されて、タブ18とペレット24との間に形
成されたボンディング層23によって機械的に固着され
ることによりボンディングされる。ペレットボンディン
グ層23の形成手段としては、金−シリコン共晶層、は
んだ付け層および銀ペースト接着層等々によるボンディ
ング法を用いることが可能である。但し、必要に応じ
て、ペレットからタブへの熱伝達の障壁とならないよう
に、ボンディング層23を形成することが望ましい。
【0022】続いて、ワイヤボンディング作業により、
図3および図4に示されているように、タブ18上にボ
ンディングされたペレット24のボンディングパッド2
4aと、各単位リードフレーム12におけるリード19
のインナ部19aとの間に、ボンディングワイヤ25が
超音波熱圧着式ワイヤボンディング装置等のような適当
なワイヤボンディング装置(図示せず)が使用されるこ
とにより、その両端部をそれぞれボンディングされて橋
絡される。これにより、ペレット24に作り込まれてい
る集積回路は、ボンディングパッド24a、ボンディン
グワイヤ25、リード19のインナ部19aおよびアウ
タ部19bを介して電気的に外部に引き出されることに
なる。
【0023】このようにしてペレットおよびワイヤ・ボ
ンディングされた組立体26には、各単位リードフレー
ム毎に樹脂封止するパッケージ本体27群が、図5およ
び図6に示されているようなトランスファ成形装置30
が使用されて、単位リードフレーム群について同時成形
される。
【0024】図5および図6に示されているトランスフ
ァ成形装置30は、シリンダ装置等(図示せず)によっ
て互いに型締めされる一対の上型31と下型32とを備
えており、上型31と下型32との合わせ面には上型キ
ャビティー凹部33aと下型キャビティー凹部33bと
が互いに協働してキャビティー33を形成するようにそ
れぞれ複数組没設されている。本実施例において、この
キャビティー33の全高はTQFP・ICに対応するた
めに、1mm以下に設定されている。
【0025】上型キャビティー凹部33aと下型キャビ
ティー凹部33bは平面から見て略正方形を成してお
り、各凹部33a、33bの底面にはそれぞれ底面の略
全体にわたって底面の形状と同心的に平面から見て略正
方形の凸部43a、43bが突出形成されている。各凸
部43a、43bはかまぼこ形を成しており、一方向に
おいて一様な円弧形の凸曲面に形成されている底面44
a、44bと、底面44a、44bの両端に位置する欠
円形の一対の垂直な側面(下型キャビティー凹部33b
における側面45bは図6(c)参照、上型キャビティ
ー凹部33aにおける側面も同様に形成されている。)
とで形成されている。
【0026】上型31の合わせ面にはポット34が開設
されており、ポット34にはシリンダ装置(図示せず)
により進退されるプランジャ35が成形材料としての樹
脂(以下、レジンという。)を送給し得るように挿入さ
れている。
【0027】下型32の合わせ面にはカル36がポット
34との対向位置に配されて没設されているとともに、
複数条のランナ37がカル36にそれぞれ接続するよう
に放射状に配されて没設されている。各ランナ37の他
端部は下側キャビティー凹部33bにそれぞれ接続され
ており、その接続部にはゲート38がレジンをキャビテ
ィー33内に注入し得るように形成されている。また、
下型32の合わせ面には逃げ凹所39がリードフレーム
の厚みを逃げ得るように、多連リードフレーム11の外
形よりも若干大きめの長方形で、その厚さと略等しい寸
法の一定深さに没設されている。
【0028】前記構成にかかる組立体26が用いられて
樹脂封止形パッケージ本体がトランスファ成形される場
合、上型31および下型32における各キャビティー3
3は各単位リードフレーム12における一対のダム16
a、16a間の空間にそれぞれ対応される。
【0029】トランスファ成形時において、前記構成に
かかる組立体26は、多連リードフレーム11が下型3
2に没設されている逃げ凹所39内に収容され、各単位
リードフレーム12におけるペレット24が各キャビテ
ィー33内にそれぞれ収容されるように配されてセット
される。
【0030】続いて、上型31と下型32とが型締めさ
れ、ポット34からプランジャ35によりレジン40が
ランナ37およびゲート38を通じて各キャビティー3
3に送給されて圧入される。
【0031】注入後、レジンが熱硬化されて樹脂封止形
パッケージ本体27が成形されると、上型31および下
型32は型開きされるとともに、エジェクタ・ピン(図
示せず)により樹脂封止パッケージ本体27群が離型さ
れる。このようにして、図7および図8に示されている
ように、樹脂封止パッケージ本体27群が成形された組
立体28はトランスファ成形装置30から脱装される。
そして、このように樹脂成形された樹脂封止パッケージ
本体27の内部には、タブ18、ペレット24、リード
19のインナ部19aおよびワイヤ25が樹脂封止され
ることになる。
【0032】本実施例においては、上型キャビティー凹
部33aと下型キャビティー凹部33bの底面にはそれ
ぞれ底面の略全体にわたってかまぼこ形の凸部43a、
43bが突出形成されているので、樹脂封止パッケージ
本体27の2つの主面にはそれぞれかまぼこ形の凹み2
0a、20bが形成される。
【0033】樹脂封止パッケージ本体を成形された半完
成品としての組立体28は、図示しないが、リード切断
成形工程において各単位リードフレーム毎に順次、外枠
13およびダム16aを切り落とされるとともに、各リ
ード19のアウタ部19bをガル・ウイング形状に屈曲
形成される。
【0034】以上のようにして製造された樹脂封止形T
QFP・IC29は図1に示されているようにプリント
配線基板に実装される。
【0035】プリント配線基板41にはランド42が複
数個、実装対象物となる樹脂封止形TQFP・IC29
における各リード19に対応するように配されて、はん
だ材料を用いられて略長方形の薄板形状に形成されてお
り、このランド42群にこのIC29のリード19群が
それぞれ整合されて当接されているとともに、各リード
19とランド42とがリフローはんだ処理により形成さ
れたはんだ盛り層(図示せず)によって電気的かつ機械
的に接続されている。
【0036】次に作用を説明する。前記構成にかかるT
QFP・ICは出荷前に抜き取り検査を実施される。抜
き取り検査としては温度サイクル試験や熱衝撃試験を含
む環境試験が実施される。また、このTQFP・ICが
プリント配線基板等に実装される際、はんだディップ処
理やリフローはんだ処理によってTQFP・ICは加熱
される。
【0037】このような環境試験または実装時に熱スト
レスが前記構成に係るTQFP・IC29に加えられた
場合、構成材料の熱膨張係数差により樹脂封止パッケー
ジ本体27の内部に応力が発生する。
【0038】ところで、タブの外周縁が鋭い直角に形成
されている場合、樹脂封止パッケージ本体の内部応力は
タブの裏面における外縁付近に集中する。但し、樹脂封
止パッケージ本体のクラックはこの程度の応力集中では
発生しない。しかし、度重なる熱ストレスによる繰り返
し応力により、タブ下面とパッケージの樹脂との界面
や、タブとペレットとの界面に剥離が発生すると、前記
応力集中箇所に過大な応力が作用するため、そこを起点
にしてクラックが発生する。
【0039】さらに、樹脂封止パッケージ完成後の保管
過程において樹脂封止パッケージ本体の内部に吸湿され
た湿気が、万一、タブ下面とパッケージ本体の封止との
間の剥離によって発生した隙間に侵入すると、TQFP
・ICが加熱された際に、加熱によって当該湿気が膨張
することによって所謂水蒸気爆発が発生するため、一層
過大な応力が発生される。このため、前記応力集中箇所
を起点とするクラックは一層発生され易くなるという問
題点があることが明らかにされている。
【0040】しかし、本実施例においては、例えば、図
9に示されているように、樹脂封止パッケージ本体27
に吸湿された水分が、タブ18下面と樹脂封止パッケー
ジ本体27の樹脂との界面に形成された隙間に溜まっ
て、前述した加熱時における樹脂封止パッケージ本体2
7の温度上昇に伴って引き起こされる所謂水蒸気爆発が
発生したとしても、樹脂封止パッケージ本体27の各主
面に形成されている凹み20a、20bの底面21a、
21bが一様な円弧形の凹曲面に形成されてアーチ形状
に形成されているので、応力をアーチ形状の効果により
充分に支えることができ、樹脂封止パッケージ本体27
にクラックが発生するのを低減することができる。
【0041】以上説明した前記実施例によれば、次の効
果が得られる。 樹脂封止パッケージ本体の主面に主面の略全体にわ
たる凹みを形成し、この凹みの底面が一様な円弧形の凹
曲面に形成されていることにより、樹脂封止パッケージ
本体の温度上昇に伴って応力が発生したとしても、凹曲
面によって応力が充分に支えられるため、樹脂封止パッ
ケージ本体のクラックを低減することができる。
【0042】 前記により、樹脂封止パッケージ本
体におけるクラックの発生を防止することができるの
で、表面実装形パッケージをさらに薄形で、かつ小形化
させることができ、表面実装形パッケージを備えている
ICの集積密度および実装密度をさらに一層高めること
ができる。
【0043】 樹脂封止パッケージ本体の主面に主面
の略全体にわたる凹みを形成し、この凹みの底面が一様
な円弧形の凹曲面に形成されていることにより、樹脂封
止パッケージ本体を形成する樹脂の使用量を低減するこ
とができ、コスト低減等を図ることができる。
【0044】図10〜図12は本発明の別の実施例2で
あるTQFP・ICを示す。本実施例2と上記実施例1
とは、樹脂封止パッケージ本体の主面に形成されている
凹みの形状が相違するのみで、他の構成は同じである。
【0045】本実施例2における樹脂封止パッケージ本
体27の各主面の略全体にわたって形成されている凹み
20a、20bは、あらゆる方向において円弧形を成し
ている球面形に形成されている。したがって、樹脂封止
パッケージ本体の成形装置においてキャビティーを形成
する上型キャビティー凹部と下型キャビティー凹部の各
底面にはそれぞれ球面形の凸部が形成されており、これ
らの凸部によってパッケージ本体成形時に樹脂封止パッ
ケージ本体27の各主面に球面形の凹み20a、20b
が形成される。
【0046】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0047】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるTQF
P・ICに適用した場合について主に説明したが、それ
に限定されるものではなく、樹脂封止パッケージを備え
ている半導体装置全般に適用することができる。
【0048】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0049】樹脂封止パッケージ本体の少なくとも一主
面に、底面が凹曲面に形成されている凹みが主面の略全
体にわたって形成されていることにより、樹脂封止パッ
ケージ本体にクラックが発生するのを低減することがで
きるとともに、樹脂封止パッケージ本体を形成する樹脂
の使用量を低減することができ、コストの低減等を図る
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施例である樹脂封止形TQFP・
ICの実装状態を示す斜視図である。
【図2】そのTQFP・ICの製造方法に使用される多
連リードフレームを示す一部省略平面図である。
【図3】ペレットおよびワイヤ・ボンディング工程後を
示す一部省略平面図である。
【図4】図3のIV−IV線に沿う正面断面図である。
【図5】樹脂封止パッケージ本体の成形工程を示す一部
省略縦断面図である。
【図6】成形装置の下型キャビティー凹部を示し、
(a)は平面図、(b)は(a)におけるb−b線断面
図、(c)は(a)におけるc−c線断面図である。
【図7】樹脂封止パッケージ本体成形後の組立体を示す
平面図である。
【図8】(a)は図7におけるa−a線断面図、(b)
は図7におけるb−b線断面図である。
【図9】クラック発生防止の作用を説明するための拡大
した正面断面図である。
【図10】本発明の別の実施例2である樹脂封止形TQ
FP・ICの実装状態を示す斜視図である。
【図11】樹脂封止パッケージ本体成形後の組立体を示
す平面図である。
【図12】(a)は図11におけるa−a線断面図、
(b)は図11におけるb−b線断面図である。
【符号の説明】 11…多連リードフレーム、12…単位リードフレー
ム、13…外枠、14…セクション枠、15…ダム吊り
部材、16…ダム部材、16a…ダム、17…タブ吊り
リード、18…タブ、19…リード、19a…インナ
部、19b…アウタ部、20a、20b…凹み、21
a、21b…底面、22a、22b…側面、23…ボン
ディング層、24…ペレット、24a…ボンディングパ
ッド、25…ワイヤ、26…組立体、27…樹脂封止パ
ッケージ本体、28…樹脂封止パッケージ本体成形後の
組立体、29…TQFP・IC(半導体装置)、30…
トランスファ成形装置、31…上型、32…下型、33
…キャビティー、33a…上型キャビティー凹部、33
b…下型キャビティー凹部、34…ポット、35…プラ
ンジャ、36…カル、37…ランナ、38…ゲート、3
9…逃げ凹所、40…レジン、41…プリント配線基
板、42…ランド、43a、43b…凸部、44a、4
4b…底面、45b…側面。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体ペレットと、半導体ペレットがボ
    ンディングされているタブと、半導体ペレットの各ボン
    ディングパッドに電気的に接続されている複数本のリー
    ドと、半導体ペレット、タブおよび各リードの一部を樹
    脂封止するパッケージ本体とを備えている半導体装置に
    おいて、 前記樹脂封止パッケージ本体の少なくとも一主面に、底
    面が凹曲面に形成されている凹みが主面の略全体にわた
    って形成されていることを特徴とする半導体装置。
  2. 【請求項2】 前記凹みが一方向において一様な円弧形
    を成しているかまぼこ形に形成されていることを特徴と
    する請求項1記載の半導体装置。
  3. 【請求項3】 前記凹みがあらゆる方向において円弧形
    を成している球面形に形成されていることを特徴とする
    請求項1記載の半導体装置。
  4. 【請求項4】 半導体ペレットと、半導体ペレットがボ
    ンディングされているタブと、半導体ペレットの各ボン
    ディングパッドに電気的に接続されている複数本のリー
    ドと、半導体ペレット、タブおよび各リードの一部を樹
    脂封止するパッケージ本体とを備えている半導体装置の
    製造方法において、 成形型のキャビティーの内面が凸曲面に形成されている
    凸部を備えており、この成形型のキャビティー内に樹脂
    が注入されて、前記半導体ペレット、タブおよび各リー
    ドの一部を樹脂封止するパッケージ本体が成形されると
    ともに、成形されたパッケージ本体には少なくとも一主
    面に、底面が凹曲面に形成されている凹みが主面の略全
    体にわたって形成されているパッケージ本体成形工程を
    備えていることを特徴とする半導体装置の製造方法。
JP5308655A 1993-11-15 1993-11-15 半導体装置およびその製造方法 Withdrawn JPH07142645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5308655A JPH07142645A (ja) 1993-11-15 1993-11-15 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5308655A JPH07142645A (ja) 1993-11-15 1993-11-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07142645A true JPH07142645A (ja) 1995-06-02

Family

ID=17983695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5308655A Withdrawn JPH07142645A (ja) 1993-11-15 1993-11-15 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07142645A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065648A (ja) * 2011-09-16 2013-04-11 Mitsubishi Electric Corp 半導体装置及び当該半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065648A (ja) * 2011-09-16 2013-04-11 Mitsubishi Electric Corp 半導体装置及び当該半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP2875139B2 (ja) 半導体装置の製造方法
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US7482679B2 (en) Leadframe for a semiconductor device
JP2009170932A (ja) 半導体装置
JP2003282809A (ja) 半導体装置およびその製造方法
JPH01196153A (ja) 樹脂封止半導体装置
JPH01270336A (ja) 半導体装置の製造方法
JP2002100722A (ja) 半導体装置
JPH07142645A (ja) 半導体装置およびその製造方法
JPH11297917A (ja) 半導体装置及びその製造方法
JP4450800B2 (ja) 半導体装置の製造方法
JP2000012756A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JPH06177313A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JPH05114688A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP3747991B2 (ja) 半導体装置の製造方法
JPH06140550A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH02181956A (ja) 半導体装置
JP3617574B2 (ja) 多連多列リードフレームおよびそれを用いる半導体装置の製造方法
JPH098210A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH088285A (ja) 半導体装置
JPH06244349A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP3501935B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010130