KR0161870B1 - 반도체 패키지의 구조 및 제조방법 - Google Patents

반도체 패키지의 구조 및 제조방법 Download PDF

Info

Publication number
KR0161870B1
KR0161870B1 KR1019950034121A KR19950034121A KR0161870B1 KR 0161870 B1 KR0161870 B1 KR 0161870B1 KR 1019950034121 A KR1019950034121 A KR 1019950034121A KR 19950034121 A KR19950034121 A KR 19950034121A KR 0161870 B1 KR0161870 B1 KR 0161870B1
Authority
KR
South Korea
Prior art keywords
conductors
substrate
forming
semiconductor package
leads
Prior art date
Application number
KR1019950034121A
Other languages
English (en)
Other versions
KR970024044A (ko
Inventor
허기록
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950034121A priority Critical patent/KR0161870B1/ko
Publication of KR970024044A publication Critical patent/KR970024044A/ko
Application granted granted Critical
Publication of KR0161870B1 publication Critical patent/KR0161870B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 고밀도 실장이 가능하고 고속 디바이스에 적합하도록 한 반도체 패키지의 구조 및 제조방법에 관한 것이다.
이와 같은 본 발명의 반도체 패키지의 구조는 기판과, 상기 기판 양측에 상하로 관통되어 형성된 제1컨덕터들과, 상기 제1컨덕터들 상하에 전기적 연결을 위해 형성된 전도성 볼들과, 상기 전도성 볼들 상부에 형성된 반도체 칩들과, 상기 기판 가장자리 양측 상하에 형성된 제2컨덕터들과, 상기 제2컨덕터들과 연결되는 내부 리드들과, 상기 각 내부 리드들로부터 연장되어 형성되는 외부 리드들과, 상기 외부 리드들을 제외한 모든 패키지의 요소들은 몰드한 에폭시 몰딩 콤파운드를 포함하여 구성되고, 본 발명의 반도체 패키지의 제조방법은 기판 양측을 상하로 관통하여 제1컨덕터들을 형성하는 공정과, 상기 기판 가장자리 양측 상하에 제2컨덕터들을 형성하는 공정과, 상기 제2컨덕터들과 내, 외부 리드들을 연결하는 공정과, 반도체칩들 상측에 전도성 볼들을 형성하는 공정과, 상기 기판의 제1컨덕터들과 상기 반도체 칩들의 전도성 볼들을 전기적 연결을 위해 본딩시키는 공정과, 외부 리드들을 제외한 상기 모든 패키지 요소들을 에폭시 몰딩 콤파운드로 몰딩하는 공정과, 리드 프레임의 트리밍 공정 및 상기 외부 리드들을 포밍하는 공정을 포함하여 이루어진다.
따라서, 고밀도 실장이 가능하고 고속 디바이스에 유리하다.

Description

반도체 패키지의 구조 및 제조방법
제1도는 종래의 반도체 패키지의 단면구조도.
제2도는 본 발명의 반도체 패키지의 단면구조도.
제3도는 본 발명의 적층한 반도체 패키지의 단면구조도.
제4도는 본 발명의 반도체 패키지의 제조공정 순서도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 칩 12 : 전도성 볼
13 : 기판 14 : 제1컨덕터
15 : 제2컨덕터 16 : 절연 테이프
17 : 내부 리드 18 : 외부 리드
19 : 에폭시 몰딩 콤파운드
본 발명은 반도체 패키지(Package)에 관한 것으로 특히, 고밀도(High Densit
y)실장이 가능하고 고속 디바이스(High Speed Device)에 적합하도록한 반도체 패키지의 구조 및 제조방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정시 웨이퍼에 집적회로에 형성하는 FAB공정(FAB rication Process)을 완료한 후에는 웨이퍼상에 만들어진 각 칩을 분리하는 다이싱(Dicing)공정과, 분리된 각 칩을 리드 프레임(Lead Frame)의 패들(Paddle)위에 안착시키는 칩 본딩(Chip Bonding)공정과, 칩위의 본딩 패드(Bonding Pad)와 리드 프레임의 내부 리드(Inner Lead)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)공정을 한후 회로를 보호하기 위해 몰딩(Molding)공정을 수행을 수행하게 된다.
또한, 몰딩이 수행된 후에는 리드 프레임의 써포트 바(Support Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Trimming)공정과, 외부 리드(Outer Lead)를 소정의 형상으로 구부려 주는 포밍(Forming)공정을 동시에 수행함으로써 패키지 공정을 완료하게 된다.
이하, 첨부된 도면을 참고하여 종래의 반도체 패키지의 구조를 설명하면 다음과 같다.
제1도는 종래의 반도체 패키지의 단면구조도이다.
종래의 반도체 패키지의 구조는 제1도와 같이 리드 프레임의 패들(3)위에 반도체칩(1)이 접착제(Adhesive)(7)을 사용하여 부착하고, 반도체 칩(1)의 상부표면에 형성된 본딩패드들(Bonding Pads)(2)과, 리드 프레임의 내부 리드들(Inner Leads)(4)은 와이어들(Wires)(6)에 의해 전기적으로 연결된다.
이어서, 에폭시 몰딩 콤파운드(Epoxy Molding Compound)(8)로 외부 리드들(Outer Leads)(5)을 제외한 나머지 부분들을 모두 몰딩하여 반도체 패키지를 만든다.
마지막으로 외부 리드들(5)을 원하는 형상으로 포밍(Forming)한다.
그러나 이와 같은 종래의 반도체 패키지 구조에 있어서는 다음과 같은 문제점이 있었다.
첫째, 일반적으로 와이어(Wire)를 사용하여 전기적 연결을 시키므로 특히, 고속 디바이스(High Speed Device)에서는 와이어에 의해 전기적(Electrical) 패키지 특성이 저하된다.
즉, 와이어는 인덕턴스(L)값이 커지면 저항(R)값이 커져 전기적 노이즈(Electrical Noize)가 커지게 된다.
둘째, 단일 칩단위 패키지(One Chip Unit Package)를 일정패턴 및 사이즈의 기판위에 수평적으로 실장하므로 패키지의 고밀도(High Density) 실장을 위해서는 큰 면적의 기판영역이 필요한 단점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써 고밀도 실장과 고속 디바이스에 유리하도록 반도체 패키지의 구조 및 제조방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 패키지의 구조는 기판과, 상기 기판 양측에 상하로 관통되어 형성된 제1컨덕터들과, 상기 제1컨덕터들 상하에 전기적 연결을 위해 형성된 전도성 볼들과, 상기 전도성 볼들 상부에 형성된 반도체 칩들과, 상기 기판 가장자리 양측 상하에 형성된 제2컨덕터들과, 상기 제2컨덕터들과 연결되는 내부 리드들과, 상기 각 내부 리드들로부터 연장되어 형성되는 외부 리드들과, 상기 외부 리드들을 제외한 모든 패키지 요소들을 몰드한 에폭시 몰딩콤파운드를 포함하여 구성되고, 본 발명의 반도체 패키지의 제조방법은 기판 양측을 상하로 관통하여 제1컨덕터들을 형성하는 공정과, 상기 기판 가장자리 양측 상하에 제2컨덕터들을 형성하는 공정과, 상기 제2컨덕터들과 내,외부 리드들을 연결하는 공정과, 반도체 칩들 상측에 전도성 볼들을 형성하는 공정과, 상기 기판의 제1컨덕터들과 상기 반도체 칩들의 전도성 볼들을 전기적 연결을 위해 본딩시키는 공정과, 외부 리드들을 제외한 상기 모든 패키지 요소들을 에폭시 몰딩 콤파운드로 몰딩하는 공정과, 리드 프레임의 트리밍 공정 및 상기 외부 리드들을 포밍하는 공정을 포함하여 이루어진다.
상기와 같은 본 발명의 반도체 패키지의 구조 및 제조방법은 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 반도체 패키지의 단면구조도이고, 제3도는 본 발명의 적층한 반도체 패키지의 단면구조도이다.
본 발명의 반도체 패키지의 구조는 기판(13)양측에 상하로 관통되어 제1컨덕터(14)들이 형성되고, 상기 제1컨덕터(14)들 상하에 전기적 연결을 위해 전도성 볼(12)들이 형성된다.
상기 전도성 볼(12)들 상부에 반도체 칩(11)들이 형성되고, 상기 기판(13) 가장자리 양측 상하에 제2컨덕터(15)들이 형성된다.
이때, 상기 제1컨덕터(14)들과 상기 제2컨덕터(15)들은 기판 내부적으로 연결되어 있다.
상기 제2컨덕터(15)들과 연결되는 내부 리드(Inner Lead)(17)들로부터 연장되어 외부 리드(Outer Lead)(18)들이 형성된다.
상기 외부 리드(18)들은 패키지의 상하좌우에 포밍(Forming)하여 제3도와 같이 반도체 패키지의 적층(Stacking)이 가능하도록 한다.
그리고 몰딩(Molding)시 래즌(Resin)이 흘러나오는 것을 막아 주는 댐바(Dambar) 역할로써 각 내부 리드(17)들의 하부표면 사이에 절연 테이프(16)를 형성한다.
이어서, 상기 외부 리드(18)들을 제외한 상기 모든 패키지 요소들을 몰드한 에폭시 몰딩 콤파운드(Epoxy Molding Compound)(19)로 형성되는 구조를 갖는다.
이와 같은 구조를 갖는 본 발명의 반도체 패키지 제조방법은 다음과 같다.
제4도는 본 발명의 반도체 패키지 제조공정 순서도이다.
제4도에 나타낸 바와 같이, 기판(13)양측을 상하로 관통하여 컨덕터 메탈을 채워 제1컨덕터(14)들을 형성하고, 기판(13)위에 반도체 칩 패드(Pad)와 매칭(Matching)되고 리드 연결(Lead Connection)을 위하여 기판(13) 가장자리 양측 상하에 제2컨덕터(15)들을 형성한다.
그리고, 상기 제2컨덕터(15)들과 내,외부 리드(17)(18)들을 상하좌우에 연결한다. 이때, 미리 리드들을 연결시키는 이유는 작업성 측면에서 유리하기 때문이다.
또한, 제2컨덕터(15)들과 내,외부 리드(17)(18)들을 연결시 고정땜납(Eutectic Solder)을 사용하는 금속접합 방식을 이용한다.
그리고, 별도로 반도체 칩(11)들 상측에 전도성 볼(12)들을 형성한다.
상기 기판(13)의 제1컨덕터(14)들과 상기 반도체 칩(11)들의 전도성 볼(12)들을 전기적 연결을 위해 본딩(Bonding)하여 형성하고 외부 리드들(18)을 제외한 상기 모든 패키지 요소들을 에폭시 몰딩 콤파운드(Epoxy Molding Compound)로 몰딩하여 형성한다.
이때, 기판(13)의 제1컨덕터(14)들과 반도체 칩(11)들의 전도성 볼(12)들을 본딩시 솔더 리플로우(Solder Reflow)방식을 이용한다.
그리고, 리드 프레임의 트리밍(Trimming) 및 상하좌우의 외부 리드(18)들을 포밍(Forming)하여 형성하고, 완성된 패키지를 적층(Stacking) 함으로써 용이한 반도체 패키지가 형성된다.
이상에서 설명한 바와 같이 본 발명의 반도체 패키지 구조 및 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 종래의 와이어를 사용하지 않고 메탈 볼을 사용하여 전기적 연결을 함으로써 전기적 단선로(Short Electrical Path)에 의해 전기적 특성이 향상된다.
특히, 고속 디바이스(SDRAM이나 RAMBUSDRAM 등)에 상당히 유리하다.
둘째, 단일 패키지안에 복수개의 칩들이 기판의 비어(Via)를 통해 전기적으로 연결이 가능하므로 반도체 패키지의 적층(Stacking)이 가능하다.
그러므로 프로파일(Profile)도 보다 작고 보다 얇은 반도체 패키지 구조가 가능하다.
셋째, 반도체 패키지의 적층(Stacking)이 30개 까지 가능하므로 고밀도(High Density) 실장이 상당히 유리하다.

Claims (4)

  1. 기판과, 상기 기판 양측에 상하로 관통되어 형성된 제1컨덕터들과, 상기 제1컨덕터들 상하에 전기적 연결을 위해 형성된 전도성 볼들과, 상기 전도성 볼들 상부에 형성된 반도체 칩들과, 상기 기판 가장자리 양측 상하에 형성된 제2컨덕터들과, 상기 제2컨덕터들과 연결되는 내부 리드들과, 상기 각 내부 리드들로부터 연장되어 형성되는 외부 리드들과, 상기 외부 리드들을 제외한 모든 패키지 요소들을 몰드한 에폭시 몰딩 콤파운드를 포함하여 구성됨을 특징으로 하는 반도체 패키지의 구조.
  2. 제1항에 있어서, 제1컨덕터들과 제2컨덕터들을 기판 내부적으로 연결된 것을 특징으로 하는 반도체 패키지의 구조.
  3. 제1항에 있어서, 내부 리드들은 상하 각 리드의 하부 표면 사이에 절연 테이프로 절연시킨 것을 특징으로 하는 반도체 패키지의 구조.
  4. 기판 양측을 상하고 관통하여 제1컨덕터들을 형성하는 공정과, 상기 기판 가장자리 양측 상하에 제2컨덕터들을 형성하는 공정과, 상기 제2컨덕터들과 내,외부 리드들을 연결하는 공정과, 반도체 칩들 상측에 전도성 볼들을 형성하는 공정과, 상기 기판의 제1컨덕터들과 상기 반도체 칩들의 전도성 볼들을 전기적 연결을 위해 본딩시키는 공정과, 외부 리드들을 제외한 상기 모든 패키지 요소들을 에폭시 몰딩 콤파운드 몰딩하는 공정과, 리드 프레임의 트리밍 공정 및 상기 외부 리드들을 포밍하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 패키지의 제조방법.
KR1019950034121A 1995-10-05 1995-10-05 반도체 패키지의 구조 및 제조방법 KR0161870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034121A KR0161870B1 (ko) 1995-10-05 1995-10-05 반도체 패키지의 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034121A KR0161870B1 (ko) 1995-10-05 1995-10-05 반도체 패키지의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR970024044A KR970024044A (ko) 1997-05-30
KR0161870B1 true KR0161870B1 (ko) 1998-12-01

Family

ID=19429331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034121A KR0161870B1 (ko) 1995-10-05 1995-10-05 반도체 패키지의 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR0161870B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590477B1 (ko) * 2004-12-22 2006-06-19 삼성전자주식회사 마더보드의 가장자리를 이용한 메모리 모듈과 마더보드의접속 구조 및 이에 적합한 구조의 메모리 모듈

Also Published As

Publication number Publication date
KR970024044A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR101722264B1 (ko) 몸체-관통 전도성 비아를 갖는 집적 회로 장치, 반도체 장치 패키지 및 반도체 장치 제조 방법
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US5710695A (en) Leadframe ball grid array package
US7432583B2 (en) Leadless leadframe package substitute and stack package
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US7378298B2 (en) Method of making stacked die package
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20030173577A1 (en) Chip scale package and method of fabricating the same
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
US20060186515A1 (en) Dual row leadframe and fabrication method
JPH06216297A (ja) 介挿体リードフレームを有する回路組立体
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US7221041B2 (en) Multi-chips module package and manufacturing method thereof
US9331046B2 (en) Integrated circuit package with voltage distributor
US10861828B2 (en) Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof
US6465882B1 (en) Integrated circuit package having partially exposed conductive layer
US6841416B2 (en) Chip scale package and method of fabricating the same
KR0161870B1 (ko) 반도체 패키지의 구조 및 제조방법
US20240213202A1 (en) Encapsulant-defined land grid array (lga) package and method for making the same
KR102283390B1 (ko) 멀티칩용 반도체 패키지 및 그 제조방법
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR20000026099A (ko) 칩크기 반도체 패키지와 그 제조방법
CN117855180A (zh) 封装结构及其形成方法
KR19980044592A (ko) 반도체 패키지의 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee