JPH05110840A - 色信号変換方法および装置 - Google Patents
色信号変換方法および装置Info
- Publication number
- JPH05110840A JPH05110840A JP3296659A JP29665991A JPH05110840A JP H05110840 A JPH05110840 A JP H05110840A JP 3296659 A JP3296659 A JP 3296659A JP 29665991 A JP29665991 A JP 29665991A JP H05110840 A JPH05110840 A JP H05110840A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- output
- color
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/46—Colour picture communication systems
- H04N1/56—Processing of colour picture signals
- H04N1/60—Colour correction or control
- H04N1/6016—Conversion to subtractive colour signals
- H04N1/6022—Generating a fourth subtractive colour signal, e.g. under colour removal, black masking
- H04N1/6025—Generating a fourth subtractive colour signal, e.g. under colour removal, black masking using look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 １出力についての演算回数を少なくし、高速
処理を行うこと。隣の補間領域との境界での連続性を確
保すること。色補正メモリの容量を小さくすること。 【構成】 色を表す３つの入力信号の各々を上位ビット
と下位ビットに分け、上位ビットの組みから得られる基
準データと、上位ビットの組みと下位ビットから得られ
る補間データの組みとを加算して出力信号を得る色信号
変換方法において、補間対象領域の各６面体を、該６面
体を構成する８つの格子点のうちの１つの格子点を通る
６つの４面体に分割し、該４面体の各々で異なる補間デ
ータの組みを用いることを特徴とする。
処理を行うこと。隣の補間領域との境界での連続性を確
保すること。色補正メモリの容量を小さくすること。 【構成】 色を表す３つの入力信号の各々を上位ビット
と下位ビットに分け、上位ビットの組みから得られる基
準データと、上位ビットの組みと下位ビットから得られ
る補間データの組みとを加算して出力信号を得る色信号
変換方法において、補間対象領域の各６面体を、該６面
体を構成する８つの格子点のうちの１つの格子点を通る
６つの４面体に分割し、該４面体の各々で異なる補間デ
ータの組みを用いることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、カラー入力スキャナ、
カラーＣＲＴ、カラープリンタ、カラー複写機等、中間
調を含むフルカラーを入力したり出力する方法および装
置に関し、特に原稿の色調を忠実に再現するために色信
号を変換する色信号変換方法および装置に関する。
カラーＣＲＴ、カラープリンタ、カラー複写機等、中間
調を含むフルカラーを入力したり出力する方法および装
置に関し、特に原稿の色調を忠実に再現するために色信
号を変換する色信号変換方法および装置に関する。
【０００２】
【従来の技術】従来から、カラー印刷、カラーテレビ、
カラー複写機等の分野で、色信号変換について数多くの
方法が提案されており、その１つとして、テーブルメモ
リを用いて入力の色空間、例えばＢＧＲ系から、出力の
色空間、例えばＹＭＣ（Ｋ）系へ直接変換する方法があ
る。しかし、ＢＧＲ系等の３色信号を、必要とする濃度
段階の分解能でそれぞれにデジタル信号に変換した時の
情報量は非常に多く、従ってテーブルメモリの容量が莫
大になり、コストが非常に高くなる。例えば、入力ＢＧ
Ｒ各色に対し８ビットを割り当て、出力ＹＭＣＫ各色が
８ビットで出力されるとすると、２24×４バイトのメモ
リが必要となってしまい実用的ではない。
カラー複写機等の分野で、色信号変換について数多くの
方法が提案されており、その１つとして、テーブルメモ
リを用いて入力の色空間、例えばＢＧＲ系から、出力の
色空間、例えばＹＭＣ（Ｋ）系へ直接変換する方法があ
る。しかし、ＢＧＲ系等の３色信号を、必要とする濃度
段階の分解能でそれぞれにデジタル信号に変換した時の
情報量は非常に多く、従ってテーブルメモリの容量が莫
大になり、コストが非常に高くなる。例えば、入力ＢＧ
Ｒ各色に対し８ビットを割り当て、出力ＹＭＣＫ各色が
８ビットで出力されるとすると、２24×４バイトのメモ
リが必要となってしまい実用的ではない。
【０００３】そこで、テーブルメモリを用いて色信号変
換を行う場合のメモリ容量削減の方法として、従来は補
間を用いる方法が主に検討されてきた。即ち、入力信号
の上位ビットをアドレスとした色補正メモリを用いるこ
とによってメモリ容量を削減し、粗くなった分を下位ビ
ットを用いた補間回路によって補正しようとする方法で
ある。例として、特公昭５８−１６１８０号公報の中に
示されている補間方法の例を、図１１と式１に示す。
換を行う場合のメモリ容量削減の方法として、従来は補
間を用いる方法が主に検討されてきた。即ち、入力信号
の上位ビットをアドレスとした色補正メモリを用いるこ
とによってメモリ容量を削減し、粗くなった分を下位ビ
ットを用いた補間回路によって補正しようとする方法で
ある。例として、特公昭５８−１６１８０号公報の中に
示されている補間方法の例を、図１１と式１に示す。
【０００４】 Ｘ’（ｘ，ｙ，ｚ）＝Ｘ’（ｘh，ｙh，ｚh）（１−ｘl）＋Ｘ’（ｘh+1，ｙh ，ｚｈ）（ｘl−ｙl）＋Ｘ’（ｘh+1，ｙh+1，ｚh）（ｙl−ｚl）＋Ｘ’（ｘh+1 ，ｙh+1，ｚh+1）ｚl ・・・・・・・・・・・式１
【０００５】図１１は、単位立方体の分割方法を示して
おり、補間対象となる単位立方体は、ｘ＝ｙ，ｙ＝ｚ，
ｚ＝ｘの３面で分割されて、｛１｝〜｛６｝に示される
６つの４面体に分割される。式１は、図１１の領域
｛２｝の補間方法を例示しており、ｘh，ｙh，ｚhは入
力の上位ビットを、ｘl，ｙl，ｚlは入力の下位ビット
を、Ｘ’（ｘ，ｙ，ｚ）は入力（ｘ，ｙ，ｚ）における
１つの出力の値を意味する。この補間方法では、補間し
たい点の下位ビットの大小関係を調べて、補間したい点
がどの４面体に含まれるかを判定し、その４面体の４頂
点に対応する出力値を色補正メモリより呼出し、下位ビ
ットの減算から求まる４つの係数とを乗算したあと、そ
れぞれを加算するという手順になる。
おり、補間対象となる単位立方体は、ｘ＝ｙ，ｙ＝ｚ，
ｚ＝ｘの３面で分割されて、｛１｝〜｛６｝に示される
６つの４面体に分割される。式１は、図１１の領域
｛２｝の補間方法を例示しており、ｘh，ｙh，ｚhは入
力の上位ビットを、ｘl，ｙl，ｚlは入力の下位ビット
を、Ｘ’（ｘ，ｙ，ｚ）は入力（ｘ，ｙ，ｚ）における
１つの出力の値を意味する。この補間方法では、補間し
たい点の下位ビットの大小関係を調べて、補間したい点
がどの４面体に含まれるかを判定し、その４面体の４頂
点に対応する出力値を色補正メモリより呼出し、下位ビ
ットの減算から求まる４つの係数とを乗算したあと、そ
れぞれを加算するという手順になる。
【０００６】下位ビットの大小関係を調べる方法、４面
体の４頂点に対応する出力値を色補正メモリより呼出す
方法等、これ以上の詳細な記述が前記公報にはないが、
この記載範囲からだけでも以下のような問題点を持つこ
とがわかる。 （１） ４面体の４頂点に対応する出力値を色補正メモ
リより呼出す場合に、メモリのアドレス計算が複雑で、
ハードウェアが複雑になるか、またはソフトウェア処理
をすれば時間がかかる。 （２） ４面体の４頂点に対応する出力値を色補正メモ
リより呼出すためには、色補正メモリの中のデータが規
則正しく並んでいることが前提となるので、本発明者が
先に提案したデータの規則性をくずして出力の色再現範
囲外に対応するメモリを削減する技術（特開平２−７３
７７９号公報参照）とは相容れない。 （３） 式１から明らかなように、１出力につき、下位
ビットの減算が３回、その減算結果と４面体の４頂点に
対応する出力値との乗算が４回、最終の加算が３回と、
計１０回の演算が必要となり、ハードウェアが複雑にな
るか、またはソフトウェア処理をすれば時間がかかる。 （４） 厳密に考えると、図１１の分割方法は、境界面
でのデータの扱いに不都合があり、ｙfとｚfについて、
ｙf＞ｚfとｙf＞＝ｚfの２回の大小関係の判定をする必
要がある。
体の４頂点に対応する出力値を色補正メモリより呼出す
方法等、これ以上の詳細な記述が前記公報にはないが、
この記載範囲からだけでも以下のような問題点を持つこ
とがわかる。 （１） ４面体の４頂点に対応する出力値を色補正メモ
リより呼出す場合に、メモリのアドレス計算が複雑で、
ハードウェアが複雑になるか、またはソフトウェア処理
をすれば時間がかかる。 （２） ４面体の４頂点に対応する出力値を色補正メモ
リより呼出すためには、色補正メモリの中のデータが規
則正しく並んでいることが前提となるので、本発明者が
先に提案したデータの規則性をくずして出力の色再現範
囲外に対応するメモリを削減する技術（特開平２−７３
７７９号公報参照）とは相容れない。 （３） 式１から明らかなように、１出力につき、下位
ビットの減算が３回、その減算結果と４面体の４頂点に
対応する出力値との乗算が４回、最終の加算が３回と、
計１０回の演算が必要となり、ハードウェアが複雑にな
るか、またはソフトウェア処理をすれば時間がかかる。 （４） 厳密に考えると、図１１の分割方法は、境界面
でのデータの扱いに不都合があり、ｙfとｚfについて、
ｙf＞ｚfとｙf＞＝ｚfの２回の大小関係の判定をする必
要がある。
【０００７】これらの問題（１）〜（３）を解決するた
めに、本発明者は、先に図１２と式２に示す補間方法を
提案した（特開平２−１８７３７４号公報参照）。
めに、本発明者は、先に図１２と式２に示す補間方法を
提案した（特開平２−１８７３７４号公報参照）。
【０００８】 Ｘ’（ｘ，ｙ，ｚ）＝Ｘ’（ｘh，ｙh，ｚh）＋ａx（ｘh，ｙh，ｚh）ｘl＋ａ y （ｘh，ｙh，ｚh）ｙl＋ａz（ｘh，ｙh，ｚh）ｚl＝Ｘ’（ｘh，ｙh，ｚh）＋ ｃ（ｂx（ｘh，ｙh，ｚh），ｘl）+ｃ（ｂy（ｘh，ｙh，ｚh），ｙl）+ｃ（ｂz （ｘh，ｙh，ｚh），ｚl） ・・・・・・・・・・・式２
【０００９】ここで、Ｘ’（ｘh，ｙh，ｚh）は補間対
象の単位立方体の出力の基準値を意味し、ａx（ｘh，ｙ
h，ｚh），ａy（ｘh，ｙh，ｚh），ａz（ｘh，ｙh，
ｚh）は補間対象の単位立方体の補間用強度信号を意味
し、ｂx（ｘh，ｙh，ｚh），ｂy（ｘh，ｙh，ｚh）,ｂz
（ｘh，ｙh，ｚh）は補間対象の単位立方体の補間用強
度選択信号を意味し、ｃ（ｂx（ｘh，ｙh，ｚh），
ｘl），ｃ（ｂy（ｘh，ｙh，ｚh），ｙl），ｃ（ｂ
z（ｘh，ｙh，ｚh），ｚl）は補間値を意味する。
象の単位立方体の出力の基準値を意味し、ａx（ｘh，ｙ
h，ｚh），ａy（ｘh，ｙh，ｚh），ａz（ｘh，ｙh，
ｚh）は補間対象の単位立方体の補間用強度信号を意味
し、ｂx（ｘh，ｙh，ｚh），ｂy（ｘh，ｙh，ｚh）,ｂz
（ｘh，ｙh，ｚh）は補間対象の単位立方体の補間用強
度選択信号を意味し、ｃ（ｂx（ｘh，ｙh，ｚh），
ｘl），ｃ（ｂy（ｘh，ｙh，ｚh），ｙl），ｃ（ｂ
z（ｘh，ｙh，ｚh），ｚl）は補間値を意味する。
【００１０】この補間方法によれば、アドレス計算を必
要としないメモリの呼出しと、その結果の加算のみで補
間できるので、ハードウェアが複雑にならない。また、
色補正メモリの中のデータが規則正しく並んでいること
を前提としないので、前述の本発明者の先に提案したデ
ータの規則性をくずして出力の色再現範囲外に対応する
メモリを削減する技術（特開平２−７３７７９号公報）
とは相容れる。また、式２の上半分から容易に類推でき
る図１２の変形の回路図を図１３に示したが、このよう
に図１１と同様に乗算器を使用したとしても、１出力に
つき、３回の乗算と３回の加算、計６回の演算ですむの
でハードウェアが複雑にならないという利点があった。
要としないメモリの呼出しと、その結果の加算のみで補
間できるので、ハードウェアが複雑にならない。また、
色補正メモリの中のデータが規則正しく並んでいること
を前提としないので、前述の本発明者の先に提案したデ
ータの規則性をくずして出力の色再現範囲外に対応する
メモリを削減する技術（特開平２−７３７７９号公報）
とは相容れる。また、式２の上半分から容易に類推でき
る図１２の変形の回路図を図１３に示したが、このよう
に図１１と同様に乗算器を使用したとしても、１出力に
つき、３回の乗算と３回の加算、計６回の演算ですむの
でハードウェアが複雑にならないという利点があった。
【００１１】
【発明が解決しようとする課題】しかし、図１２や図１
３に示す従来の色信号変換装置の共通の欠点として、８
つの頂点で形成される６面体を、すなわち出力１色につ
き自由度が８の補間対象を、Ｘ’（ｘh，ｙh，ｚh）と
ａx（ｘh，ｙh，ｚh），ａy（ｘh，ｙh，ｚh），ａ
z（ｘh，ｙh，ｚh）の４つのパラメータで線形補間する
ため、隣の補間領域との境界で連続性が確保されないと
いう点があった。このため、見た目で境界での連続性を
わからなくするには、補間対象領域を小さくする、即
ち、上位ビットを多くとる必要があり、従ってメモリ容
量がアップするという問題点があった。
３に示す従来の色信号変換装置の共通の欠点として、８
つの頂点で形成される６面体を、すなわち出力１色につ
き自由度が８の補間対象を、Ｘ’（ｘh，ｙh，ｚh）と
ａx（ｘh，ｙh，ｚh），ａy（ｘh，ｙh，ｚh），ａ
z（ｘh，ｙh，ｚh）の４つのパラメータで線形補間する
ため、隣の補間領域との境界で連続性が確保されないと
いう点があった。このため、見た目で境界での連続性を
わからなくするには、補間対象領域を小さくする、即
ち、上位ビットを多くとる必要があり、従ってメモリ容
量がアップするという問題点があった。
【００１２】従って、本発明は、前記問題点を解決する
ものであって、次のような特徴をもつ色信号変換方法お
よび装置を、より具体的な形で提供することを目的とす
る。 （１） メモリから呼び出す時の複雑なアドレス変換が
不要であり、従って簡単な回路構成でかつ高速処理が可
能。 （２） 色補正メモリの中のデータが規則正しく並んで
いることを前提とせず、前述のデータの規則性をくずし
て出力の色再現範囲外に対応するメモリを削減する技術
（特開平２−７３７７９号公報、特開平２−１８７３７
４号公報）と相容れる。 （３） １出力についての演算回数をなるべく少なく
し、従って簡単な回路構成でかつ高速処理が可能。 （４） 隣の補間領域との境界での連続性を確保。 （５） 分割補間時の境界面でのデータの扱いを厳密に
定義し、不必要な大小関係の判定の比較を削減。
ものであって、次のような特徴をもつ色信号変換方法お
よび装置を、より具体的な形で提供することを目的とす
る。 （１） メモリから呼び出す時の複雑なアドレス変換が
不要であり、従って簡単な回路構成でかつ高速処理が可
能。 （２） 色補正メモリの中のデータが規則正しく並んで
いることを前提とせず、前述のデータの規則性をくずし
て出力の色再現範囲外に対応するメモリを削減する技術
（特開平２−７３７７９号公報、特開平２−１８７３７
４号公報）と相容れる。 （３） １出力についての演算回数をなるべく少なく
し、従って簡単な回路構成でかつ高速処理が可能。 （４） 隣の補間領域との境界での連続性を確保。 （５） 分割補間時の境界面でのデータの扱いを厳密に
定義し、不必要な大小関係の判定の比較を削減。
【００１３】
【課題を解決するための手段】本発明の色信号変換方法
は、色を表す３つの入力信号の各々を上位ビットと下位
ビットに分け、上位ビットの組みから得られる基準デー
タと、上位ビットの組みと下位ビットから得られる補間
データの組みとを加算して出力信号を得る色信号変換方
法において、補間対象領域の各６面体を、該６面体を構
成する８つの格子点のうちの１つの格子点を通る６つの
４面体に分割し、該４面体の各々で異なる補間データの
組みを用いることを特徴とする。これを式で表すと、式
３のようになる。
は、色を表す３つの入力信号の各々を上位ビットと下位
ビットに分け、上位ビットの組みから得られる基準デー
タと、上位ビットの組みと下位ビットから得られる補間
データの組みとを加算して出力信号を得る色信号変換方
法において、補間対象領域の各６面体を、該６面体を構
成する８つの格子点のうちの１つの格子点を通る６つの
４面体に分割し、該４面体の各々で異なる補間データの
組みを用いることを特徴とする。これを式で表すと、式
３のようになる。
【００１４】 Ｘ’（ｘ，ｙ，ｚ）＝Ｘ’（ｘh，ｙh，ｚh）＋ａx（ｘh，ｙh，ｚh，ｄx（ｘ l ，ｙl，ｚl））ｘl＋ａy（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl,ｚl））ｙl＋ａz（ ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））ｚl =Ｘ’（ｘh，ｙh，ｚh）＋ｃ（ｂx（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，ｚl） ），ｘl）+ｃ（ｂy（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl，ｚl）），ｙl）+ｃ（ ｂz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl） =Ｘ’（ｘh，ｙh，ｚh）＋ｃ（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，ｚl），ｘl ）+ｃ（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl，ｚl），ｙl）+ｃ（ｘh，ｙh，ｚh ，ｄz（ｘl，ｙl，ｚl），ｚl） ＝Ｘ’（ｘh，ｙh，ｚh）＋ａx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl， ｙl，ｚl））ｘl＋ａy（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄy（ｘl，ｙl，ｚl ））ｙl＋ａz（ｅi,i=1,7（ｘh，ｙh，ｚh）,ｄz（ｘl，ｙl，ｚl））ｚl =Ｘ’（ｘh，ｙh，ｚh）＋ｃ（ｂx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘ l，ｙl，ｚl）），ｘl）+ｃ（ｂy（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄy（ｘl ，ｙl，ｚl）），ｙl）+ｃ（ｂz（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl ，ｙl，ｚl）），ｚl）・・・・・・・・・・・・・・ 式３
【００１５】ここで、Ｘ’（ｘh，ｙh，ｚh）は上位ビ
ットの組みから得られる基準データを表す。
ットの組みから得られる基準データを表す。
【００１６】ａx（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，
ｚl）），ａy（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ａz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ａx（ｅi, i=1,7（ｘh，ｙh，ｚh），ｄ
x（ｘl，ｙl，ｚl）），ａy（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄy（ｘl，ｙl，ｚl）），ａz（ｅi,i=1,7（ｘh，
ｙh，ｚh），ｄz（ｘl，ｙl，ｚl））は補間用強度信号
を表す。
ｚl）），ａy（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ａz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ａx（ｅi, i=1,7（ｘh，ｙh，ｚh），ｄ
x（ｘl，ｙl，ｚl）），ａy（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄy（ｘl，ｙl，ｚl）），ａz（ｅi,i=1,7（ｘh，
ｙh，ｚh），ｄz（ｘl，ｙl，ｚl））は補間用強度信号
を表す。
【００１７】ｂx（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，
ｚl）），ｂy（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl，
ｚl））,ｂz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ｂx（ｅi,i =1,7（ｘh，ｙh，ｚh），ｄ
x（ｘl，ｙl，ｚl）），ｂy（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄy（ｘl，ｙl，ｚl）），ｂz（ｅi,i=1,7（ｘh，
ｙh，ｚh），ｄz（ｘl，ｙl，ｚl））は補間用強度選択
信号を表す。
ｚl）），ｂy（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl，
ｚl））,ｂz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ｂx（ｅi,i =1,7（ｘh，ｙh，ｚh），ｄ
x（ｘl，ｙl，ｚl）），ｂy（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄy（ｘl，ｙl，ｚl）），ｂz（ｅi,i=1,7（ｘh，
ｙh，ｚh），ｄz（ｘl，ｙl，ｚl））は補間用強度選択
信号を表す。
【００１８】ｃ（ｂx（ｘh，ｙh，ｚh，ｄx（ｘl，
ｙl，ｚl）），ｘl）、ｃ（ｂy（ｘh，ｙh，ｚh，ｄ
y（ｘl，ｙl，ｚl）），ｙl），ｃ（ｂz（ｘh，ｙh，ｚ
h，ｄz（ｘl，ｙl，ｚl）），ｚl），ｃ（ｘh，ｙh，ｚ
h，ｄx（ｘl，ｙl，ｚl），ｘl），ｃ（ｘh，ｙh，
ｚh，ｄy（ｘl，ｙl，ｚl），ｙl），ｃ（ｘh，ｙh，ｚ
h，ｄz（ｘl，ｙl，ｚl），ｚl），ｃ（ｂx（ｅi,i=1,7
（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，ｚl）），ｘl），
ｃ（ｂy（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄy（ｘl，
ｙl，ｚl）），ｙl），ｃ（ｂz（ｅi,i=1,7（ｘh，
ｙh，ｚh）,ｄz（ｘl,ｙl,ｚl）），ｚl）は補間データ
を表す。
ｙl，ｚl）），ｘl）、ｃ（ｂy（ｘh，ｙh，ｚh，ｄ
y（ｘl，ｙl，ｚl）），ｙl），ｃ（ｂz（ｘh，ｙh，ｚ
h，ｄz（ｘl，ｙl，ｚl）），ｚl），ｃ（ｘh，ｙh，ｚ
h，ｄx（ｘl，ｙl，ｚl），ｘl），ｃ（ｘh，ｙh，
ｚh，ｄy（ｘl，ｙl，ｚl），ｙl），ｃ（ｘh，ｙh，ｚ
h，ｄz（ｘl，ｙl，ｚl），ｚl），ｃ（ｂx（ｅi,i=1,7
（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，ｚl）），ｘl），
ｃ（ｂy（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄy（ｘl，
ｙl，ｚl）），ｙl），ｃ（ｂz（ｅi,i=1,7（ｘh，
ｙh，ｚh）,ｄz（ｘl,ｙl,ｚl）），ｚl）は補間データ
を表す。
【００１９】ｄx（ｘl，ｙl，ｚl），ｄy（ｘl，ｙl，
ｚl），ｄz（ｘl，ｙl，ｚl）は下位ビットの組みから
得られる補間領域選択信号を表す。ｅi,i=1,7（ｘh，ｙ
h，ｚh），は上位ビットの組みから得られる補間対象領
域の各６面体うちの１つの格子点を基準として残りの７
つの格子点に対応する差分データを示す。
ｚl），ｄz（ｘl，ｙl，ｚl）は下位ビットの組みから
得られる補間領域選択信号を表す。ｅi,i=1,7（ｘh，ｙ
h，ｚh），は上位ビットの組みから得られる補間対象領
域の各６面体うちの１つの格子点を基準として残りの７
つの格子点に対応する差分データを示す。
【００２０】図１と図２に分割方法の具体例を，表１と
表２にそれに対応する補間用強度信号ａx，ａy，ａz，
を示した。なお、図１と図２では、補間対象領域の６面
体を立方体のように図示したが、本発明は補間対象領域
を立方体に限定することはなく、変の長さが異なる直方
体や、極座標表示の入力の場合の変形６面体の場合にも
適用が可能である。
表２にそれに対応する補間用強度信号ａx，ａy，ａz，
を示した。なお、図１と図２では、補間対象領域の６面
体を立方体のように図示したが、本発明は補間対象領域
を立方体に限定することはなく、変の長さが異なる直方
体や、極座標表示の入力の場合の変形６面体の場合にも
適用が可能である。
【表１】
【表２】
【００２１】前記本発明の色信号変換方法を実施するた
めの装置は、色を表す３つの入力信号（Ｌ＊，ａ＊，ｂ
＊）の各々を上位ビットと下位ビットに分け、その上位
ビットの組みをアドレス信号として入力したとき、基準
データを出力する色補正メモリ（図３〜図１０の１）
と、前記上位ビットの組みと下位ビットの組みに基づい
て補間データの組を出力する補間データ作成手段（図３
の５，６，７、図４の５，６，８、図５の２，４，７、
図６の２，４，８、図７の２，８、図８の６，８，９，
１０，１１、図９の２，８，９，１０，１１，１２）
と、前記色補正メモリの出力と補間データ作成手段の出
力を加算し、出力信号を得る加算手段（図３〜図１０の
３）とを備え、かつ前記補間データ作成手段は、補間対
象領域の各６面体を、該６面体を構成する８つの格子点
のうちの１つの格子点を通る６つの４面体に分割し、該
４面体の各々で異なる補間データの組みを対応させる手
段（図３の５，７、図４の５，８、図５の４，７、図６
の４，８、図７の８、図８の８，９，１０，１１、図９
の２，８，９，１０，１１，１２）を有する。
めの装置は、色を表す３つの入力信号（Ｌ＊，ａ＊，ｂ
＊）の各々を上位ビットと下位ビットに分け、その上位
ビットの組みをアドレス信号として入力したとき、基準
データを出力する色補正メモリ（図３〜図１０の１）
と、前記上位ビットの組みと下位ビットの組みに基づい
て補間データの組を出力する補間データ作成手段（図３
の５，６，７、図４の５，６，８、図５の２，４，７、
図６の２，４，８、図７の２，８、図８の６，８，９，
１０，１１、図９の２，８，９，１０，１１，１２）
と、前記色補正メモリの出力と補間データ作成手段の出
力を加算し、出力信号を得る加算手段（図３〜図１０の
３）とを備え、かつ前記補間データ作成手段は、補間対
象領域の各６面体を、該６面体を構成する８つの格子点
のうちの１つの格子点を通る６つの４面体に分割し、該
４面体の各々で異なる補間データの組みを対応させる手
段（図３の５，７、図４の５，８、図５の４，７、図６
の４，８、図７の８、図８の８，９，１０，１１、図９
の２，８，９，１０，１１，１２）を有する。
【００２２】また、本発明は、前記構成において、前記
補間データ作成手段は、前記６つの４面体のいずれに属
するかを判定するため、下位ビットの組みをアドレス信
号として入力し、補間用強度信号の共通性に適合した複
数の補間領域選択信号を出力する補間領域選択用メモリ
手段（図３の７，図５の７、図１０の７）を有すること
を特徴とする。ここで、補間領域選択信号は、式３のｄ
x（ｘl，ｙl，ｚl），ｄy（ｘl，ｙl，ｚl）,ｄ
z（ｘl，ｙl，ｚl）と対応し、表１と表２の［ｚl＞ｘ
l,ｘl＞＝ｙl］,［ｘl＞＝ｙl，ｙl＞ｚl］,［ｙl＞ｚ
l,ｚl＞ｘl］，［ｘl＞＝ｙl,ｙl＞＝ｚl，ｚl＝＞
ｘl，ｘl−ｙl−ｚl＞＝０，ｘl−ｙl＋ｚl＞＝０］の
信号に相当している。そして、この補間領域選択信号
は、同じく表１と表２でわかるように、６つの４面体に
おいて補間用強度信号ａx，ａy，ａzは全て異なるが、
ａx，ａy，ａzの各々の要素について見れば共通のもの
があるので、その共通性に適合する信号となっている。
補間データ作成手段は、前記６つの４面体のいずれに属
するかを判定するため、下位ビットの組みをアドレス信
号として入力し、補間用強度信号の共通性に適合した複
数の補間領域選択信号を出力する補間領域選択用メモリ
手段（図３の７，図５の７、図１０の７）を有すること
を特徴とする。ここで、補間領域選択信号は、式３のｄ
x（ｘl，ｙl，ｚl），ｄy（ｘl，ｙl，ｚl）,ｄ
z（ｘl，ｙl，ｚl）と対応し、表１と表２の［ｚl＞ｘ
l,ｘl＞＝ｙl］,［ｘl＞＝ｙl，ｙl＞ｚl］,［ｙl＞ｚ
l,ｚl＞ｘl］，［ｘl＞＝ｙl,ｙl＞＝ｚl，ｚl＝＞
ｘl，ｘl−ｙl−ｚl＞＝０，ｘl−ｙl＋ｚl＞＝０］の
信号に相当している。そして、この補間領域選択信号
は、同じく表１と表２でわかるように、６つの４面体に
おいて補間用強度信号ａx，ａy，ａzは全て異なるが、
ａx，ａy，ａzの各々の要素について見れば共通のもの
があるので、その共通性に適合する信号となっている。
【００２３】また、本発明は、前記補間領域選択用メモ
リ手段の代わりに、前記６つの４面体のいずれに属する
かを判定するため、３つの入力信号の下位ビット同士、
または、３つの入力信号のいくつかの下位ビットをシフ
トしたもの同士、またはそれらの加減算結果同士の大小
を比較する複数組の比較器（図４の８、図６の８、図７
の８、図８の８、図９の８）と、該比較器の出力の組合
せを補間用強度信号の共通性に適合した複数の補間領域
選択信号として出力する手段を有することを特徴とす
る。これは、メモリを使って補間領域選択信号を出力す
る代わりに、比較器等を用いて演算させるものであり、
例えば、図１と図２ではその回路構成が変わってくるの
は、表１と表２の補間領域選択信号を見れば明白であ
る。なお、３つの入力信号の下位ビットのビット数が異
なる場合は、比較器の前にシフトレジスタをつけて、オ
ーダを合わせておけばよい。
リ手段の代わりに、前記６つの４面体のいずれに属する
かを判定するため、３つの入力信号の下位ビット同士、
または、３つの入力信号のいくつかの下位ビットをシフ
トしたもの同士、またはそれらの加減算結果同士の大小
を比較する複数組の比較器（図４の８、図６の８、図７
の８、図８の８、図９の８）と、該比較器の出力の組合
せを補間用強度信号の共通性に適合した複数の補間領域
選択信号として出力する手段を有することを特徴とす
る。これは、メモリを使って補間領域選択信号を出力す
る代わりに、比較器等を用いて演算させるものであり、
例えば、図１と図２ではその回路構成が変わってくるの
は、表１と表２の補間領域選択信号を見れば明白であ
る。なお、３つの入力信号の下位ビットのビット数が異
なる場合は、比較器の前にシフトレジスタをつけて、オ
ーダを合わせておけばよい。
【００２４】次に、本発明は、色を表す３つの入力信号
の上位ビットの組みと、前記補間領域選択信号の一部と
をアドレス信号として入力し、複数の補間の強度の信号
を出力する補間用強度出力メモリ手段（図３の５、図４
の５、図１０の５）と、該補間用強度出力メモリ手段の
出力の内の１つと、３つの入力信号の内の１つの信号の
下位ビットの積を演算することにより補間データを出力
する複数の補間データ演算手段（図３の６、図４の６、
図１０の６）を有することを特徴とする。ここで、複数
の補間強度出力とは、式３のａx（ｘh，ｙh，ｚh，ｄx
（ｘl，ｙl，ｚl）），ａy（ｘh，ｙh，ｚh，ｄ
z（ｘl，ｙl，ｚl）），ａz（ｘh，ｙh，ｚh，ｄ
z（ｘl，ｙl，ｚl））に対応する。
の上位ビットの組みと、前記補間領域選択信号の一部と
をアドレス信号として入力し、複数の補間の強度の信号
を出力する補間用強度出力メモリ手段（図３の５、図４
の５、図１０の５）と、該補間用強度出力メモリ手段の
出力の内の１つと、３つの入力信号の内の１つの信号の
下位ビットの積を演算することにより補間データを出力
する複数の補間データ演算手段（図３の６、図４の６、
図１０の６）を有することを特徴とする。ここで、複数
の補間強度出力とは、式３のａx（ｘh，ｙh，ｚh，ｄx
（ｘl，ｙl，ｚl）），ａy（ｘh，ｙh，ｚh，ｄ
z（ｘl，ｙl，ｚl）），ａz（ｘh，ｙh，ｚh，ｄ
z（ｘl，ｙl，ｚl））に対応する。
【００２５】また、本発明は、補間用強度出力メモリ手
段と積を演算する補間データ演算手段の代わりに、色を
表す３つの入力信号の上位ビットの組みと、前記補間領
域選択信号の一部とをアドレス信号として入力し、複数
の補間の強度の選択信号を出力する補間用強度選択出力
メモリ手段（図５の４、図６の４）と、該補間用強度選
択出力メモリ手段の出力の内の１つと、３つの入力信号
の内の１つの信号の下位ビットをアドレスとして入力
し、補間データを出力する複数の補間データ出力メモリ
手段（図５の２、図６の２）を有することを特徴とす
る。ここで、複数の補間強度選択出力は、式３のｂ
x（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，ｚl）），ｂ
y（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl，ｚl）），ｂ
z（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））に対応す
る。補間データ出力は、式３のｃ（ｂx（ｘh，ｙh，
ｚh，ｄx（ｘl，ｙl，ｚl）），ｘl），ｃ（ｂy（ｘh，
ｙh，ｚh，ｄy（ｘl，ｙl，ｚl）），ｙl）、ｃ（ｂ
z（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl）に
対応する。ここでは、積を演算する代わりにメモリを用
いているので、補間強度そのものを用いる必要がなく、
対応する補間強度が入っているアドレスを指定するため
の補間強度選択出力が使われる。
段と積を演算する補間データ演算手段の代わりに、色を
表す３つの入力信号の上位ビットの組みと、前記補間領
域選択信号の一部とをアドレス信号として入力し、複数
の補間の強度の選択信号を出力する補間用強度選択出力
メモリ手段（図５の４、図６の４）と、該補間用強度選
択出力メモリ手段の出力の内の１つと、３つの入力信号
の内の１つの信号の下位ビットをアドレスとして入力
し、補間データを出力する複数の補間データ出力メモリ
手段（図５の２、図６の２）を有することを特徴とす
る。ここで、複数の補間強度選択出力は、式３のｂ
x（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，ｚl）），ｂ
y（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl，ｚl）），ｂ
z（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））に対応す
る。補間データ出力は、式３のｃ（ｂx（ｘh，ｙh，
ｚh，ｄx（ｘl，ｙl，ｚl）），ｘl），ｃ（ｂy（ｘh，
ｙh，ｚh，ｄy（ｘl，ｙl，ｚl）），ｙl）、ｃ（ｂ
z（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl）に
対応する。ここでは、積を演算する代わりにメモリを用
いているので、補間強度そのものを用いる必要がなく、
対応する補間強度が入っているアドレスを指定するため
の補間強度選択出力が使われる。
【００２６】また、本発明は、補間用強度出力メモリ手
段と積を演算する補間データ演算手段の代わりに、色を
表す３つの入力信号の上位ビットの組みと、前記補間領
域選択信号の一部と、３つの入力信号の内の１つの信号
の下位ビットをアドレスとして入力し、補間データを出
力する複数の補間データ出力メモリ手段（図図７の２）
を有することを特徴とする。ここで、補間データ出力
は、式３のｃ（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，
ｚl），ｘl）、ｃ（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl，ｚ
l），ｙl）、ｃ（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl），ｚl）に対応する。
段と積を演算する補間データ演算手段の代わりに、色を
表す３つの入力信号の上位ビットの組みと、前記補間領
域選択信号の一部と、３つの入力信号の内の１つの信号
の下位ビットをアドレスとして入力し、補間データを出
力する複数の補間データ出力メモリ手段（図図７の２）
を有することを特徴とする。ここで、補間データ出力
は、式３のｃ（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，
ｚl），ｘl）、ｃ（ｘh，ｙh，ｚh，ｄy（ｘl，ｙl，ｚ
l），ｙl）、ｃ（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl），ｚl）に対応する。
【００２７】また、本発明は、補間用強度出力メモリ手
段の代わりとして、色を表す３つの入力信号の上位ビッ
トの組みをアドレスとして入力し、補間対象領域の各６
面体うちの１つの格子点を基準として残りの７つの格子
点に対応する差分データを出力するメモリ部分（図８の
９）と、該差分データの差分を計算する複数の減算部分
（図８の１０）と、該差分データ、または、該減算結果
の中から前記補間領域選択信号の一部を用いて適切な複
数の補間の強度の出力を選択する部分（図８の１１）か
らなる補間用強度出力手段と、該補間用強度出力手段の
出力の内の１つと、３つの入力信号の内の１つの信号の
下位ビットの積を演算することにより補間データを出力
する複数の補間データ出力手段（図８の６）を有するこ
とを特徴とする。ここで、補間対象領域の各６面体うち
の１つの格子点を基準として残りの７つの格子点に対応
する差分データは、式３のｅi,i=1,7（ｘh，ｙh，
ｚh）、に、補間用強度出力はａx（ｅi,i=1,7（ｘh，ｙ
h，ｚh），ｄx（ｘl，ｙl，ｚl））、ａy（ｅ
i,i=1,7（ｘh，ｙh，ｚh）,ｄy（ｘl，ｙl，ｚl））、
ａz（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl，ｙl，ｚ
l））に対応する。
段の代わりとして、色を表す３つの入力信号の上位ビッ
トの組みをアドレスとして入力し、補間対象領域の各６
面体うちの１つの格子点を基準として残りの７つの格子
点に対応する差分データを出力するメモリ部分（図８の
９）と、該差分データの差分を計算する複数の減算部分
（図８の１０）と、該差分データ、または、該減算結果
の中から前記補間領域選択信号の一部を用いて適切な複
数の補間の強度の出力を選択する部分（図８の１１）か
らなる補間用強度出力手段と、該補間用強度出力手段の
出力の内の１つと、３つの入力信号の内の１つの信号の
下位ビットの積を演算することにより補間データを出力
する複数の補間データ出力手段（図８の６）を有するこ
とを特徴とする。ここで、補間対象領域の各６面体うち
の１つの格子点を基準として残りの７つの格子点に対応
する差分データは、式３のｅi,i=1,7（ｘh，ｙh，
ｚh）、に、補間用強度出力はａx（ｅi,i=1,7（ｘh，ｙ
h，ｚh），ｄx（ｘl，ｙl，ｚl））、ａy（ｅ
i,i=1,7（ｘh，ｙh，ｚh）,ｄy（ｘl，ｙl，ｚl））、
ａz（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl，ｙl，ｚ
l））に対応する。
【００２８】また、本発明は、補間用強度選択出力メモ
リ手段の代わりとして、色を表す３つの入力信号の上位
ビットの組みをアドレスとして入力し、補間対象領域の
各６面体うちの１つの格子点を基準として残りの７つの
格子点に対応する差分データを出力するメモリ部分（図
９の９）と、該差分データから補間用強度選択出力を作
り出す演算部分（図９の１０）と、該差分データ、また
は、該減算結果の中から前記補間領域選択信号の一部を
用いて適切な複数の補間の強度の出力を選択する部分
（図９の１１）と、それら選択された複数の補間の強度
の出力を複数の補間の強度の選択出力に変換する部分
（図９の１２）からなる補間用強度選択出力手段と、該
補間用強度選択出力手段の出力の内の１つと、３つの入
力信号の内の１つの信号の下位ビットをアドレスとして
入力し、補間データを出力する複数の補間データ出力メ
モリ手段（図９の２）を有することを特徴とする。
リ手段の代わりとして、色を表す３つの入力信号の上位
ビットの組みをアドレスとして入力し、補間対象領域の
各６面体うちの１つの格子点を基準として残りの７つの
格子点に対応する差分データを出力するメモリ部分（図
９の９）と、該差分データから補間用強度選択出力を作
り出す演算部分（図９の１０）と、該差分データ、また
は、該減算結果の中から前記補間領域選択信号の一部を
用いて適切な複数の補間の強度の出力を選択する部分
（図９の１１）と、それら選択された複数の補間の強度
の出力を複数の補間の強度の選択出力に変換する部分
（図９の１２）からなる補間用強度選択出力手段と、該
補間用強度選択出力手段の出力の内の１つと、３つの入
力信号の内の１つの信号の下位ビットをアドレスとして
入力し、補間データを出力する複数の補間データ出力メ
モリ手段（図９の２）を有することを特徴とする。
【００２９】ここで、補間用強度選択出力は、式３のｂ
x（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，
ｚl））、ｂy（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄ
y（ｘl，ｙl，ｚl））、ｂz（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄz（ｘl，ｙl，ｚl））に、補間データ出力は、
式３のｃ（ｂx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘ
l，ｙl，ｚl）），ｘl）、ｃ（ｂy（ｅi,i=1,7（ｘh，
ｙh，ｚh），ｄy（ｘl，ｙl，ｚl）），ｙl）、ｃ（ｂz
（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl，ｙl，
ｚl））），ｚl）に対応する。
x（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，
ｚl））、ｂy（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄ
y（ｘl，ｙl，ｚl））、ｂz（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄz（ｘl，ｙl，ｚl））に、補間データ出力は、
式３のｃ（ｂx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘ
l，ｙl，ｚl）），ｘl）、ｃ（ｂy（ｅi,i=1,7（ｘh，
ｙh，ｚh），ｄy（ｘl，ｙl，ｚl）），ｙl）、ｃ（ｂz
（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl，ｙl，
ｚl））），ｚl）に対応する。
【００３０】また、本発明の色信号変換装置は、第１の
表色系の色を表わす３つの入力信号の内の２つの入力信
号をアドレスとして入力し、出力装置の色再現範囲を考
慮してあらかじめ定められた起点アドレスとその２つの
入力の修正された下位ビットとを出力する起点アドレス
／下位ビット生成メモリ（図１０の１３）と、前記３つ
の入力信号の内の２つの入力信号をアドレスとして入力
し、前記出力装置の色再現範囲を考慮した前記３つの入
力信号の内の他の１つの信号の最大／最小を出力する最
大最小生成メモリ（図１０の１４）と、前記３つの入力
信号の内の他の１つの入力信号を前記最大最小生成メモ
リから出力された最大最小値に基づいて修正する演算器
（図１０の１６，１７）と、前記起点アドレス／下位ビ
ット生成メモリから出力された起点アドレスと前記３つ
の入力信号の内の他の１つの入力信号の一定数の上位ビ
ットの和を求めるアドレス加算器（図１０の１５）と、
前記アドレス加算器の出力をアドレスとして入力し、第
２の表色系の色を表わす基準データ信号を出力する基準
データ用色補正メモリ（図１０の１）と、前記アドレス
加算器の出力する上位ビットの組みと前記入力信号の修
正された下位ビットの組みに基づいて補間データの組を
出力する補間データ作成手段（図１０の７，５，６）
と、前記基準データ用色補正メモリの出力と補間データ
作成手段の出力を加算し、第２の表色系の色を表す出力
信号を得る加算手段（図１０の３）とを備え、かつ、前
記補間データ作成手段が、補間対象領域の各６面体を、
該６面体を構成する８つの格子点のうちの１つの格子点
を通る６つの４面体に分割し、該４面体の各々で異なる
補間データの組みを対応させる手段（図１０の７，５）
を有することを特徴とする。
表色系の色を表わす３つの入力信号の内の２つの入力信
号をアドレスとして入力し、出力装置の色再現範囲を考
慮してあらかじめ定められた起点アドレスとその２つの
入力の修正された下位ビットとを出力する起点アドレス
／下位ビット生成メモリ（図１０の１３）と、前記３つ
の入力信号の内の２つの入力信号をアドレスとして入力
し、前記出力装置の色再現範囲を考慮した前記３つの入
力信号の内の他の１つの信号の最大／最小を出力する最
大最小生成メモリ（図１０の１４）と、前記３つの入力
信号の内の他の１つの入力信号を前記最大最小生成メモ
リから出力された最大最小値に基づいて修正する演算器
（図１０の１６，１７）と、前記起点アドレス／下位ビ
ット生成メモリから出力された起点アドレスと前記３つ
の入力信号の内の他の１つの入力信号の一定数の上位ビ
ットの和を求めるアドレス加算器（図１０の１５）と、
前記アドレス加算器の出力をアドレスとして入力し、第
２の表色系の色を表わす基準データ信号を出力する基準
データ用色補正メモリ（図１０の１）と、前記アドレス
加算器の出力する上位ビットの組みと前記入力信号の修
正された下位ビットの組みに基づいて補間データの組を
出力する補間データ作成手段（図１０の７，５，６）
と、前記基準データ用色補正メモリの出力と補間データ
作成手段の出力を加算し、第２の表色系の色を表す出力
信号を得る加算手段（図１０の３）とを備え、かつ、前
記補間データ作成手段が、補間対象領域の各６面体を、
該６面体を構成する８つの格子点のうちの１つの格子点
を通る６つの４面体に分割し、該４面体の各々で異なる
補間データの組みを対応させる手段（図１０の７，５）
を有することを特徴とする。
【００３１】
【作用】本発明によれば、色を表す３つの入力信号の各
々が上位ビットと下位ビットに分けられ、まず上位ビッ
トの組が基準データ用色補正メモリのアドレスとして入
力され、式３のＸ’（ｘh，ｙh，ｚh）に相当する基準
データが出力される。また、入力信号の下位ビットの組
が、補間領域選択用メモリ手段のアドレスとして入力さ
れるか、または、比較器等から構成される補間領域選択
用信号出力手段に入力されて、式３のｄx（ｘl,ｙ
l,ｚl）、ｄy（ｘl,ｙl,ｚl）、ｄz（ｘl,ｙl,ｚl）に対
応する複数の補間領域選択用信号が出力される。
々が上位ビットと下位ビットに分けられ、まず上位ビッ
トの組が基準データ用色補正メモリのアドレスとして入
力され、式３のＸ’（ｘh，ｙh，ｚh）に相当する基準
データが出力される。また、入力信号の下位ビットの組
が、補間領域選択用メモリ手段のアドレスとして入力さ
れるか、または、比較器等から構成される補間領域選択
用信号出力手段に入力されて、式３のｄx（ｘl,ｙ
l,ｚl）、ｄy（ｘl,ｙl,ｚl）、ｄz（ｘl,ｙl,ｚl）に対
応する複数の補間領域選択用信号が出力される。
【００３２】次に、入力信号の上位ビットの組と前記補
間領域選択用信号の一部が、補間用強度出力メモリ手
段、または、補間用強度選択出力メモリ手段、または、
補間用強度出力手段、または、補間用強度選択出力手段
に入力されて、式３のａx（ｘh，ｙh，ｚh，ｄx（ｘl，
ｙl，ｚl）），ａy（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ａz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl））またはａx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx
（ｘl，ｙl，ｚl）），ａy（ｅi,i=1,7（ｘh，ｙh，
ｚh），ｄy（ｘl，ｙl，ｚl）），ａz（ｅ
i,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl，ｙl，ｚl））に
相当する複数の補間用強度信号、または、式３のｂ
x（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，ｚl）），ｂ
y（ｘh，ｙh，ｚh，ｄy（ｘｌ,ｙl，ｚl））,ｂ
z（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））または、ｂ
x（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，
ｚl）），ｂy（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄ
y（ｘl，ｙl，ｚl）），ｂz（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄz（ｘl，ｙl，ｚl））に相当する複数の補間用
強度選択信号が出力される。
間領域選択用信号の一部が、補間用強度出力メモリ手
段、または、補間用強度選択出力メモリ手段、または、
補間用強度出力手段、または、補間用強度選択出力手段
に入力されて、式３のａx（ｘh，ｙh，ｚh，ｄx（ｘl，
ｙl，ｚl）），ａy（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ａz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl））またはａx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx
（ｘl，ｙl，ｚl）），ａy（ｅi,i=1,7（ｘh，ｙh，
ｚh），ｄy（ｘl，ｙl，ｚl）），ａz（ｅ
i,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl，ｙl，ｚl））に
相当する複数の補間用強度信号、または、式３のｂ
x（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，ｚl）），ｂ
y（ｘh，ｙh，ｚh，ｄy（ｘｌ,ｙl，ｚl））,ｂ
z（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））または、ｂ
x（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，
ｚl）），ｂy（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄ
y（ｘl，ｙl，ｚl）），ｂz（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄz（ｘl，ｙl，ｚl））に相当する複数の補間用
強度選択信号が出力される。
【００３３】次に、前記複数の補間用強度出力の各々が
入力信号の下位ビットの内の１つと乗算されるか、また
は、補間用強度選択出力の各々と入力信号の下位ビット
の各々が複数の補間データ出力メモリ手段のアドレスと
して入力され、式３のｃ（ｂx（ｘh，ｙh，ｚh，ｄ
x（ｘl，ｙl，ｚl）），ｘl），ｃ（ｂy（ｘh，ｙh，ｚ
h，ｄy（ｘl，ｙl，ｚl）），ｙl），ｃ（ｂz（ｘh，ｙ
h，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl）、または、ｃ
（ｂx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，
ｚl）），ｘl），ｃ（ｂy（ｅi,i=1,7（ｘh，ｙh，
ｚh），ｄy（ｘl，ｙl，ｚl）），ｙl），ｃ（ｂz（ｅ
i,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl，ｙl，ｚl）），
ｚl）に相当する複数の補間データが出力される。
入力信号の下位ビットの内の１つと乗算されるか、また
は、補間用強度選択出力の各々と入力信号の下位ビット
の各々が複数の補間データ出力メモリ手段のアドレスと
して入力され、式３のｃ（ｂx（ｘh，ｙh，ｚh，ｄ
x（ｘl，ｙl，ｚl）），ｘl），ｃ（ｂy（ｘh，ｙh，ｚ
h，ｄy（ｘl，ｙl，ｚl）），ｙl），ｃ（ｂz（ｘh，ｙ
h，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl）、または、ｃ
（ｂx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，
ｚl）），ｘl），ｃ（ｂy（ｅi,i=1,7（ｘh，ｙh，
ｚh），ｄy（ｘl，ｙl，ｚl）），ｙl），ｃ（ｂz（ｅ
i,i=1,7（ｘh，ｙh，ｚh），ｄz（ｘl，ｙl，ｚl）），
ｚl）に相当する複数の補間データが出力される。
【００３４】または、入力信号の上位ビットの組と、前
記補間領域選択用信号の各々と、入力信号の下位ビット
の各々が、複数の補間データ出力メモリ手段のアドレス
として入力されて、式３のｃ（ｘh，ｙh，ｚh，ｄx（ｘ
l，ｙl，ｚl），ｘl），ｃ（ｘh，ｙh，ｚh，ｄ
y（ｘl，ｙl，ｚl），ｙl），ｃ（ｘh，ｙh，ｚh，ｄz
（ｘl，ｙl，ｚl），ｚl）・に対応する複数の補間デー
タが出力される。最後に、前記基準データと複数の補間
データが加算されて、最終的に式３のＸ’（ｘ，ｙ，
ｚ）に相当する補間済みの値が出力される。
記補間領域選択用信号の各々と、入力信号の下位ビット
の各々が、複数の補間データ出力メモリ手段のアドレス
として入力されて、式３のｃ（ｘh，ｙh，ｚh，ｄx（ｘ
l，ｙl，ｚl），ｘl），ｃ（ｘh，ｙh，ｚh，ｄ
y（ｘl，ｙl，ｚl），ｙl），ｃ（ｘh，ｙh，ｚh，ｄz
（ｘl，ｙl，ｚl），ｚl）・に対応する複数の補間デー
タが出力される。最後に、前記基準データと複数の補間
データが加算されて、最終的に式３のＸ’（ｘ，ｙ，
ｚ）に相当する補間済みの値が出力される。
【００３５】また、上述の補間データ作成手段を有する
構成に加えて、起点アドレス／下位ビット生成メモリと
アドレス加算器を有する本発明の態様においては、上述
の補間データ作成手段を有する構成による作用効果が得
られるばかりでなく、起点アドレスを出力装置の表色系
の色再現範囲を考慮して各色補正メモリに無駄が生じな
いように予め定めることができるので各色補正メモリの
容量を一層大幅に削減することができ、かつ、さらに高
速な色信号変換装置が実現できる。
構成に加えて、起点アドレス／下位ビット生成メモリと
アドレス加算器を有する本発明の態様においては、上述
の補間データ作成手段を有する構成による作用効果が得
られるばかりでなく、起点アドレスを出力装置の表色系
の色再現範囲を考慮して各色補正メモリに無駄が生じな
いように予め定めることができるので各色補正メモリの
容量を一層大幅に削減することができ、かつ、さらに高
速な色信号変換装置が実現できる。
【００３６】
【実施例】図３以下に、本発明の実施例を示す。これら
の図では、説明を容易にするため、入力をＬ＊７ビッ
ト，ａ＊８ビット，ｂ＊８ビットで、この内の下位ビッ
トを各ｎビットで、出力をＹ％，Ｍ％，Ｃ％，（Ｋ％）
各８ビットで表しているが、本発明は、これら入出力の
種類とビット数に限定されることはなく、如何なる入出
力の種類とビット数でも適用可能である。また、これら
の図には、１種類の出力に対する回路構成しか明示して
いないが、これを複数種類の出力に拡張することは容易
であるので、省略した。なお、複数種類の出力に拡張す
る場合、補間用領域選択信号出力メモリ手段、または、
補間領域選択信号出力手段等の複数種類の出力に共通す
る部分は、共通する部分として残してもよいし、ハード
ウェア化する時に複数種類の出力に対応して完全に分離
したい場合等に、各出力に対応して各々独立に共通する
部分を重複して持ってもよい。
の図では、説明を容易にするため、入力をＬ＊７ビッ
ト，ａ＊８ビット，ｂ＊８ビットで、この内の下位ビッ
トを各ｎビットで、出力をＹ％，Ｍ％，Ｃ％，（Ｋ％）
各８ビットで表しているが、本発明は、これら入出力の
種類とビット数に限定されることはなく、如何なる入出
力の種類とビット数でも適用可能である。また、これら
の図には、１種類の出力に対する回路構成しか明示して
いないが、これを複数種類の出力に拡張することは容易
であるので、省略した。なお、複数種類の出力に拡張す
る場合、補間用領域選択信号出力メモリ手段、または、
補間領域選択信号出力手段等の複数種類の出力に共通す
る部分は、共通する部分として残してもよいし、ハード
ウェア化する時に複数種類の出力に対応して完全に分離
したい場合等に、各出力に対応して各々独立に共通する
部分を重複して持ってもよい。
【００３７】第１の実施例 図３に、本発明の第１の実施例の構成を示す。第１の実
施例は、基準データ用色補正メモリ１、補間用領域選択
信号出力メモリ７、補間用強度信号出力メモリ５1−５
3、補間用乗算器６1−６3、補間用加算器３1−３6より構
成されている。
施例は、基準データ用色補正メモリ１、補間用領域選択
信号出力メモリ７、補間用強度信号出力メモリ５1−５
3、補間用乗算器６1−６3、補間用加算器３1−３6より構
成されている。
【００３８】基準データ用色補正メモリ１は、入力のＬ
＊ａ＊ｂ＊の上位ビットがアドレスとして入力され、式
３のＸ’（ｘh，ｙh，ｚh）に相当する補正の基準値を
出力するルックアップテーブルメモリである。
＊ａ＊ｂ＊の上位ビットがアドレスとして入力され、式
３のＸ’（ｘh，ｙh，ｚh）に相当する補正の基準値を
出力するルックアップテーブルメモリである。
【００３９】また、補間用領域選択信号出力メモリ７
は、入力信号Ｌ＊ａ＊ｂ＊の下位ビットがアドレスとし
て入力され、補間領域選択信号を出力するルックアップ
テーブルメモリである。前述のように、補間用領域選択
信号出力メモリ７の出力する補間領域選択信号は、式３
のｄx（ｘl，ｙl，ｚl），ｄy（ｘl，ｙl，ｚl）,ｄ
z（ｘl，ｙl，ｚl）と対応するものであり、これは表１
と表２の［ｚl＞ｘl,ｘl＞＝ｙl］、［ｘl＞＝ｙl，ｙl
＞ｚl］、［ｙl＞ｚl,ｚl＞ｘl］、［ｘl＞＝ｙl,ｙl＞
＝ｚl，ｚl＝＞ｘl，ｘl−ｙl−ｚl＞＝０，ｘl−ｙl＋
ｚl＞＝０］の信号に相当している。そして、この補間
領域選択信号は、同じく表１と表２でわかるように、６
つの４面体において補間用強度信号ａx，ａy，ａzは全
て異なるが、ａx，ａy，ａzの各々の要素について見れ
ば共通のものがあるので、その共通性に適合する信号と
なっている。なお、図３では、図１および表１の分割方
法に対応させて、３系統の２ビット出力で表現したが、
図２および表２の分割方法に対応させる場合は、４ビッ
ト１系統、２ビット１系統となることは、表２により明
白である。また、図３では、入力の下位ビット数は同一
で表現したが、異なるビット数であっても問題はない。
は、入力信号Ｌ＊ａ＊ｂ＊の下位ビットがアドレスとし
て入力され、補間領域選択信号を出力するルックアップ
テーブルメモリである。前述のように、補間用領域選択
信号出力メモリ７の出力する補間領域選択信号は、式３
のｄx（ｘl，ｙl，ｚl），ｄy（ｘl，ｙl，ｚl）,ｄ
z（ｘl，ｙl，ｚl）と対応するものであり、これは表１
と表２の［ｚl＞ｘl,ｘl＞＝ｙl］、［ｘl＞＝ｙl，ｙl
＞ｚl］、［ｙl＞ｚl,ｚl＞ｘl］、［ｘl＞＝ｙl,ｙl＞
＝ｚl，ｚl＝＞ｘl，ｘl−ｙl−ｚl＞＝０，ｘl−ｙl＋
ｚl＞＝０］の信号に相当している。そして、この補間
領域選択信号は、同じく表１と表２でわかるように、６
つの４面体において補間用強度信号ａx，ａy，ａzは全
て異なるが、ａx，ａy，ａzの各々の要素について見れ
ば共通のものがあるので、その共通性に適合する信号と
なっている。なお、図３では、図１および表１の分割方
法に対応させて、３系統の２ビット出力で表現したが、
図２および表２の分割方法に対応させる場合は、４ビッ
ト１系統、２ビット１系統となることは、表２により明
白である。また、図３では、入力の下位ビット数は同一
で表現したが、異なるビット数であっても問題はない。
【００４０】次に、補間用強度信号出力メモリ５1〜５3
は、入力信号Ｌ＊ａ＊ｂ＊の上位ビットと前記補間領域
選択信号がアドレスとして入力され、式３のａx（ｘh，
ｙh，ｚh，ｄx（ｘl，ｙl，ｚl）），ａy（ｘh，ｙh，
ｚh，ｄz（ｘl，ｙl，ｚl）），ａz（ｘh，ｙh，ｚh，
ｄz（ｘl，ｙl，ｚl））に相当する複数の補間用強度信
号を出力するルックアップテーブルメモリであり、その
ビット幅は、次につながる乗算や加算の要求精度から決
定される。
は、入力信号Ｌ＊ａ＊ｂ＊の上位ビットと前記補間領域
選択信号がアドレスとして入力され、式３のａx（ｘh，
ｙh，ｚh，ｄx（ｘl，ｙl，ｚl）），ａy（ｘh，ｙh，
ｚh，ｄz（ｘl，ｙl，ｚl）），ａz（ｘh，ｙh，ｚh，
ｄz（ｘl，ｙl，ｚl））に相当する複数の補間用強度信
号を出力するルックアップテーブルメモリであり、その
ビット幅は、次につながる乗算や加算の要求精度から決
定される。
【００４１】次に、補間用乗算器６1〜６3は、前記補間
用強度信号出力と入力のＬ＊ａ＊ｂ＊の下位ビットの各
々と乗算して、式３のｃ（ｂx（ｘh，ｙh，ｚh，ｄ
x（ｘl，ｙl，ｚl）），ｘl）， ｃ（ｂy（ｘh，ｙh，
ｚh，ｄy（ｘl，ｙl，ｚl）），ｙl），ｃ（ｂz（ｘh，
ｙh，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl）に相当する
複数の補間データを出力するものであり、その出力ビッ
ト幅も、次につながる加算の要求精度から決定される。
最後に、補間用加算器３1〜３6は、前記補正の基準値
と、前記補間データを加算して、最終的な補間された値
を出力する。
用強度信号出力と入力のＬ＊ａ＊ｂ＊の下位ビットの各
々と乗算して、式３のｃ（ｂx（ｘh，ｙh，ｚh，ｄ
x（ｘl，ｙl，ｚl）），ｘl）， ｃ（ｂy（ｘh，ｙh，
ｚh，ｄy（ｘl，ｙl，ｚl）），ｙl），ｃ（ｂz（ｘh，
ｙh，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl）に相当する
複数の補間データを出力するものであり、その出力ビッ
ト幅も、次につながる加算の要求精度から決定される。
最後に、補間用加算器３1〜３6は、前記補正の基準値
と、前記補間データを加算して、最終的な補間された値
を出力する。
【００４２】この本発明の第１の実施例の色信号変換装
置は、補間対象領域の各６面体を、該６面体を構成する
８つの格子点のうちの１つの格子点を通る６つの４面体
に分割し、該４面体の各々で異なる補間データの組みを
用いるように、補間用領域選択信号出力メモリ７および
補間用強度信号出力メモリ５1ー５3を設けたことによ
り、色補正メモリから呼び出す時の複雑なアドレス変換
が不要となる。従って簡単な回路構成でかつ高速処理を
可能とするものである。また、本実施例は、色補正メモ
リの中のデータが規則正しく並んでいることを前提とし
ないので、前述の特開平２−７３７７９号公報や特開平
２−１８７３７４号公報に開示されているようなデータ
の規則性をくずして出力の色再現範囲外に対応するメモ
リを削減する技術と共に用いることができ、しかも、隣
の補間領域との境界での連続性の確保を可能とした。ま
た、本実施例は、補間データ作成手段における補間用領
域選択信号出力メモリ７、補間用強度信号出力メモリ５
1ー５3などをルックアップテーブルによって構成できる
ことにより、出力についての演算回数を少なくすること
ができ、従って簡単な回路構成でかつ高速処理を可能と
している。
置は、補間対象領域の各６面体を、該６面体を構成する
８つの格子点のうちの１つの格子点を通る６つの４面体
に分割し、該４面体の各々で異なる補間データの組みを
用いるように、補間用領域選択信号出力メモリ７および
補間用強度信号出力メモリ５1ー５3を設けたことによ
り、色補正メモリから呼び出す時の複雑なアドレス変換
が不要となる。従って簡単な回路構成でかつ高速処理を
可能とするものである。また、本実施例は、色補正メモ
リの中のデータが規則正しく並んでいることを前提とし
ないので、前述の特開平２−７３７７９号公報や特開平
２−１８７３７４号公報に開示されているようなデータ
の規則性をくずして出力の色再現範囲外に対応するメモ
リを削減する技術と共に用いることができ、しかも、隣
の補間領域との境界での連続性の確保を可能とした。ま
た、本実施例は、補間データ作成手段における補間用領
域選択信号出力メモリ７、補間用強度信号出力メモリ５
1ー５3などをルックアップテーブルによって構成できる
ことにより、出力についての演算回数を少なくすること
ができ、従って簡単な回路構成でかつ高速処理を可能と
している。
【００４３】第２の実施例 図４に、本発明の第２の実施例の構成を示す。第２の実
施例は、第１の実施例での補間用領域選択信号出力メモ
リ７の代わりに、入力のＬ＊ａ＊ｂ＊の下位ビット同士
を比較する複数の比較器８1〜８3が用いられているほか
は第１の実施例と同様の構成と作用効果を持つものであ
る。なお、下位ビット数が大きくなると補間用領域選択
信号出力メモリ７が大きくなってしまうので、下位ビッ
ト数が大きくなる場合はこの第２実施例の方が有利とな
る。ここでの複数の比較器８1〜８3の組合せは、図１お
よび表１に示す分割方法に対応しており、境界面での動
作を考慮しているため、１つの比較器８1が等号を含
み、他の２つの比較器８2〜８3が等号を含まないよう構
成されている。なお、この第２の実施例で、入力の下位
ビットのビット数が異なる場合は、比較器８1〜８3の前
にシフトレジスタを挿入し、ビット数を一致させるよう
にすればよい。また、第２の実施例で、図２および表２
の分割方法に対応させる場合は、入力のＬ＊ａ＊ｂ＊の
下位ビット同士、または、３つの入力信号のいくつかの
下位ビットをシフトしたもの同士の加減算器と比較器の
組合せで、表２に示した補間領域選択信号を作り出すよ
うに、比較器８の組合せの部分を変形すればよい。
施例は、第１の実施例での補間用領域選択信号出力メモ
リ７の代わりに、入力のＬ＊ａ＊ｂ＊の下位ビット同士
を比較する複数の比較器８1〜８3が用いられているほか
は第１の実施例と同様の構成と作用効果を持つものであ
る。なお、下位ビット数が大きくなると補間用領域選択
信号出力メモリ７が大きくなってしまうので、下位ビッ
ト数が大きくなる場合はこの第２実施例の方が有利とな
る。ここでの複数の比較器８1〜８3の組合せは、図１お
よび表１に示す分割方法に対応しており、境界面での動
作を考慮しているため、１つの比較器８1が等号を含
み、他の２つの比較器８2〜８3が等号を含まないよう構
成されている。なお、この第２の実施例で、入力の下位
ビットのビット数が異なる場合は、比較器８1〜８3の前
にシフトレジスタを挿入し、ビット数を一致させるよう
にすればよい。また、第２の実施例で、図２および表２
の分割方法に対応させる場合は、入力のＬ＊ａ＊ｂ＊の
下位ビット同士、または、３つの入力信号のいくつかの
下位ビットをシフトしたもの同士の加減算器と比較器の
組合せで、表２に示した補間領域選択信号を作り出すよ
うに、比較器８の組合せの部分を変形すればよい。
【００４４】第３の実施例 図５に、本発明の第３の実施例の構成を示す。第３の実
施例は、第１の実施例における補間用強度信号出力メモ
リ５と補間用乗算器６の代わりに、補間用強度選択信号
出力メモリ４1〜４3と補間データ用メモリ２1〜２3が用
いられているほかは、第１の実施例と同様である。ここ
では、積を演算する代わりにメモリを用いているので、
補間強度そのものを用いる必要がなく、対応する補間強
度が入っているアドレスを指定するための補間強度選択
出力が使われる。補間データ用メモリ２1〜２3は、補間
用強度選択出力メモリ４1〜４3の出力の内の１つと、３
つの入力信号の内の１つの信号の下位ビットがアドレス
として入力されると、式３のｃ（ｂx（ｘh，ｙh，ｚh，
ｄx（ｘl，ｙl，ｚl）），ｘl）、ｃ（ｂy（ｘh，ｙh，
ｚh，ｄy（ｘl，ｙl，ｚl）），ｙl）、ｃ（ｂz（ｘh，
ｙh，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl）に対応する
補間データを出力するテーブルルックアップメモリであ
り、その出力ビット幅は、次につながる加算の要求精度
から決定される。
施例は、第１の実施例における補間用強度信号出力メモ
リ５と補間用乗算器６の代わりに、補間用強度選択信号
出力メモリ４1〜４3と補間データ用メモリ２1〜２3が用
いられているほかは、第１の実施例と同様である。ここ
では、積を演算する代わりにメモリを用いているので、
補間強度そのものを用いる必要がなく、対応する補間強
度が入っているアドレスを指定するための補間強度選択
出力が使われる。補間データ用メモリ２1〜２3は、補間
用強度選択出力メモリ４1〜４3の出力の内の１つと、３
つの入力信号の内の１つの信号の下位ビットがアドレス
として入力されると、式３のｃ（ｂx（ｘh，ｙh，ｚh，
ｄx（ｘl，ｙl，ｚl）），ｘl）、ｃ（ｂy（ｘh，ｙh，
ｚh，ｄy（ｘl，ｙl，ｚl）），ｙl）、ｃ（ｂz（ｘh，
ｙh，ｚh，ｄz（ｘl，ｙl，ｚl）），ｚl）に対応する
補間データを出力するテーブルルックアップメモリであ
り、その出力ビット幅は、次につながる加算の要求精度
から決定される。
【００４５】補間用強度選択出力メモリ４1〜４3は、Ｌ
＊ａ＊ｂ＊の上位ビットと、補間領域選択信号の一部が
アドレスとして入力されると、式３のｂx（ｘh，ｙh，
ｚh，ｄx（ｘl，ｙl，ｚl））、ｂy（ｘh，ｙh，ｚh，
ｄy（ｘl，ｙl，ｚl））、ｂz（ｘh，ｙh，ｚh，ｄ
z（ｘl，ｙl，ｚl））に対応する補間の強度の選択信号
を出力するテーブルルックアップメモリである。次段の
補間データ用メモリ２1〜２3に、乗算器の代わりにテー
ブルルックアップメモリを用いているので、補間の強度
信号そのものでなく、対応する補間の強度信号に対応す
る補間データが格納されているメモリのアドレスを出力
する。そして、そのビット幅は、入力の色空間全体で、
何種類の異なる補間の強度信号が必要かで決定される。
第１の実施例との比較では、上位ビット数が増え、下位
ビット数が減少すると、全体の回路規模は本実施例の方
が小さくなる。
＊ａ＊ｂ＊の上位ビットと、補間領域選択信号の一部が
アドレスとして入力されると、式３のｂx（ｘh，ｙh，
ｚh，ｄx（ｘl，ｙl，ｚl））、ｂy（ｘh，ｙh，ｚh，
ｄy（ｘl，ｙl，ｚl））、ｂz（ｘh，ｙh，ｚh，ｄ
z（ｘl，ｙl，ｚl））に対応する補間の強度の選択信号
を出力するテーブルルックアップメモリである。次段の
補間データ用メモリ２1〜２3に、乗算器の代わりにテー
ブルルックアップメモリを用いているので、補間の強度
信号そのものでなく、対応する補間の強度信号に対応す
る補間データが格納されているメモリのアドレスを出力
する。そして、そのビット幅は、入力の色空間全体で、
何種類の異なる補間の強度信号が必要かで決定される。
第１の実施例との比較では、上位ビット数が増え、下位
ビット数が減少すると、全体の回路規模は本実施例の方
が小さくなる。
【００４６】第４の実施例 図６に、本発明の第４の実施例を示す。第４の実施例
は、第３の実施例での補間用領域選択信号出力メモリ７
の代わりに、入力のＬ＊ａ＊ｂ＊の下位ビット同士を比
較する複数の比較器８1〜８3が用いられているほかは、
第３の実施例と同様である。入力のＬ＊ａ＊ｂ＊の下位
ビット同士を比較する複数の比較器８1〜８3を用いる場
合の諸事項は、第２の実施例と同じであるので説明は省
略する。
は、第３の実施例での補間用領域選択信号出力メモリ７
の代わりに、入力のＬ＊ａ＊ｂ＊の下位ビット同士を比
較する複数の比較器８1〜８3が用いられているほかは、
第３の実施例と同様である。入力のＬ＊ａ＊ｂ＊の下位
ビット同士を比較する複数の比較器８1〜８3を用いる場
合の諸事項は、第２の実施例と同じであるので説明は省
略する。
【００４７】第５の実施例 図７に、本発明の第５の実施例の構成を示す。第５の実
施例は、第３の実施例での補間用強度選択出力メモリ４
を省略し、その機能を補間データ用メモリ２1〜２3で兼
用しているほかは、第３の実施例と同様である。すなわ
ち、補間データ用メモリ２には、Ｌ＊ａ＊ｂ＊の上位ビ
ットと、補間領域選択信号の一部と、入力のＬ＊ａ＊ｂ
＊の下位ビットの内の１つがアドレスとして入力された
とき、対応する補間値を出力するテーブルルックアップ
メモリであり、その出力ビット幅は、次につながる加算
の要求精度から決定される。実施例４と比較では、トー
タルのメモリ容量は、上位ビット数が少ない場合は実施
例５の方が少ないが、上位ビット数が多くなると実施例
４の方が少なくなるという特徴を持つ。これは、上位ビ
ット数が少ない場合は、補間データ用メモリの入力アド
レス数は、出力のビット幅とは無関係であるというため
と、上位ビット数が多くなると複数の補間領域で共通の
補間用強度を持つ場合が増え、実施例４ではその共通の
補間用強度の分のメモリが削減できるためである。
施例は、第３の実施例での補間用強度選択出力メモリ４
を省略し、その機能を補間データ用メモリ２1〜２3で兼
用しているほかは、第３の実施例と同様である。すなわ
ち、補間データ用メモリ２には、Ｌ＊ａ＊ｂ＊の上位ビ
ットと、補間領域選択信号の一部と、入力のＬ＊ａ＊ｂ
＊の下位ビットの内の１つがアドレスとして入力された
とき、対応する補間値を出力するテーブルルックアップ
メモリであり、その出力ビット幅は、次につながる加算
の要求精度から決定される。実施例４と比較では、トー
タルのメモリ容量は、上位ビット数が少ない場合は実施
例５の方が少ないが、上位ビット数が多くなると実施例
４の方が少なくなるという特徴を持つ。これは、上位ビ
ット数が少ない場合は、補間データ用メモリの入力アド
レス数は、出力のビット幅とは無関係であるというため
と、上位ビット数が多くなると複数の補間領域で共通の
補間用強度を持つ場合が増え、実施例４ではその共通の
補間用強度の分のメモリが削減できるためである。
【００４８】第６の実施例 図９に、本発明の第６の実施例の構成を示す。第６の実
施例は、第２の実施例での補間用強度信号出力メモリ５
の代わりに、補間用差分信号出力メモリ９1と、複数の
減算器１０1〜１０9と、複数の選択器１１1〜１１3によ
り構成される補間用強度信号出力手段が用いられている
ほかは、第２の実施例と同様である。ここでの補間用強
度信号出力手段の組合せは、図１および表１の分割方法
に対応しており、補間用強度信号出力メモリ５と補間用
差分信号出力メモリ９1とのメモリ容量を比較すると、
同じ上位ビット数の場合で、１２：７になるので、上位
ビット数が増えるに従いこの実施例の方式の有効性が増
す。補間用差分信号出力メモリ９1は、入力のＬ＊ａ＊
ｂ＊の上位ビットがアドレスとして入力入力されると、
補間対象領域の各６面体うちの１つの格子点を基準とし
て残りの７つの格子点に対応し、式３のｅ
i,i=1,7（ｘh，ｙh，ｚh）、に対応する差分データを出
力するテーブルルックアップメモリであり、その出力
は、次の複数の減算器１０1〜１０9によって複数の補間
用強度信号出力が作成される。補間用強度出力は、式３
のａx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，
ｚl））、ａy（ｅi,i=1,7（ｘh，ｙh，ｚh）,ｄ
y（ｘl，ｙl，ｚl））、ａz（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄz（ｘl，ｙl，ｚl））に対応する。そして、そ
の複数の補間用強度信号出力から、補間領域選択信号に
よって、対応する補間領域の補間用強度信号出力が複数
の選択器１１1〜１１3によって選択され、出力される。
また、第６の実施例で、図２および表２の分割方法に対
応させる場合は、入力のＬ＊ａ＊ｂ＊の下位ビット同
士、または、３つの入力信号のいくつかの下位ビットを
シフトしたもの同士の加減算器と比較器の組合せで、表
２に示した補間領域選択信号を作り出すように、比較器
８1〜８3の組合せの部分を変形すると共に、複数の減算
器１０の代わりに複数の加減算器を用いて、同じく表２
に示した補間用強度信号を作成すればよい。また、第６
の実施例で、比較器８1〜８3の組合せの代わりに、補間
用領域選択信号出力メモリを用いてもよいことは明白で
あるので、図は省略する。
施例は、第２の実施例での補間用強度信号出力メモリ５
の代わりに、補間用差分信号出力メモリ９1と、複数の
減算器１０1〜１０9と、複数の選択器１１1〜１１3によ
り構成される補間用強度信号出力手段が用いられている
ほかは、第２の実施例と同様である。ここでの補間用強
度信号出力手段の組合せは、図１および表１の分割方法
に対応しており、補間用強度信号出力メモリ５と補間用
差分信号出力メモリ９1とのメモリ容量を比較すると、
同じ上位ビット数の場合で、１２：７になるので、上位
ビット数が増えるに従いこの実施例の方式の有効性が増
す。補間用差分信号出力メモリ９1は、入力のＬ＊ａ＊
ｂ＊の上位ビットがアドレスとして入力入力されると、
補間対象領域の各６面体うちの１つの格子点を基準とし
て残りの７つの格子点に対応し、式３のｅ
i,i=1,7（ｘh，ｙh，ｚh）、に対応する差分データを出
力するテーブルルックアップメモリであり、その出力
は、次の複数の減算器１０1〜１０9によって複数の補間
用強度信号出力が作成される。補間用強度出力は、式３
のａx（ｅi,i=1,7（ｘh，ｙh，ｚh），ｄx（ｘl，ｙl，
ｚl））、ａy（ｅi,i=1,7（ｘh，ｙh，ｚh）,ｄ
y（ｘl，ｙl，ｚl））、ａz（ｅi,i=1,7（ｘh，ｙh，ｚ
h），ｄz（ｘl，ｙl，ｚl））に対応する。そして、そ
の複数の補間用強度信号出力から、補間領域選択信号に
よって、対応する補間領域の補間用強度信号出力が複数
の選択器１１1〜１１3によって選択され、出力される。
また、第６の実施例で、図２および表２の分割方法に対
応させる場合は、入力のＬ＊ａ＊ｂ＊の下位ビット同
士、または、３つの入力信号のいくつかの下位ビットを
シフトしたもの同士の加減算器と比較器の組合せで、表
２に示した補間領域選択信号を作り出すように、比較器
８1〜８3の組合せの部分を変形すると共に、複数の減算
器１０の代わりに複数の加減算器を用いて、同じく表２
に示した補間用強度信号を作成すればよい。また、第６
の実施例で、比較器８1〜８3の組合せの代わりに、補間
用領域選択信号出力メモリを用いてもよいことは明白で
あるので、図は省略する。
【００４９】第７の実施例 図９に、本発明の第７の実施例の構成を示す。第７の実
施例は、第３の実施例での補間用強度信号出力メモリ５
の代わりに、補間用差分信号出力メモリ９と、複数の減
算器１０1〜１０9と、複数の選択器１１1〜１１3と、複
数の定数減算器１２1〜１２3により構成される補間用強
度選択信号出力手段が用いられているほかは、第３の実
施例と同様である。第６の実施例での補間用強度信号出
力手段と、第７の実施例での補間用強度選択信号出力手
段との差異は、複数の定数減算器１２の有無であり、第
７の実施例では、次段に、乗算器の代わりにテーブルル
ックアップメモリを用いているので、補間の強度信号そ
のものでなく、対応する補間の強度信号に対応する補間
データが格納されているメモリのアドレスを出力すれば
よく、そのため、補間の強度信号を補間の強度選択信号
に変換する定数減算器が使われている。定数減算器以外
の諸事項は、第３、または、第７の実施例と同様である
ので説明は省略する。
施例は、第３の実施例での補間用強度信号出力メモリ５
の代わりに、補間用差分信号出力メモリ９と、複数の減
算器１０1〜１０9と、複数の選択器１１1〜１１3と、複
数の定数減算器１２1〜１２3により構成される補間用強
度選択信号出力手段が用いられているほかは、第３の実
施例と同様である。第６の実施例での補間用強度信号出
力手段と、第７の実施例での補間用強度選択信号出力手
段との差異は、複数の定数減算器１２の有無であり、第
７の実施例では、次段に、乗算器の代わりにテーブルル
ックアップメモリを用いているので、補間の強度信号そ
のものでなく、対応する補間の強度信号に対応する補間
データが格納されているメモリのアドレスを出力すれば
よく、そのため、補間の強度信号を補間の強度選択信号
に変換する定数減算器が使われている。定数減算器以外
の諸事項は、第３、または、第７の実施例と同様である
ので説明は省略する。
【００５０】第８の実施例 図１０に、本発明の第８の実算槊磴箸靴討劼箸弔留‐冦
磴旅柔‐鮗┐后図１０は、前述の特開平２−１８７３７
４号公報で提案したデータの規則性をくずして出力の色
再現範囲外に対応するメモリを削減する技術と、第１の
実施例とを組み合せたものであるが、他の実施例との組
あわせも可能なことは明白である。本応用例は、実施例
１の構成の前段に、起点アドレスおよび下位ビット生成
メモリ１３と、最大最小生成メモリ１４と、アドレス加
算器１５と、最大発生比較器１６と、最小発生比較器１
７とが付加されている。
磴旅柔‐鮗┐后図１０は、前述の特開平２−１８７３７
４号公報で提案したデータの規則性をくずして出力の色
再現範囲外に対応するメモリを削減する技術と、第１の
実施例とを組み合せたものであるが、他の実施例との組
あわせも可能なことは明白である。本応用例は、実施例
１の構成の前段に、起点アドレスおよび下位ビット生成
メモリ１３と、最大最小生成メモリ１４と、アドレス加
算器１５と、最大発生比較器１６と、最小発生比較器１
７とが付加されている。
【００５１】付加された部分は、特開平２−１８７３７
４号公報に詳細な説明があるので、ここではその概略に
ついて説明する。起点アドレスおよび下位ビット生成メ
モリ１３は、出力の色再現範囲外の入力ａ＊ｂ＊を、色
相を同一として出力の色再現の範囲のなかに入れる役目
を持ち、Ｌ＊の起点アドレスと、出力の色再現範囲内に
入れた後のａ＊ｂ＊の下位ビットを出力する。最大最小
生成メモリ１４は、入力のａ＊ｂ＊に対応するＬ＊の最
大値と最小値を出力し、次の最大発生比較器１６と、最
小発生比較器１７の組合せで、入力のＬ＊と比較され、
入力のＬ＊が出力の色再現範囲外の場合に、Ｌ＊を出力
の色再現範囲内に入れる働きをする。アドレス加算器１
５は、前記Ｌ＊の起点アドレスと、出力の色再現範囲内
に入ったＬ＊の上位ビットの値とを加算し、基準データ
用色補正メモリ１、および、補間強度信号出力メモリ４
の新たなアドレスを出力する。このＬ＊の起点アドレス
と、アドレス加算器の働きにより、基準データ用色補正
メモリ１、および、補間強度信号出力メモリ４の出力の
色再現範囲外の入力に対応する部分を無くすることがで
きるので、基準データ用色補正メモリ１、および、補間
強度信号出力メモリ４のメモリ容量が削減できる。
４号公報に詳細な説明があるので、ここではその概略に
ついて説明する。起点アドレスおよび下位ビット生成メ
モリ１３は、出力の色再現範囲外の入力ａ＊ｂ＊を、色
相を同一として出力の色再現の範囲のなかに入れる役目
を持ち、Ｌ＊の起点アドレスと、出力の色再現範囲内に
入れた後のａ＊ｂ＊の下位ビットを出力する。最大最小
生成メモリ１４は、入力のａ＊ｂ＊に対応するＬ＊の最
大値と最小値を出力し、次の最大発生比較器１６と、最
小発生比較器１７の組合せで、入力のＬ＊と比較され、
入力のＬ＊が出力の色再現範囲外の場合に、Ｌ＊を出力
の色再現範囲内に入れる働きをする。アドレス加算器１
５は、前記Ｌ＊の起点アドレスと、出力の色再現範囲内
に入ったＬ＊の上位ビットの値とを加算し、基準データ
用色補正メモリ１、および、補間強度信号出力メモリ４
の新たなアドレスを出力する。このＬ＊の起点アドレス
と、アドレス加算器の働きにより、基準データ用色補正
メモリ１、および、補間強度信号出力メモリ４の出力の
色再現範囲外の入力に対応する部分を無くすることがで
きるので、基準データ用色補正メモリ１、および、補間
強度信号出力メモリ４のメモリ容量が削減できる。
【００５２】
【発明の効果】以上のように、本発明による色信号変換
方法は、補間対象領域の各６面体を、該６面体を構成す
る８つの格子点のうちの１つの格子点を通る６つの４面
体に分割し、該４面体の各々で異なる補間データの組み
を用いるようにしたので、メモリから呼び出す時の複雑
なアドレス変換が不要となり、高速処理を可能とするも
のであり、また、色補正メモリの中のデータが規則正し
く並んでいることを前提としないので、データの規則性
をくずして出力の色再現範囲外に対応するメモリを削減
する技術と組み合せることができ、かつ、隣の補間領域
との境界での連続性の確保を可能とするものである。
方法は、補間対象領域の各６面体を、該６面体を構成す
る８つの格子点のうちの１つの格子点を通る６つの４面
体に分割し、該４面体の各々で異なる補間データの組み
を用いるようにしたので、メモリから呼び出す時の複雑
なアドレス変換が不要となり、高速処理を可能とするも
のであり、また、色補正メモリの中のデータが規則正し
く並んでいることを前提としないので、データの規則性
をくずして出力の色再現範囲外に対応するメモリを削減
する技術と組み合せることができ、かつ、隣の補間領域
との境界での連続性の確保を可能とするものである。
【００５３】また、本発明による色信号変換装置は、補
間データ作成手段が、補間対象領域の各６面体を、該６
面体を構成する８つの格子点のうちの１つの格子点を通
る６つの４面体に分割し、該４面体の各々で異なる補間
データの組みを対応させる手段を有すること、具体的に
は、補間用強度出力メモリ手段、または、補間用強度選
択出力メモリ手段、または、補間用強度出力手段、また
は、補間用強度選択出力手段、または、補間用データ出
力メモリ手段を有することにより、メモリから呼び出す
時の複雑なアドレス変換が不要となり、従って簡単な回
路構成でかつ高速処理を可能とする。また、色補正メモ
リの中のデータが規則正しく並んでいることを前提とし
ないので、特開平２−７３７７９号公報または特開平２
−１８７３７４号公報記載のデータの規則性をくずして
出力の色再現範囲外に対応するメモリを削減する技術と
組み合せてメモリ容量を大幅に削減することを可能と
し、かつ、隣の補間領域との境界での連続性の確保を可
能とするものである。
間データ作成手段が、補間対象領域の各６面体を、該６
面体を構成する８つの格子点のうちの１つの格子点を通
る６つの４面体に分割し、該４面体の各々で異なる補間
データの組みを対応させる手段を有すること、具体的に
は、補間用強度出力メモリ手段、または、補間用強度選
択出力メモリ手段、または、補間用強度出力手段、また
は、補間用強度選択出力手段、または、補間用データ出
力メモリ手段を有することにより、メモリから呼び出す
時の複雑なアドレス変換が不要となり、従って簡単な回
路構成でかつ高速処理を可能とする。また、色補正メモ
リの中のデータが規則正しく並んでいることを前提とし
ないので、特開平２−７３７７９号公報または特開平２
−１８７３７４号公報記載のデータの規則性をくずして
出力の色再現範囲外に対応するメモリを削減する技術と
組み合せてメモリ容量を大幅に削減することを可能と
し、かつ、隣の補間領域との境界での連続性の確保を可
能とするものである。
【００５４】また、本発明は、補間領域選択用メモリ手
段または補間領域選択信号出力手段、および、補間デー
タ出力手段または補間データ出力メモリ手段を設けたこ
とにより、出力についての演算回数をなるべく少なく
し、従って簡単な回路構成でかつ高速処理を可能として
いる。これらでは分割補間時の境界面でのデータの扱い
を厳密に定義しているので、不必要な大小関係の判定の
比較の削減を可能としている。
段または補間領域選択信号出力手段、および、補間デー
タ出力手段または補間データ出力メモリ手段を設けたこ
とにより、出力についての演算回数をなるべく少なく
し、従って簡単な回路構成でかつ高速処理を可能として
いる。これらでは分割補間時の境界面でのデータの扱い
を厳密に定義しているので、不必要な大小関係の判定の
比較の削減を可能としている。
【００５５】さらに、本発明は、補間対象領域の各６面
体うちの１つの格子点を基準として残りの７つの格子点
に対応する差分データを出力するメモリ部分を持つこと
により、演算回数は多少増えるが、なるべく少ないメモ
リ容量で前記効果をそのまま維持できる補間方法を提供
している。
体うちの１つの格子点を基準として残りの７つの格子点
に対応する差分データを出力するメモリ部分を持つこと
により、演算回数は多少増えるが、なるべく少ないメモ
リ容量で前記効果をそのまま維持できる補間方法を提供
している。
【図１】 本発明の単位６面体分割方法その１を示す
図、
図、
【図２】 本発明の単位６面体分割方法その２を示す
図、
図、
【図３】 本発明の第１の実施例の色信号変換回路を示
す図、
す図、
【図４】 本発明の第２の実施例の色信号変換回路を示
す図、
す図、
【図５】 本発明の第３の実施例の色信号変換回路を示
す図、
す図、
【図６】 本発明の第４の実施例の色信号変換回路を示
す図、
す図、
【図７】 本発明の第５の実施例の色信号変換回路を示
す図、
す図、
【図８】 本発明の第６の実施例の色信号変換回路を示
す図、
す図、
【図９】 本発明の第７の実施例の色信号変換回路を示
す図、
す図、
【図１０】 本発明の第８の実施例（応用例）を示す
図、
図、
【図１１】 従来例（その１）による単位立方体分割方
法を示す図、
法を示す図、
【図１２】 従来例（その２）の補間回路を示す図、
【図１３】 従来の発明例その２の変形補間回路を示す
図。
図。
１…基準データ用色補正メモリ、 ２1，２2，２3…補
間データ用メモリ、３1〜３6…補間用加算器、 ４…補
間用強度選択信号出力メモリ、 ５…補間用強度信号出
力メモリ、 ６1，６2，６3…補間用乗算器、 ７…補
間用領域選択信号出力メモリ、 ８1，８2，８3…比較
器、 ９1…補間用差分信号出力メモリ、 １０1〜１０
9…減算器、 １１1，１１2，１１3…選択器、 １
２1，１２2，１２3…定数減算器、 １３…起点アドレ
スおよび下位ビット生成メモリ、１４…最大最小生成メ
モリ、 １５…アドレス加算器、 １６…最大発生比較
器、 １７…最小発生比較器。
間データ用メモリ、３1〜３6…補間用加算器、 ４…補
間用強度選択信号出力メモリ、 ５…補間用強度信号出
力メモリ、 ６1，６2，６3…補間用乗算器、 ７…補
間用領域選択信号出力メモリ、 ８1，８2，８3…比較
器、 ９1…補間用差分信号出力メモリ、 １０1〜１０
9…減算器、 １１1，１１2，１１3…選択器、 １
２1，１２2，１２3…定数減算器、 １３…起点アドレ
スおよび下位ビット生成メモリ、１４…最大最小生成メ
モリ、 １５…アドレス加算器、 １６…最大発生比較
器、 １７…最小発生比較器。
Claims (10)
- 【請求項１】 色を表す３つの入力信号の各々を上位ビ
ットと下位ビットに分け、上位ビットの組みから得られ
る基準データと、上位ビットの組みと下位ビットから得
られる補間データの組みとを加算して出力信号を得る色
信号変換方法において、補間対象領域の各６面体を、該
６面体を構成する８つの格子点のうちの１つの格子点を
通る６つの４面体に分割し、該４面体の各々で異なる補
間データの組みを用いることを特徴とする色信号変換方
法。 - 【請求項２】 色を表す３つの入力信号の各々を上位ビ
ットと下位ビットに分け、その上位ビットの組みをアド
レス信号として入力したとき、基準データを出力する色
補正メモリと、 前記上位ビットの組みと下位ビットの組みに基づいて補
間データの組を出力する補間データ作成手段と、 前記色補正メモリの出力と補間データ作成手段の出力を
加算し、出力信号を得る加算手段とを備えた色信号変換
装置において、 前記補間データ作成手段が、補間対象領域の各６面体
を、該６面体を構成する８つの格子点のうちの１つの格
子点を通る６つの４面体に分割し、該４面体の各々で異
なる補間データの組みを対応させる手段を有することを
特徴とする色信号変換装置。 - 【請求項３】 前記補間データ作成手段は、前記入力信
号が前記６つの４面体のいずれに属するかを判定するた
め、前記下位ビットの組みをアドレス信号として入力
し、補間用強度信号の共通性に適合した複数の補間領域
選択信号を出力する補間領域選択用メモリ手段を有する
ことを特徴とする請求項２記載の色信号変換装置。 - 【請求項４】 前記補間データ作成手段は、前記入力信
号が前記６つの４面体のいずれに属するかを判定するた
め、３つの入力信号の下位ビット同士、又は、３つの入
力信号のいくつかの下位ビットをシフトしたもの同士、
又は、それらの加減算結果同士の大小を比較する複数組
の比較器と、該比較器の出力の組合せを補間用強度信号
の共通性に適合した複数の補間領域選択信号として出力
する手段を有することを特徴とする請求項２記載の色信
号変換装置。 - 【請求項５】 前記補間データ作成手段は、前記色を表
す３つの入力信号の上位ビットの組みと、前記補間領域
選択信号の一部とをアドレス信号として入力し、複数の
補間の強度の信号を出力する補間用強度出力メモリ手段
と、該補間用強度出力メモリ手段の出力の内の１つと、
前記３つの入力信号の内の１つの信号の下位ビットの積
を演算することにより補間データを出力する複数の補間
データ演算手段を有することを特徴とする請求項３また
は４記載の色信号変換装置。 - 【請求項６】 前記補間データ作成手段は、前記色を表
す３つの入力信号の上位ビットの組みと、前記補間領域
選択信号の一部とをアドレス信号として入力し、複数の
補間の強度の選択信号を出力する補間用強度選択出力メ
モリ手段と、該補間用強度選択出力メモリ手段の出力の
内の１つと、前記３つの入力信号の内の１つの信号の下
位ビットをアドレスとして入力し、補間データを出力す
る複数の補間データ出力メモリ手段を有することを特徴
とする請求項３または４記載の色信号変換装置。 - 【請求項７】 前記補間データ作成手段は、前記３つの
入力信号の上位ビットの組みと、前記補間領域選択信号
の一部と、前記３つの入力信号の内の１つの信号の下位
ビットをアドレスとして入力し、補間データを出力する
複数の補間データ出力メモリ手段を有することを特徴と
する請求項３または４記載の色信号変換装置。 - 【請求項８】 前記補間データ作成手段は、前記３つの
入力信号の上位ビットの組みをアドレスとして入力し、
補間対象領域の各６面体うちの１つの格子点を基準とし
て残りの７つの格子点に対応する差分データを出力する
メモリ部分と、該差分データの差分を計算する複数の減
算部分と、該差分データ、又は、該減算結果の中から前
記補間領域選択信号の一部を用いて適切な複数の補間の
強度の出力を選択する部分からなる補間用強度出力手段
と、該補間用強度出力手段の出力の内の１つと、前記３
つの入力信号の内の１つの信号の下位ビットの積を演算
することにより補間データを出力する複数の補間データ
出力手段を有することを特徴とする請求項３または４記
載の色信号変換装置。 - 【請求項９】 前記補間データ作成手段は、前記３つの
入力信号の上位ビットの組みをアドレスとして入力し、
補間対象領域の各６面体うちの１つの格子点を基準とし
て残りの７つの格子点に対応する差分データを出力する
メモリ部分と、該差分データの差分を計算する複数の減
算部分と、該差分データ、又は、該減算結果の中から前
記補間領域選択信号の一部を用いて適切な複数の補間の
強度の出力を選択する部分と、それら選択された複数の
補間の強度の出力を複数の補間の強度の選択出力に変換
する部分からなる補間用強度選択出力手段と、該補間用
強度選択出力手段の出力の内の１つと、３つの入力信号
の内の１つの信号の下位ビットをアドレスとして入力
し、補間データを出力する複数の補間データ出力メモリ
手段を有することを特徴とする請求項３または４記載の
色信号変換装置。 - 【請求項１０】 第１の表色系の色を表わす３つの入力
信号の内の２つの入力信号をアドレスとして入力し、出
力装置の色再現範囲を考慮してあらかじめ定められた起
点アドレスとその２つの入力の修正された下位ビットと
を出力する起点アドレス／下位ビット生成メモリと、 前記３つの入力信号の内の２つの入力信号をアドレスと
して入力し、前記出力装置の色再現範囲を考慮した前記
３つの入力信号の内の他の１つの信号の最大／最小を出
力する最大最小生成メモリと、 前記３つの入力信号の内の他の１つの入力信号を前記最
大最小生成メモリから出力された最大最小値に基づいて
修正する演算器と、 前記起点アドレス／下位ビット生成メモリから出力され
た起点アドレスと前記演算器によって修正された結果の
一定数の上位ビットとの和を求めるアドレス加算器と、 前記アドレス加算器の出力をアドレスとして入力し、第
２の表色系の色を表わす基準データ信号を出力する基準
データ用色補正メモリと、 前記アドレス加算器の出力する上位ビットの組みと前記
入力信号の修正された下位ビットの組みに基づいて補間
データの組を出力する補間データ作成手段と、 前記基準データ用色補正メモリの出力と補間データ作成
手段の出力を加算し、第２の表色系の色を表す出力信号
を得る加算手段とを備え、かつ、 前記補間データ作成手段が、補間対象領域の各６面体
を、該６面体を構成する８つの格子点のうちの１つの格
子点を通る６つの４面体に分割し、該４面体の各々で異
なる補間データの組みを対応させる手段を有することを
特徴とする色信号変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296659A JP2903807B2 (ja) | 1991-10-17 | 1991-10-17 | 色信号変換方法および装置 |
| GB9221625A GB2260669B (en) | 1991-10-17 | 1992-10-15 | Method for transforming color signals and apparatus for the method |
| DE4234985A DE4234985C2 (de) | 1991-10-17 | 1992-10-16 | Verfahren zum Transformieren von Farbsignalen und Vorrichtung zur Durchführung des Verfahrens |
| US07/962,502 US5475510A (en) | 1991-10-17 | 1992-10-16 | Method for transforming color signals and apparatus for the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296659A JP2903807B2 (ja) | 1991-10-17 | 1991-10-17 | 色信号変換方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110840A true JPH05110840A (ja) | 1993-04-30 |
| JP2903807B2 JP2903807B2 (ja) | 1999-06-14 |
Family
ID=17836415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3296659A Expired - Fee Related JP2903807B2 (ja) | 1991-10-17 | 1991-10-17 | 色信号変換方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5475510A (ja) |
| JP (1) | JP2903807B2 (ja) |
| DE (1) | DE4234985C2 (ja) |
| GB (1) | GB2260669B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304671B1 (en) | 1997-10-08 | 2001-10-16 | Seiko Epson Corporation | Image processing apparatus using an offset correction table enabling interpolation to be performed without conditional jumps |
| US7990591B2 (en) | 2007-02-23 | 2011-08-02 | Seiko Epson Corporation | Image processing device and image display device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL101197A (en) * | 1992-03-10 | 1996-01-19 | Scitex Corp Ltd | Device and method for character color transformations |
| GB2275584B (en) * | 1993-02-25 | 1997-05-14 | Quantel Ltd | An image processing system |
| GB2277220B (en) * | 1993-04-14 | 1997-11-05 | Quantel Ltd | An apparatus for and method of image processing |
| GB2282928B (en) * | 1993-10-05 | 1998-01-07 | British Broadcasting Corp | Method and apparatus for decoding colour video signals for display |
| DE4342019A1 (de) * | 1993-12-09 | 1995-06-14 | Sel Alcatel Ag | Verfahren zur Umsetzung eines n-Bit-Farbbildsignals in ein m-Bit-Farbbildsignal |
| JP3359134B2 (ja) * | 1993-12-27 | 2002-12-24 | キヤノン株式会社 | 色信号処理装置 |
| JP3480510B2 (ja) * | 1994-04-18 | 2003-12-22 | 富士写真フイルム株式会社 | 色信号の変換方法 |
| DE4444231A1 (de) * | 1994-12-13 | 1996-06-20 | Sican Gmbh | Verfahren und Schaltungsanordnung zur Hin- und Rücktransformation von Bildinformation im YCrCb- und RGB-Format (Colour-Space-Conversion) |
| JP2747987B2 (ja) * | 1995-05-23 | 1998-05-06 | セイコー電子機器株式会社 | 色補正装置 |
| US6933949B1 (en) | 1997-02-26 | 2005-08-23 | Hewlett-Packard Company | Method for interpolation of tristimulus color data |
| US5870077A (en) * | 1997-02-26 | 1999-02-09 | Hewlett-Packard Company | Method for tristimulus color data non-linear storage, retrieval, and interpolation |
| JPH1117976A (ja) * | 1997-06-12 | 1999-01-22 | Xerox Corp | データポイントの格納及びアクセス方法 |
| US5966474A (en) * | 1997-12-12 | 1999-10-12 | Hewlett-Packard Company | Non-symmetric radial and non-symmetric pruned radial interpolation |
| US6040926A (en) * | 1997-12-12 | 2000-03-21 | Hewlett-Packard Company | Common non-symmetric pruned radial and non-symmetric pruned tetrahedral interpolation hardware implementation |
| US6031642A (en) * | 1997-12-12 | 2000-02-29 | Hewlett-Packard Company | Tetrahedral and pruned tetrahedral interpolation |
| US7009734B2 (en) * | 2000-08-22 | 2006-03-07 | Canon Kabushiki Kaisha | Method and apparatus for forming color transform lookup table, and image processing method |
| KR100810340B1 (ko) * | 2006-07-25 | 2008-03-04 | 삼성전자주식회사 | 영상 처리 시스템에서 컬러 캐쉬를 이용한 컬러 변환 장치및 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816180A (ja) * | 1981-07-22 | 1983-01-29 | 川崎製鉄株式会社 | 保熱炉を有する焼結機 |
| JPH02187374A (ja) * | 1989-01-16 | 1990-07-23 | Fuji Xerox Co Ltd | 色補正装置 |
| JPH0313066A (ja) * | 1989-06-09 | 1991-01-22 | Matsushita Electric Ind Co Ltd | 色修正方法及びその装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB173032A (en) * | 1920-09-14 | 1921-12-14 | Charles A Moore | Improvements in provision chambers for the ripening or preserving of fruit, vegetables and other perishable commodities |
| GB1369702A (en) * | 1972-01-05 | 1974-10-09 | Crosfield Electronics Ltd | Image reproducing methods and apparatus |
| JPS5816180B2 (ja) * | 1977-04-01 | 1983-03-30 | 大日本スクリ−ン製造株式会社 | メモリ装置における信号補間方法 |
| JPS57208765A (en) * | 1981-06-18 | 1982-12-21 | Dainippon Screen Mfg Co Ltd | Signal interpolating method for memory device |
| US4477833A (en) * | 1981-08-12 | 1984-10-16 | R. R. Donnelley & Sons Company | Method of color conversion with improved interpolation |
| US4839721A (en) * | 1984-08-28 | 1989-06-13 | Polaroid Corporation | Method of and apparatus for transforming color image data on the basis of an isotropic and uniform colorimetric space |
| US4758885A (en) * | 1985-06-17 | 1988-07-19 | Canon Kabushiki Kaisha | Method of processing color image |
| US4975769A (en) * | 1987-07-06 | 1990-12-04 | Dai Nippon Insatsu Kaushiki Kaisha | Apparatus for color modification adapted to represent the pictorial image |
| US4959790A (en) * | 1988-06-28 | 1990-09-25 | F & S Corporation Of Columbus, Georgia | Apparatus and method for producing color corrected reproduction of colored original images |
| JP2748427B2 (ja) * | 1988-09-09 | 1998-05-06 | 富士ゼロックス株式会社 | 色補正回路 |
-
1991
- 1991-10-17 JP JP3296659A patent/JP2903807B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-15 GB GB9221625A patent/GB2260669B/en not_active Expired - Fee Related
- 1992-10-16 US US07/962,502 patent/US5475510A/en not_active Expired - Lifetime
- 1992-10-16 DE DE4234985A patent/DE4234985C2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816180A (ja) * | 1981-07-22 | 1983-01-29 | 川崎製鉄株式会社 | 保熱炉を有する焼結機 |
| JPH02187374A (ja) * | 1989-01-16 | 1990-07-23 | Fuji Xerox Co Ltd | 色補正装置 |
| JPH0313066A (ja) * | 1989-06-09 | 1991-01-22 | Matsushita Electric Ind Co Ltd | 色修正方法及びその装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304671B1 (en) | 1997-10-08 | 2001-10-16 | Seiko Epson Corporation | Image processing apparatus using an offset correction table enabling interpolation to be performed without conditional jumps |
| US7990591B2 (en) | 2007-02-23 | 2011-08-02 | Seiko Epson Corporation | Image processing device and image display device |
| US8325397B2 (en) | 2007-02-23 | 2012-12-04 | Seiko Epson Corporation | Image processing device and image display device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4234985C2 (de) | 1998-06-18 |
| US5475510A (en) | 1995-12-12 |
| GB2260669B (en) | 1995-11-08 |
| GB2260669A (en) | 1993-04-21 |
| DE4234985A1 (de) | 1993-04-22 |
| GB9221625D0 (en) | 1992-11-25 |
| JP2903807B2 (ja) | 1999-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05110840A (ja) | 色信号変換方法および装置 | |
| JP3976849B2 (ja) | 補間器入力データを生成する装置 | |
| JP2903808B2 (ja) | 色信号変換方法および装置 | |
| US5337166A (en) | Color signal transforming apparatus | |
| US5974173A (en) | Image data color correction method | |
| JP2952489B2 (ja) | 画像記録装置 | |
| JPH10117291A (ja) | 補間器入力データの経路を決める装置 | |
| JP2876853B2 (ja) | 色変換装置 | |
| JP3171081B2 (ja) | 画像処理装置 | |
| JP3048227B2 (ja) | 多次元補間装置 | |
| JP2906814B2 (ja) | 色信号変換装置 | |
| JPH11238126A (ja) | 非対称刈り込み放射状補間および非対称刈り込み四面体補間の共用補間回路 | |
| JP3080373B2 (ja) | 色分解画像修正方法および装置 | |
| JP2947015B2 (ja) | 色変換装置及び色変換方法 | |
| JP3576612B2 (ja) | 色変換処理装置 | |
| JPH11238127A (ja) | 刈り込み放射状補間および刈り込み四面体補間の共用補間回路 | |
| JPH05284346A (ja) | 色変換装置 | |
| JP2705178B2 (ja) | 色補正装置 | |
| JPH1084492A (ja) | データ変換装置およびデータ変換方法 | |
| JP2002344757A (ja) | 色補間方法及び色補間装置 | |
| JPH09172549A (ja) | 色データ変換装置 | |
| JP2007174392A (ja) | データ変換装置、データ変換装置の制御方法およびプログラム | |
| JP2002027267A (ja) | 色信号変換装置 | |
| JP3740705B2 (ja) | 色変換装置 | |
| JPH08137451A (ja) | データ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |