JPH05110442A - 高次シグマ−デルタ変調器の安定化方法および構成 - Google Patents

高次シグマ−デルタ変調器の安定化方法および構成

Info

Publication number
JPH05110442A
JPH05110442A JP4087243A JP8724392A JPH05110442A JP H05110442 A JPH05110442 A JP H05110442A JP 4087243 A JP4087243 A JP 4087243A JP 8724392 A JP8724392 A JP 8724392A JP H05110442 A JPH05110442 A JP H05110442A
Authority
JP
Japan
Prior art keywords
modulator
integrator
order
input signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4087243A
Other languages
English (en)
Other versions
JP3142946B2 (ja
Inventor
Teppo Karema
カレマ テツポ
Hannu Tenhunen
テンフネン ハンヌ
Tapani Ritoniemi
リトニエミ タパニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Texas Instruments Finland Oy
Original Assignee
Nokia Mobile Phones Ltd
Fincitec Oy
Nokia Matkapuhelimet Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Mobile Phones Ltd, Fincitec Oy, Nokia Matkapuhelimet Oy filed Critical Nokia Mobile Phones Ltd
Publication of JPH05110442A publication Critical patent/JPH05110442A/ja
Application granted granted Critical
Publication of JP3142946B2 publication Critical patent/JP3142946B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H03M3/36—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions
    • H03M3/366—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions in feed-forward mode, e.g. using look-ahead circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/446—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime
    • H03M3/448—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime by removing part of the zeroes, e.g. using local feedback loops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【目的】 少くとも２つの積分器段と量子化手段を具備
する高次シグマ−デルタ変調器の安定化方法および構成
を提供する。 【構成】 高次変調器の最初、最初の２つ、もしくは最
初の３つの積分器段（Ｈ 1 〜Ｈ3 ）が全ての入力値につ
いて安定な低次変調器を形成する。本構成は高次変調器
の安定動作範囲を越える場合に低次変調器に続く積分器
段（Ｈ3 〜Ｈn ）を復帰させる手段（３１）からなる。
ＭＦ変調器に対しては、本構成はさらに復帰と同時に高
次変調器の最終積分器の出力を量子化手段（２２）から
減結合しかつ前記低次変調器の出力を量子化手段へ結合
する結合手段を具備する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は少くとも２つの積分器段
を有する高次シグマ−デルタ変調器の安定化方法及び装
置に関する。
【０００２】
【従来の技術】高分解能アナログ／デジタル変換器（Ａ
／Ｄ）に対するニーズによりオーバサンプリング及びシ
グマ−デルタ変調に基ずくノイズ整形（シェイピング）
技術が多用されるようになってきた。シグマ−デルタＡ
／Ｄ変調器の分解能はオーバサンプリング比（Ｍ）及び
ノイズ整形機能の次数により決定される。しかしなが
ら、高次（＞２）シグマ−デルタ変調器には厳しい安定
度問題が伴う。
【０００３】高次変調器の安定度は入信号の振幅に依存
する。変調器が不安定動作モードとなると、その積分器
の電圧が急増し変調器出力からのビット流は入力信号と
は無関係に振動開始する。入力が安定動作範囲に戻って
も高次変調器は線形動作範囲には戻らない。この問題に
対する公知の解決方法として、入力信号値が過剰である
間に全ての積分器を復帰させるかもしくは積分器の電圧
範囲を安全動作範囲内に正確に制限することにより変調
器の安定性が維持される。
【０００４】積分器の電圧範囲を制限することについて
は、それを技術的に実現させることが問題となる。とり
わけ、変調器の感度が最高となる変調器の第１段におい
ていかなる不用の回路も省くことが必要である。信号対
ノイズ比が１６ビット（９８ｄＢ）を越えると、所要の
回路を達成することが困難になる。変調器の干渉に対す
る感度は後続の積分器段において急速に低減するため、
これらの段には付加回路を設けることが望ましい。
【０００５】さらに、多重帰還（ＭＦ）形変調器の全て
の積分器を復帰させると、入力信号レベルが安定動作範
囲よりも上にある間変調器出力からのビット流パワーが
低減する。その結果、変調器に続く１０進化フィルタか
ら得られる値は正常動作範囲内よりも低くなる。これは
実際の応用において極めて不利である。通常入力信号の
振幅がその動作範囲を越える時は、出力は飽和して最大
値となることが望ましい。フィードフォワード型変調器
では、前記した問題を伴うことなく積分器段の復帰を使
用することができる。
【０００６】
【発明が解決しようとする課題】本発明の目的は高次シ
グマ−デルタ変調器の安定度を向上させることである。
【０００７】
【課題を解決するための手段】これは高次シグマ−デル
タ変調器を安定化させる本発明に従った方法により達成
され、ここで変調器入力信号の振幅が高次変調器の動作
範囲を越える時に高次変調器の次数が一時的に低下さ
れ、変調器入力信号の振幅に無関係に変調器が安定化さ
れる。従来全ての積分器を復帰させて変調器を安定化さ
せようとすると実際の応用において（第１の積分器段に
おいて）信号の干渉を生じるため、本発明ではこのよう
な復帰は回避される。公知のように、低次すなわち１次
変調器は入力信号レベルに無関係に安定であり、２次シ
グマ−デルタ変調器もそうである。３次変調器は実際の
応用では動作電圧により積分器を安定動作範囲へ制限す
ることにより安定化させることができる。それよりも高
次の変調器には外部安定化が必要となる。本発明の基本
的な考えは積分器段の電圧を監視して検出される入力信
号レベルが高次変調器の安定動作範囲を越える場合に、
高次変調器の次数を低下させて変調器を、入力信号レベ
ルに無関係に安定な、１次、２次もしくは３次変調器へ
と一時的に変換させることにより安定度を確保し、第１
の積分器段の復帰を回避することである。入力信号レベ
ルが前記安定動作範囲内であれば、変調器は高次変調器
と同様に正常に作動し、高次変調器の良好な量子化ノイ
ズ整形特性が得られる。
【０００８】本発明はＦＦ及びＭＦ型の高次シグマ−デ
ルタ変調器を安定化させる請求項４及び５に開示された
構成にも関連している。
【０００９】
【実施例】シグマ−デルタ変調器は図１に示すフィード
フォワード（ＦＦ）構成もしくは図２に示す多重帰還
（ＭＦ）構成として実現できる。図２はｎ個の段Ｈ1 ，
Ｈ2 ，─Ｈn の一連の接続により構成され、ｎは正の整
数である。変調器の次数は積分器段数に等しい。少くと
も２つの積分器段からなる変調器（２次変調器）は高次
変調器と呼ばれる。次に、これら２つの公知の変調器構
造について一般的説明を行う。
【００１０】図１に示すＦＦ型変調器において、量子化
装置２（および変調器全体）の出力信号Ｄｏｕｔおよび
帰還係数ａ1 により校正された第２の積分器の出力電圧
が減算器手段１内の変調器の入力信号ＩＮから減算され
る。減算器手段１の出力は第２の積分器段Ｈ2 に接続さ
れた出力を有する第１の積分器段Ｈ1 へ与えられる。最
終積分器Ｈn の出力電圧は帰還係数ａ2 により校正され
次に減算器手段３により第２の積分器段Ｈ2 の出力から
減算され、その差は第３の積分器段Ｈ3 へ与えられる。
各積分器段Ｈ1 ─Ｈn の出力電圧は各重み付け係数ｂ1
─ｂn により校正され、量子化装置もしくは比較器２に
接続された出力を有する加算手段４へ与えられる。量子
化装置２、減算器手段１及び３、加算手段４及び一つの
積分器段から後続の積分器段への積分器電圧の転送はオ
ーバーサンプリングクロックＦs により制御される。
【００１１】図２に示すＭＦ型変調器では、量子化装置
２２（および変調器全体）のデジタル出力信号Ｄｏｕｔ
は帰還係数ｂn により校正され、減算器手段２１n によ
り変調器の入力信号ＩＮから減算されて第１の積分器段
Ｈn へ与えられる。同様な減算器手段２１n-1 ─２１1
が後続の各積分器段Ｈn-1 ─Ｈ1 の入力に設けられてい
て各帰還係数ｂn-1 ─ｂ1 により校正された出力信号を
先行する積分器の出力信号から減算して、その差を後続
積分器段の入力へ与える。減算器手段２１n はまた帰還
係数ａm により校正された積分器段Ｈ3 の出力電圧を入
力信号ＩＮから減算する。同様に、減算器２１2 はまた
帰還係数ａ1 により校正された最終積分器段Ｈ1 の出力
電圧を積分器段Ｈ3 の出力信号から減算する。量子化装
置２２及び減算器手段２１n ─２１1はオーバーサンプ
リングクロックＦs により制御される。変調器に帰還ａ
1 ─ａm は不要である。量子化ノイズをこれらの係数に
より整形して通過域のノイズ量を帰還係数の無い変調器
に較べて低減することができる。
【００１２】変調器の実際の応用については、１９９０
年１１月、ＫａｔｈｏｌｉｅｋｅＵｎｉｖｅｒｓｉｔｅ
ｉｔ Ｌｅｕｖｅｎ，Ｆｒａｎｋ ＯＰ ´Ｔ Ｅｙｅ
ｎｄｅの博士論文デジタル信号プロセッサ用高性能アナ
ログインターフェイス及び１９９０年５月、回路及びシ
ステムのＩＥＥＥ国際シンポジウム議事進行、第３２６
７〜３２７０頁、Ｔａｐａｎｉ Ｒｉｔｏｎｉｅｍｉ等
の論文安定高次１ビット シグマ−デルタ変調器の設計
を参照し、後者にはスイッチドコンデンサ（ＳＣ）技術
を使用する時の３次、４次、５次及び６次ＦＦ及びＦＭ
変調器が記載されている。この論文には安定度問題及び
入力信号を制限することによる問題の解決も記載されて
いる。
【００１３】前記したように、シグマ−デルタ変調器を
安定化させるもう一つの従来技術は全ての変調器段を復
帰させることである。
【００１４】図５及び図６に入力信号ＩＮの関数として
の図１及び図２の１次変調器のデジタル出力Ｄｏｕｔを
示す。変調器の安定線型範囲はＡ点まで拡張される。入
力レベルＩＮがＡ点を越えると、全ての積分器段が復帰
されて変調器を不安定モードから戻す。図５において、
ＦＦ変調器の出力Ｄｏｕｔはその最大値以上の値へ飽和
され、これは所望する結果である。図６では、ＭＦ変調
器の積分器を復帰させることによりＡ点よりも高い信号
レベルの出ビット流のパワーが低減し、変調器に続く１
０進化フィルタから得られる値は入力信号の正常安定動
作範囲よりも小さくなる。この現象は実際の応用では非
常に不利である。
【００１５】本発明は高次変調器の次数を一時的に低下
させて変調器入力信号の振幅に無関係に安定化させるこ
とにより、入力信号がその正常安定動作範囲を越える場
合に高次変調器の安定度を向上させるものである。実施
例において、変調器の第１、第２及び第３積分器の出力
電圧が監視され、被監視積分器の出力電圧が所定の閾値
を越える時に被監視積分器に続く全ての積分器を復帰さ
せることにより変調器の次数が低下される。
【００１６】次に、２つの実施例により本発明の基本的
アイデアについて説明する。
【００１７】図３のブロック図は、図１に示すフィード
フォワード（ＦＦ）型シグマ−デルタ変調器に対して実
現させた本発明による安定化を示す。シグマ−デルタ変
調器自体の構造は実質的に図１の構造と同じであるた
め、本発明に関連する相違点についてのみ後記する。図
１および図３の同じ参照番号及び符号は同じアイテムも
しくは機能を示す。
【００１８】図３の実施例において、高次（ｎ次）シグ
マ−デルタ変調器の最初の２つの積分器段は入力信号Ｉ
Ｎのレベルに無関係に安定な２次シグマ−デルタ変調器
を形成する。安定化回路は比較器手段３１からなり、そ
の一つの入力には第２の積分器段Ｈ2 （すなわち、前記
２次変調器）の出力電圧が接続されている。さらに、入
力電圧ＩＮの安定範囲の最大及び最小値を表わす２つの
基準電圧Ｖｍａｘ及びＶｍｉｎが比較器回路３１に接続
されている。比較器回路３１の出力は被監視積分器段Ｈ
2 に続く積分器段Ｈ3 ─内の復帰入力ＲＥＳＥＴに接続
されている。入力信号ＩＮが前記安定線型範囲内にあれ
ば、図３の変調器はｎ次変調器として正常に作動する。
積分器段Ｈ2 の出力電圧が基準電圧Ｖｍａｘを越えるこ
とを比較器回路３１が検出すると、比較器回路３１の出
力状態が変化し、その結果積分器段Ｈ3 ─が復帰され最
初の２つの積分器段Ｈ1 およびＨ2 だけが作動し続け、
加算手段４及び量子化装置２を介して変調器出力Ｄｏｕ
ｔが形成される。このようにして、図３のｎ次変調器
は、あらゆる値の入力信号に対しても安定な、２次変調
器へ一時的に変換される。したがって、ｎ次変調器の安
定動作範囲外の入力信号値についても、変調器出力信号
Ｄｏｕｔは、比較的ノイズは多いが、安定化される。積
分器段Ｈ2 の出力電圧が再びＶｍａｘよりも低くなる、
すなわち、入力信号ＩＮが安定動作範囲へ戻るまで、比
較器手段３１は積分器段Ｈ3 ─Ｈn を復帰させたままと
する。上記したように、積分器段Ｈ2 の出力電圧が監視
される。また、第１の積分器段Ｈ2 だけを安定化させて
その出力電圧を監視するか、もしくは第１、第２および
第３の積分器段Ｈ1 ，Ｈ2 およびＨ3 からなる変調器を
入力信号ＩＮの全ての値について安定化させて積分器段
Ｈ3の出力電圧を監視することもできる。この場合、被
監視積分器段に続く全ての積分器段も復帰される。
【００１９】図３にもう一つの実施例を示し、ここでは
図２に示す多重帰還型シグマ−デルタ変調器に対して本
発明による安定化が適用される。変調器の構成自体は実
質的に図２に示すものと同じであり、本発明に関連する
相違点についてのみ後記する。図２および図４におい
て、同じ参照番号は同じアイテムもしくは機能を示す。
図４の実施例において、最初、最初の２つ、もしくは最
初の３つの積分器段Ｈn ，Ｈn-1 およびＨＮ-2が、入力
信号ＩＮの振幅に無関係に安定な、それぞれ１次、２次
もしくは３次シグマ−デルタ変調器を形成する。この１
次、２次もしくは３次変調器の出力はセレクタ手段もし
くはアナログマルチプレクサ４１の第１の入力ＩＮ1 に
接続されている。ｎ次変調器内の最終積分器段Ｈ1 の出
力はマルチプレクサ４１の第２の入力ＩＮ2 に接続され
ている。マルチプレクサ４１の出力は量子化装置２２に
接続されている。マルチプレクサ４１は選定信号ＳＥＬ
の状態に従ってその入力信号ＩＮ1 およびＩＮ2 のいず
れか一方を量子化装置２２へ接続する。ｎ次変調器の最
終積分器Ｈ1 の出力電圧は比較器回路４２の一つの入力
へ接続される。入力信号ＩＮの安定範囲の上下限を表わ
す基準電圧Ｖｍａｘ，Ｖｍｉｎおよび比較器回路を変調
器の復帰動作と同期化させるオーバーサンプリングクロ
ック信号Ｆs も比較器回路４２に接続されている。比較
器回路４２の出力は前記低次変調器に続く積分器段
Ｈ3 ，Ｈ2 ，Ｈ1 の復帰入力ＲＥＳＥＴ、ＲＳフリップ
フロップの設定入力ＳＥＴ及び遅延手段４４の入力に接
続されている。遅延手段４４の出力はＲＳフリップフロ
ップ４３の復帰入力ＲＥＳＥＴに接続されている。ＲＳ
フリップフロップ４３の非反転出力Ｑはマルチプレクサ
４１の選定信号ＳＥＬを発生する。入力信号ＩＮがその
安定動作範囲にある場合、図４の接続はｎ次変調器とし
て作動し、マルチプレクサ４１は入力ＩＮ2 を量子化装
置２２へ接続する。積分器段Ｈ1 の出力電圧が基準電圧
Ｖｍａｘを越えることを比較器手段４２が検出すると、
比較器手段４２の出力状態が変化して積分器段Ｈ 3 ，Ｈ
2 ，Ｈ1 が復帰されＲＳフリップフロップの出力状態が
変化する。その結果、マルチプレクサ４１により入力Ｉ
Ｎ1 が量子化装置２２へ接続される。したがって、本発
明により、図４の変調器は入力信号ＩＮのレベルに無関
係に安定な１次、２次もしくは３次変調器として作用す
る。これは積分器段Ｈ1 の出力電圧が再び基準電圧Ｖｍ
ａｘよりも小さくなるまで継続される。次に、比較器手
段４２の状態が変化して積分器段Ｈ3 ，Ｈ2 ，Ｈ1 が解
除される。しかしながら、低次変調器に続く積分器段Ｈ
3 ，Ｈ2 ，Ｈ1 の遅延に少くとも等しい（各遅延積分器
段当り少くとも１クロックサイクルの）遅延手段４４の
遅延中に入力ＩＮはマルチプレクサ４１により量子化装
置２２に接続されたままとされる。遅延が必要なのは最
終積分器Ｈ1 の出力が量子化装置２２の入力として再び
選定される前に信号が最終積分器Ｈ1 へ伝播する時間を
持てるようにするためである。
【００２０】図７は入力信号ＩＮの関数としての図４に
示す５次変調器の出力Ｄｏｕｔを示す。安定化された状
況では、変調器の次数は３へ低下され、遅延手段４４の
遅延は３クロックサイクルとされる。図６に較べて、出
力は入力信号に所望するように依存する。すなわち、デ
ジタルフィルタの出力値は、低分解能ではあるが、Ａ点
を越える入力信号値についても入力信号ＩＮに比例す
る。
【００２１】関連図および説明は本発明の単なる説明用
にすぎない。詳細に関しては、本発明による方法および
構成は特許請求の範囲内で変更できる。
【図面の簡単な説明】
【図１】フィードフォワード構成とされた従来技術のシ
グマ−デルタ変調器のブロック図。
【図２】多重帰還構成とされた従来技術のシグマ−デル
タ変調器のブロック図。
【図３】本発明による安定化を適用したＦＦ型シグマ−
デルタ変調器のブロック図。
【図４】本発明による安定化を適用したＦＦ型シグマ−
デルタ変調器のブロック図。
【図５】入力信号ＩＮの関数として表わす図１の変調器
のデジタル出力Ｄｏｕｔのグラフを示す図。
【図６】入力信号ＩＮの関数として表わす図２の変調器
のデジタル出力Ｄｏｕｔのグラフを示す図。
【図７】入力信号ＩＮの関数として表わす図４の変調器
のデジタル出力Ｄｏｕｔのグラフを示す図。
【符号の説明】
１ 減算器手段 ２ 量子化装置 ３ 減算器手段 ４ 加算手段 ２１1 〜２１n 減算器手段 ２２ 量子化装置 ３１ 比較器手段 ４１ マルチプレクサ ４２ 比較器回路 ４３ ＲＳフリップフロップ ４４ 遅延手段 Ｈ1 〜Ｈn 積分器段 ａ1 〜ａm 帰還係数 ｂ1 〜ｂn 重み付け係数
───────────────────────────────────────────────────── フロントページの続き (72)発明者 タパニ リトニエミ フインランド国タムペレ，オピスケリヤン ク ４ デイー

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 高次シグマ−デルタ変調器の安定化方法
    において、変調器入力信号の振幅が高次変調器の安定動
    作範囲を越える場合に高次変調器の次数を一時的に低下
    させて変調器入力信号の振幅に無関係に変調器を安定化
    させることを特徴とする安定化方法。
  2. 【請求項２】 請求項１記載の安定化方法において、安
    定動作範囲を越えることは変調器内の少くとも一つの積
    分器の出力電圧を監視することにより検出されることを
    特徴とする、安定化方法。
  3. 【請求項３】 請求項１もしくは２記載の安定化方法に
    おいて、変調器の第１、第２もしくは第３積分器の出力
    電圧が監視され、被監視積分器の出力電圧が所定の閾値
    を越える場合に被監視積分器に続く全ての積分器を復帰
    させることにより変調器の次数を低下させることを特徴
    とする、安定化方法。
  4. 【請求項４】 少くとも２つの積分器段（Ｈ1 〜Ｈn ）
    の直列接続を具備するＦＦ型高次シグマ−デルタ変調器
    の安定化構成において、高次変調器の最初、最初の２つ
    もしくは最初の３つの積分器段（Ｈ1 ，Ｈ2 ，Ｈ3 ）が
    全ての入力信号値について安定な低次変調器を形成し、
    該構成は前記低次変調器の出力電圧を監視して出力電圧
    が高次変調器の安定動作範囲の上限に対応する所定の閾
    値を越える場合に高次変調器の後続積分器段を復帰させ
    る手段（３１）を具備することを特徴とする安定化構
    成。
  5. 【請求項５】 少くとも２つの積分器段（Ｈ1 〜Ｈn ）
    および最終積分器段（Ｈ1 ）の出力が接続されている量
    子化手段（２２）を具備するＦＦ型高次シグマ−デルタ
    変調器の安定化構成において、高次変調器の最初、最初
    の２つもしくは最初の３つの積分器段が全ての入力信号
    値について安定な低次変調器を形成し、該構成は、低次
    変調器に続く積分器段を復帰させる手段（４２）および
    前記最終積分器段（Ｈ1 ）の出力電圧が高次変調器の安
    定動作範囲の上限に対応する所定の閾値を越える場合に
    前記直列接続積分器段（Ｈ1 ）の一方の出力を量子化手
    段（２２）から減結合させかつ前記低次変調器の出力を
    量子化手段（２２）へ結合させる結合手段（４１）を具
    備することを特徴とする、安定化構成。
  6. 【請求項６】 請求項５記載の構成において、結合手段
    （４１）は最終積分器（Ｈ1 ）が再び前記所定の閾値よ
    りも降下した後に所定の遅延を置いて最終積分器段（Ｈ
    1 ）の出力を量子化手段（２２）へ再結合させることを
    特徴とする、安定化構成。
  7. 【請求項７】 請求項６記載の構成において、前記所定
    の遅延は前記低次変調器に続く各遅延積分器段について
    少くとも１クロックサイクルであることを特徴とする、
    安定化構成。
JP04087243A 1991-04-09 1992-04-08 高次シグマ−デルタ変調器の安定化構成 Expired - Fee Related JP3142946B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI911694A FI88765C (fi) 1991-04-09 1991-04-09 Foerfarande och arrangemang foer stabilering av en hoegre grads sigma-delta-modulator
FI911694 1991-04-09

Publications (2)

Publication Number Publication Date
JPH05110442A true JPH05110442A (ja) 1993-04-30
JP3142946B2 JP3142946B2 (ja) 2001-03-07

Family

ID=8532277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04087243A Expired - Fee Related JP3142946B2 (ja) 1991-04-09 1992-04-08 高次シグマ−デルタ変調器の安定化構成

Country Status (5)

Country Link
US (1) US5248972A (ja)
EP (1) EP0512687B1 (ja)
JP (1) JP3142946B2 (ja)
DE (1) DE69214996T2 (ja)
FI (1) FI88765C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621823A (ja) * 1992-04-17 1994-01-28 Crystal Semiconductor Corp 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器
JP2007267434A (ja) * 2002-08-13 2007-10-11 Cirrus Logic Inc 過負荷補償のフィードバックステアリングを用いたノイズシェーピング回路および方法ならびにそれを使用するシステム
JP2008263258A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd デルタシグマ変調回路とそれを用いたデルタシグマａｄ変換装置
JP2009303157A (ja) * 2008-06-17 2009-12-24 Asahi Kasei Electronics Co Ltd デルタシグマ変調器
JPWO2008044725A1 (ja) * 2006-10-13 2010-02-18 パナソニック株式会社 Δς型変調器を搭載する半導体装置及び半導体システム

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2716760B1 (fr) * 1994-02-28 1996-03-22 Thomson Csf Convertisseur analogique-numérique du type SIGMADELTA de degré élevé.
FI96649C (fi) * 1994-06-07 1996-07-25 Fincitec Oy Ylinäytteistetty korkeamman asteluvun modulaattori
US5736950A (en) * 1995-01-31 1998-04-07 The United States Of America As Represented By The Secretary Of The Navy Sigma-delta modulator with tunable signal passband
FI98020C (fi) * 1995-06-06 1997-03-25 Nokia Mobile Phones Ltd Digitaalisen signaalin modulointimenetelmä ja modulaattori
FI101027B (fi) * 1996-01-05 1998-03-31 Nokia Mobile Phones Ltd Multipleksoitu signaalimuunnos
US5742246A (en) * 1996-03-22 1998-04-21 National Science Council Stabilizing mechanism for sigma-delta modulator
KR19980021417A (ko) * 1996-09-16 1998-06-25 김광호 아날로그 디지탈(a d)변환장치
US5757301A (en) * 1997-05-01 1998-05-26 National Science Council Instability recovery method for sigma-delta modulators
GB2330707B (en) 1997-10-23 2001-10-24 Nokia Mobile Phones Ltd Digital to analogue converter
GB2330710B (en) * 1997-10-24 2001-07-25 Sony Uk Ltd Signal processors
FI105428B (fi) 1998-05-13 2000-08-15 Nokia Mobile Phones Ltd Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin
FI120124B (fi) 1998-05-29 2009-06-30 Nokia Corp Menetelmä ja piiri signaalin näytteistämiseksi suurella näytteistystaajuudella
GB9917567D0 (en) 1999-07-28 1999-09-29 Koninkl Philips Electronics Nv Variable order sigma-delta modulator
JP2001237707A (ja) * 2000-02-18 2001-08-31 Sony Corp デジタル信号処理装置及び方法、並びにδς変調器
IT1315978B1 (it) * 2000-07-31 2003-03-26 St Microelectronics Srl Metodo per ripristinare la stabilita' di un modulatore sigma-delta ecircuito per mettere in pratica tale metodo.
EP1202461B1 (en) * 2000-10-25 2005-03-09 STMicroelectronics S.r.l. A method of improving the signal/noise ratio of a sigma-delta modulator and a circuit which uses the method
US6933871B2 (en) * 2001-09-17 2005-08-23 Cirrus Logic, Inc. Feedback steering delta-sigma modulators and systems using the same
US6556159B1 (en) * 2001-09-17 2003-04-29 Cirrus Logic, Inc. Variable order modulator
JP3902120B2 (ja) * 2002-11-25 2007-04-04 パイオニア株式会社 デルタシグマ変調器およびディジタルアンプ
EP1642390A1 (en) * 2003-06-27 2006-04-05 Koninklijke Philips Electronics N.V. An analog-to-digital-converter comprising a sigma-delta-modulator and receiver with such analog-to-digital-converter
US6992606B2 (en) * 2003-07-09 2006-01-31 Texas Instruments Incorporated Method and circuit for multi-standard sigma-delta modulator
US7212137B2 (en) * 2003-10-09 2007-05-01 Cirrus Logic, Inc. Delta sigma modulator with integral decimation
US7084798B2 (en) 2004-01-16 2006-08-01 Cirrus Logic, Inc. Look-ahead delta sigma modulators with quantizer input approximations
US7187312B2 (en) 2004-01-16 2007-03-06 Cirrus Logic, Inc. Look-ahead delta sigma modulator having an infinite impulse response filter with multiple look-ahead outputs
US7170434B2 (en) 2004-01-16 2007-01-30 Cirrus Logic, Inc. Look-ahead delta sigma modulator with quantization using natural and pattern loop filter responses
US7196647B2 (en) 2004-01-16 2007-03-27 Cirrus Logic, Inc. Signal processing with look-ahead modulator noise quantization minimization
US7148830B2 (en) 2004-01-26 2006-12-12 Cirrus Logic, Inc. Look-ahead delta sigma modulator with pruning of output candidate vectors using quantization error minimization pruning techniques
US7138934B2 (en) 2004-01-26 2006-11-21 Cirrus Logic, Inc. Pattern biasing for look-ahead delta sigma modulators
US7081843B2 (en) * 2004-07-19 2006-07-25 Cirrus Logic, Inc. Overload protection for look-ahead delta sigma modulators
US7321324B2 (en) * 2005-06-30 2008-01-22 Silicon Laboratories Inc. Unconditionally stable analog-to-digital converter
US7315264B2 (en) * 2006-01-17 2008-01-01 D2Audio Corporation Systems and methods for controlling transient response in the output of a noise shaper
TWI312619B (en) * 2006-07-26 2009-07-21 Ite Tech Inc Delta-sigma analog to digital converter and method thereof
US7986929B2 (en) * 2006-12-08 2011-07-26 Silicon Laboratories Inc. Providing channel filtering in an automatic frequency control path
US9455736B2 (en) 2014-12-22 2016-09-27 Onkyo Corporation ΔΣ modulator and program of ΔΣ modulator
JP6160604B2 (ja) 2014-12-22 2017-07-12 オンキヨー株式会社 Δς変調器およびそのプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509037A (en) * 1981-06-12 1985-04-02 Gould Inc. Enhanced delta modulation encoder
CA1184660A (en) * 1981-06-12 1985-03-26 Robert W. Harris Enhanced delta modulation encoder
US5012244A (en) * 1989-10-27 1991-04-30 Crystal Semiconductor Corporation Delta-sigma modulator with oscillation detect and reset circuit
NL9100379A (nl) * 1991-03-01 1992-10-01 Philips Nv Sigma-deltamodulator.

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621823A (ja) * 1992-04-17 1994-01-28 Crystal Semiconductor Corp 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器
JP2007267434A (ja) * 2002-08-13 2007-10-11 Cirrus Logic Inc 過負荷補償のフィードバックステアリングを用いたノイズシェーピング回路および方法ならびにそれを使用するシステム
JPWO2008044725A1 (ja) * 2006-10-13 2010-02-18 パナソニック株式会社 Δς型変調器を搭載する半導体装置及び半導体システム
US7868803B2 (en) 2006-10-13 2011-01-11 Panasonic Corporation Semiconductor device having ΔΣ modulator, and semiconductor system
JP4680295B2 (ja) * 2006-10-13 2011-05-11 パナソニック株式会社 Δς型変調器を搭載する半導体装置及び半導体システム
JP2008263258A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd デルタシグマ変調回路とそれを用いたデルタシグマａｄ変換装置
JP2009303157A (ja) * 2008-06-17 2009-12-24 Asahi Kasei Electronics Co Ltd デルタシグマ変調器

Also Published As

Publication number Publication date
DE69214996D1 (de) 1996-12-12
FI88765C (fi) 1993-06-28
FI88765B (fi) 1993-03-15
JP3142946B2 (ja) 2001-03-07
DE69214996T2 (de) 1997-04-10
FI911694A (fi) 1992-10-10
EP0512687A2 (en) 1992-11-11
US5248972A (en) 1993-09-28
FI911694A0 (fi) 1991-04-09
EP0512687B1 (en) 1996-11-06
EP0512687A3 (en) 1993-06-09

Similar Documents

Publication Publication Date Title
JPH05110442A (ja) 高次シグマ−デルタ変調器の安定化方法および構成
US4772871A (en) Delta sigma modulator circuit for an analog-to-digital converter
US5805093A (en) Oversampled high-order modulator
US5243345A (en) Sigma-delta modulator having a plural order loop filter with successive filter sections of successively smaller signal excursion range
EP1908172B1 (en) Quantizer overload prevention for feed-back type delta-sigma modulators
JP3830924B2 (ja) 縦続型デルタシグマ変調器
US5585801A (en) Analogue-to-digital converters and digital modulators
JP4122325B2 (ja) 利得制御機能付きデルタシグマ変調回路
US6489907B2 (en) Method of re-establishing the stability of a sigma-delta modulator and a circuit for implementing the method
EP1410512A1 (en) Method and apparatus for oscillation recovery in a delta-sigma a/d converter
JPH0786951A (ja) ３つのシグマ−デルタ変調器をカスケード接続するための方法およびシグマ−デルタ変調器システム
Oliaei et al. Jitter effects in continuous-time/spl Sigma//spl Delta/modulators with delayed return-to-zero feedback
JP3033162B2 (ja) ノイズシェーピング回路
US5629701A (en) Cascaded Nth order (N>2) feedforward sigma-delta modulators
US6600789B1 (en) Signal processing method and device
US10784888B2 (en) Use of differently delayed feedback to suppress metastability in noise shaping control loops
JP2002510455A (ja) 信号処理方法および装置
JP3040546B2 (ja) ノイズシェーピングａ−ｄ変換器
US7030797B2 (en) Broadband sigma-delta modulator
JP5711706B2 (ja) デルタシグマ変調回路
JP3127477B2 (ja) ノイズシェーピング回路
Friedman Oversampled data conversion techniques
KR20230097498A (ko) 내부 피드-포워드 경로를 제거한 광대역 고차 델타-시그마 변조기
CN110661531A (zh) 利用差分延迟反馈来抑制噪声整形控制环路中的亚稳定性
JPS63209334A (ja) 量子化器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees