FI105428B - Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin - Google Patents

Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin Download PDF

Info

Publication number
FI105428B
FI105428B FI981059A FI981059A FI105428B FI 105428 B FI105428 B FI 105428B FI 981059 A FI981059 A FI 981059A FI 981059 A FI981059 A FI 981059A FI 105428 B FI105428 B FI 105428B
Authority
FI
Finland
Prior art keywords
error
state
comparators
neural network
parallel
Prior art date
Application number
FI981059A
Other languages
English (en)
Swedish (sv)
Other versions
FI981059A (fi
FI981059A0 (fi
Inventor
Kari Halonen
Saska Lindfors
Ari Paasio
Asko Kananen
Original Assignee
Nokia Mobile Phones Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Mobile Phones Ltd filed Critical Nokia Mobile Phones Ltd
Priority to FI981059A priority Critical patent/FI105428B/fi
Publication of FI981059A0 publication Critical patent/FI981059A0/fi
Priority to EP99660077A priority patent/EP0957585A3/en
Priority to US09/310,640 priority patent/US6453309B1/en
Publication of FI981059A publication Critical patent/FI981059A/fi
Application granted granted Critical
Publication of FI105428B publication Critical patent/FI105428B/fi

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0809Continuously compensating for, or preventing, undesired influence of physical parameters of noise of bubble errors, i.e. irregularities in thermometer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

105428
Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rin-nakkais-A/D-muunnin - Förfarande för att korrigera fel av parallel A/D-om-vandling, en korrektor och en parallell A/D-omvandlare 5 Keksinnön kohteena on menetelmä nopean rinnakkaisen analogia/digitaali-muun-noksen virheen korjaamiseksi ja virheenkorjaukseen käytettävä yhdistetyn toimintamuodon (mixed-mode) korjain käytettäväksi erityisesti matkaviestimissä sekä rin-nakkais-A/D-muunnin, jossa käytetään keksinnön mukaista korjainta.
Ennestään tunnetaan nopea rinnakkais-A/D-muunnos eli flash-A/D-muunnos, jossa 10 käytetään useita vertailijoita (comparator). Tarkkuudeltaan N-bittisessä muunnoksessa vertailllaan ottosignaaliin 2N-1 kappaletta vertailusignaaleja, jotka ovat jännitteeltään tasaisesti kasvavia vertailujännitteitä. Tätä tekniikkaa käytetään yleisesti digitaalisissa videolaitteissa. Muuntimen suurin nopeus on yleensä 15 - 300 miljoonaa näytettä sekunnissa (MSPS Mega Samples Per Second).
15 Tunnettua rinnakkais-A/D-muunninta esitetään kuviossa 1. Vastusten Rl, R2, R3, R4 ja R5 sarjakytkentä muodostaa kytkentäpisteisiin tasaisesti kasvavat vertailu- .·” jännitteet siten, että tikapuiden ensimmäisen vastuksen Rl ja viimeisen vastuksen * · . R5 arvot ovat puolet välivastusten R2, R3 ja R4 arvoista. Välivastuksia on luonnol- lisesti enemmän mikäli vertailijoita on enemmän kuin kuviossa 1 esitetään. Vertaili- 20 jät IC1, IC2, IC3 ja IC4 saavat toisena otto signaalinaan muunnettavan analogiasig- ' naalin Vin, jota vertaillaan edellämainittuihin vertailujännitteisiin. Analogiasignaalin « · ‘ jännitteen V^ noustessa vertailijoiden annot muuttuvat yksitellen nollasta yhteen eli maatosta käyttöjännitteeseen. Koodain IC5 salpaa vertailijoiden antosignaalit näytteenoton päätöshetkittäin muistiin ja muuntaa tallennetun tiedon N-bittiseksi binää-25 rikooditavuksi.
.·.· Ongelmana tunnetuissa nopeissa A/D-muuntimissa ovat muunnosvirheet, joita ai- /·.! heutuu yksittäisten vertailimien tilasiirtymien epätarkasta hetkestä. Epätarkkuus • · . . johtuu mm. kellosignaalin huojunnasta ja voi aiheuttaa eriaikaisia vertailijan tilasiir- * 9 ityrniä. Analogisen signaalin tason muuttuessa eriaikainen vertailu voi aiheuttaa ver-30 tailijoiden annoista muodostuvaan ns. lämpömittari-koodiin kuplia. Tätä kuvataan :·!·* seuraavassa taulukossa, jossa nähdään kuusi virheellistä settiä vertailijoiden anto- • |signaaleja ensimmäisissä sarakkeissa ja paras arvaus viimeisessä oikeanpuoleisessa « 2 105428 sarakkeessa. Setti koostuu 14 vertailijan antosignaaleista. Oikea jännitetaso havaitaan vaakaviivalla.
0 0 0 0 1 0 0 0 0 10 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0
0 110 111 1110 111 10 11111 1111111 1 1 1 1 1 0 I
111110 1 1 1 1 I I 0 1
Taulukko 1. Tunnetun A/D-muuntimen vertailijan esimerkkivirheitä 5 Ensimmäisessä taulukon 1 sarakkeessa kuusi alimmaista arvoa on oikein, mutta seit- » i · semäs on virheellisesti nolla, vaikka ideaalisen vertailun perusteella seitsemäskin • · ·,· olisi yksi. Seuraava anto on jälleen yksi, vaikka sen pitäisi olla nolla. Vasta kuusi : "* ylintä antoa on oikein nolla. Täten A/D-muuntimen tulos muodostuu epätarkaksi.
•: · Viidessä seuraavassa sarakkeessa nähdään muita mahdollisia virhetuloksia. Oikean- .*.* 10 puoleisessa sarakkeessa nähdään ideaalitulos.
• m • · • · ·
Rinnakkaismuuntimen virheenkorjaukseen on kehitetty useita menetelmiä, joiden ongelmana on kuitenkin suuri loogisten kytkentöjen määrä vertailijaelimien ja salpa-piirien välissä.
• · ' Keksinnön tarkoituksena on poistaa edellä mainittu epätarkkuus kohtuullisella piiris- v 15 töllä.
• t • ·
• I
• ·
Keksintö koskee menetelmää rinnakkaistyyppisen analogia/digitaali-muunnoksen f '“· virheen korjaamiseksi, joka virhe aiheutuu muuntimen rinnakkaisten vertailijaelinten : \ tilan lukemisen epävarmuudesta, jonka aiheuttaa epäideaalisuus, kuten eriaikainen (•Il f 3 105428 tilan salpaus. Keksinnön mukaisesti virhe korjataan epälineaarisella soluneurover-kolla.
Keksintö koskee myös korjainta rinnakkaistyyppisen analogia/digitaali-muuntimen virheen korjaamiseksi, johon muuntuneen kuuluu rinnakkaisia vertailuelimiä, joiden 5 vertailun tilan lukemisessa on epävarmuusvirhettä, kuten eriaikaista tilan salpausta. Keksinnön mukaisesti korjaimeen kuuluu soluneuroverkko yksittäisten vertailuelin-ten antotilan ohjauksen epävarmuuden aiheuttaman virheen vähentämiseksi arvioimalla todellinen vertailutulos vertailuelimen ja sen naapuriston tilan perusteella.
Keksintö koskee myös rinnakkais-A/D-muunninta, johon kuuluu korjain rinnakkaisia tyyppisen analogia/digitaali-muuntimen virheen korjaamiseksi, johon muuntimeen kuuluu rinnakkaisia vertailuelimiä, joiden vertailun tilan lukemisessa on epävarmuusvirhettä, kuten eriaikaista tilan salpausta. Keksinnön mukaisesti korjaimeen kuuluu soluneuroverkko yksittäisten vertailuelinten tilan epävarman lukemisen aiheuttaman virheen vähentämiseksi arvioimalla todellinen vertailutulos vertailueli-15 men ja sen naapuriston tilan perusteella.
Keksinnön edullisia suoritusmuotoja on esitetty epäitsenäisissä patenttivaatimuksissa.
• ) I f 9 * » .' . Sinänsä tunnettua biologista hermoverkkoa mallintavaa tiedonkäsittelyverkkoa kut- sutaan neuroverkoksi (neural network). Neuroverkkolaskenta on huomattavasti sar-20 jamuotoista tiedonkäsittelyä nopeampaa toimimalla rinnakkaismuotoisesti siten, että ’ informaation prosessointi on samanaikaista jokaisessa laskentayksikössä. Neurover- • · \\ koilla kyetään myös edullisesti yleistävään laskentaan, joka on konventionaalisilla ί V laskenta-algoritmeilla huomattavasti vaikeampaa.
Keksinnössä käytetään pääosin kuvankäsittelyyn tarkoitettua soluneuroverkkoa 25 (CNN Cellular Neural Network), jossa yhtä laskentayksikköä kutsutaan soluksi. Solut ryhmitellään tiettyy muotoon, esimerkiksi kaksiulotteiseen neli- tai kuusikul- 9 * /..! maiseen muotoon. Soluneuroverkko on eräs neuroverkkojen laji, joka tunnetaan ny- \ . kyisin myös yleisesti nimellä epälineaarinen soluverkko (CNN Cellular Nonlinear • * • .· Network). Epälineaarisessa soluverkossa soluille annetaan otto naapuristonsa soluis- y” 30 ta, eri soluista annettu tieto painotetaan ja soluissa muodostetaan dynaaminen tila. ;.y Solun tilasta muodostetaan solussa anto lineaarisella tai epälineaarisella funktiolla.
’ | Solun anto johdetaan naapuriston solujen otoiksi, kuten esitettiin edellä. Täten myös naapuriston solujen painotetut annot vaikuttavat solun dynaamiseen tilaan. Soluilla 4 105428 on siten yksi tulosignaali ja yksilähtösignaali sekä lisäksi yhteys määriteltyyn naapuristoonsa.
Soluneuroverkko on ohjelmoitavissa erilaisten laskennallisten tehtävien suorittamiseen painottamalla eri tavalla naapuristosta johdettavia signaaleja. Jatkokehitetyt 5 soluneuroverkot kyetään integroimaan tiheämmin kuin alkuperäiset. Jatkokehitetyt soluneuroverkot, kuten tilarajoitettu (FSR Full Signal Range), yleinen paloittain lineaarinen (High Gain), positiivisen alueen (Positive Range) sekä positiivisen alueen korkeavahvisteinen paloittain lineaarinen (Positive Range High Gain) verkko, kyetään integroimaan mikropiirille tiheämmin kuin alkuperäiset. Keksintö on parhaiten 10 toteutettavissa positiivisen alueen korkeavahvisteisella paloittain lineaarisella solu-neuroverkolla, jonka solun antosignaalin taso ulottuu nollasta yhteen vaihtuen bis-tabiilina tilana, siis siten ettei pysyviä välitiloja ole määritelty.
Soluneuroverkkoteoriaa ja epälineaarista soluverkkoa (CNN Cellular Nonlinear Network) esitetään myös patenttijulkaisuissa US-5 140 670, US-5 355 528 ja US-15 5 717 834.
Keksinnön mukaisesti käytetään edullisimmin yksiulotteista neuroverkkoa, jossa on jokaista vertailuelintä kohden yksi solu. Neuroverkko saa ottonsa vertailijoista ja . ·: . antaa antonsa koodaimelle. Vertailijoilta saatavia ottosignaaleja salvataan siten, että ottosignaalit säilyvät vakiotilassa neuroverkon suorittaman korjauslaskennan ajan ja 20 vaihtuvat jälleen seuraavaa näytettä varten. Samoin koodaimelle annettavia antosig-naaleja salvataan siten, että antosignaalit säilyvät vakiotilassa neuroverkon suoritta-' man korjauslaskennan ajan ja vaihtuvat korjauslaskennan päätyttyä.
v : Keksinnön etuna on, että nopeasta A/D-muunnoksesta kyetään tekemään tarkka korjaamalla yhden tai useamman virheellisen vertailijan annon aiheuttama ’’kupla”.
25 Seuraavassa keksintöä selostetaan yksityiskohtaisesti viittaamalla oheiseen piirus- ; ’; ‘; tukseen, jossa • * « · kuvio 1 esittää tunnetun rinnakkais-A/D-muuntimen piirikaaviona, :: kuvio 2 esittää erästä kaksiulotteista soluverkkoa, ..... kuvio 3 esittää erästä keksinnön mukaista rinnakkais-A/D-muunninta piirikaavio- 30 na, j 105428 kuvio 4 esittää erästä keksinnön mukaista menetelmää vuokaaviossa, kuvio 5 esittää neuroverkon solun toimintaperiaatetta periaatekuvana, ja kuvio 6 esittää keksinnön mukaista naapuristoa.
Kuvioa 1 on käsitelty edellä tunnetun tekniikan osiossa.
5 Kuviossa 2 nähdään eräs nelikulmainen kaksiulotteinen 5x5-kokoinen soluverkko. Soluneuroverkossa naapuristolla tarkoitetaan niitä soluja, joihin tarkasteltavalla solulla on yhteyksiä omien tulo- ja lähtösignaalinsa ohella. Kaksiulotteisessa muodossa solulla on naapureita kaikilla puolilla, kuten havaitaan kuviossa 2. Keskimmäinen viivoitettu solu C on tarkasteltava soluja katkoviivoitus rajaa naapuriston, joka tässä 10 on yhden solun mittainen.
Kuviossa 3 nähdään piirikaaviona eräs rinnakkais-A/D-muunnin, jossa on keksinnön mukainen yhdistetyn toimintamuodon korjain IC6 vertailuelinten IC1, IC2, IC3, IC4 ja koodaimen IC5 välissä.
Kuviossa 4 nähdään eräs keksinnön mukainen menetelmä vuokaaviossa. Virheen-15 korjaus on tässä jaettu kolmeen osaan siten, että ensimmäisessä osassa korjataan : . · pienet yhden vertailijan virheet, toisessa osassa kahden vertailijan virheet ja kol- mannessa osassa jatketaan kahden vertailijan virheiden korjausta. Toisessa ja kol-mannessa osassa korjataan yhdessä myös tilanteet, joissa kolmen vierekkäisen ver-. , tailijan ulostulossa on virheellisesti nolla. Kaikki korjausosat ovat paikkariippumat- 20 tornia.
• · • · ·
Laskennassa käytetään seuraavia kertoimia A, B ja I:
~αΛ IV
a2 b2 A= a3 B= b3 / = /, (1) a· b· kJ L*>.
Kertoimissa matriisin A elementit ai, a2, a3, 84, a5 toimivat kertoimina naapuriston • solujen edellisille annoille. Kertoimissa matriisin B elementit bl5 b2, b3, b4, b3 toimi- 25 vat kertoimina naapuriston solujen otoille. Kertoimilla kerrotun naapuriston solujen 6 105428 annot muodostavat tuloksen, johon summataan vakio I. Kerroinelementtien arvot ovat suhteellisia ollen määriteltävän yksikkösuureen monikertoja. Näin saadaan keskimmäisen solun annoksi nolla, kun tulos on pienempi kuin nolla, tai yksi, kun tulos on suurempi kuin nolla.
5 Solun tilaa mallinnetaan seuraavalla kaavalla: C^dT = ~R~VM+ ΣΛ«\(,)+Σβ«\« + / (2) x CkeNj jossa on määritelty solun Ck tilan vx derivaatta ajan suhteen hetkellä t. C on solun integrointielimen kapasitanssin arvo, josta saadaan solun aikavakio kertomalla suureella Rx. Oikean puolen neljä termiä ovat kaavan järjestystä vasemmalta oikealle 10 vastaavasti häviötermi, osuus naapuriston annoista, osuus naapuriston otoista ja ta-sonsäätötermi. Edellä esitetyissä termeissä vx, vy ja vu ovat myöhempänä kuviossa 5 esitettäviä jännitteitä. Kaavassa summataan naapuriston NT solujen jännitteiden vy ja vu vaikutus vastaavilla matriisien A ja B kertoimilla tarkasteltavan solun tilaan. Edelleen summataan kertoimen I mukainen virta.
15 Toiminta aloitetaan siten, että ensin luetaan 1 ottosignaalia vertailuelimiltä. Seuraa-vaksi muodostetaan matriisit edullisimmin arvoilla: * > · : ··· [oi • · · * · · ; — ; 2 A - [O] B= 2 / = -3 (3) 2 • · · • · · o • · · -1 • t · « , , Suoritetaan 3 matriisien (3) mukainen solujen antotilojen laskenta. Tällöin korjataan • · f *·];1 yhden vertailijaelimen kokoiset virheet eli sellaiset, joissa ei ole peräkkäisiä samoin V : 20 päin virheellisiä vertailutuloksia.
11 1
• ( r T
." ·. Laskennan jälkeen luetaan 4 solun otto naapuriston solujen edellisen laskennan mu- •' kaisista annoista. Seuraavaksi muodostetaan matriisit edullisimmin arvoilla: «« « « <««t « « « « « · · « · 105428 7 '2' 2 A = [O] B= 2 / = -1 (4)
O
O
Suoritetaan 6 matriisien (4) mukainen solujen antotilojen laskenta. Tällöin korjataan kahden vertailijaelimen nollan suuruiset virheet. Luetaan 7 laskennan jälkeinen solun antotila solun alkutilaksi. Vaihe 7 voi toteutua valitun piiriratkaisun mukaan 5 automaattisesti. Seuraavaksi muodostetaan matriisit edullisimmin arvoilla: '2] Γ2’ 0 0 A= 2 B= 0 / = -3 (5) 0 0 _0j [_2_
Suoritetaan 8 matriisien (5) mukainen solujen antotilojen loppuiaskenta. Tässä tarkastetaan onko alussa ollut tilanne, jossa on kaksi kahden virheen pituista eripäin virheellistä vertailutulosta peräkkäin, sekä korjataan kolmen perättäisen nollan pitui-10 set virheet. Lopuksi luetaan 9 solujen annot.
• · i i * ’·* * Kuviossa 5 nähdään alkuperäisen teorian mukaisen neuroverkon solun keksinnössä f « : käytettävän naapuriston koon 2 mukainen periaatekaavio. Solun tulolinjaan johde-
»M
:.,. · taan vertailijalta vertailutilan mukainen jännite vu kapasitanssin Cu yli. Alkuperäisen *:**: teorian mukaan jännite vu on voinut vaihdella vapaasti välillä [-1, 1], mutta keksin- :Y: 15 nön mukaisesti edullisimmin vain vertailijan digitaalisen annon mukaisella tavalla saaden arvon nolla tai yksi. Jännitteellä vu ohjataan jänniteohjattavia virtalähteitä Ibl, Ib2, Ib4> Ib5 naapurisoluihin ja virtalähdettä Ib3 samaan soluun siten, että jännite vu .·, ·, kerrotaan vastaavalla matriisin B kertoimella Bk ja tämän jälkeen tulo johdetaan sitä
• » I
- Y vastaavan jänniteohjattavan virtalähteen ohjausottoon. Virrat Ixl, Ix2, Ix4, Ix5 johde- *. 20 taan naapuriston soluista ja virta Ix3 omasta solusta. Sanotut virrat Ixi, 1*2, Ix3, Ix4, Ix5 «t * : summataan virtaan I ja tulos johdetaan integroivaan kondensaattoriin C sekä sen :'": rinnalla olevaan vastukseen Rx, jolloin kondensaattoriin C yli muodostuu jännite vx.
[;, Virta I määritellään templetissä I. Jännitteestä vx muodostetaan jänniteohjattavalla ]:". virtalähteellä Iout ja vastuksella Ry jännite vy rajaamalla se seuraavan kaavan mukai- ' : 25 sesti välille [-1, 1] ajanhetkellä t: 105428 δ ν, (o=/(ν, (0) = I (K (O+!| - K (O -1|) (6) Jännitteellä vy edelleen ohjataan jänniteohjattavia virtalähteitä Iai, Ia2, Ia4, Ias naapu-risoluihin ja virtalähdettä Ia3 samaan soluun siten, että jännite vy kerrotaan vastaavalla matriisin A kertoimella Ak ja tämän jälkeen tulo johdetaan sitä vastaavan jännite-5 ohjattavan virtalähteen ohjausottoon. A-kertoimia kutsutaan takaisinkytkentäter-meiksi ja B-kertoimia kontrollitermeiksi. Kertoimien käytöllä tarkoitetaan tässä virtalähteen jänniteohjauksen muodostamista kertomalla vastaava yhteinen ohjaus-jännite virtalähteen mukaisella matriisin kertoimella virtalähdekohtaisen ohjaus-jännitteen saamiseksi. Käytettäessä positiivisen alueen korkeavahvisteista paloittain 10 lineaarista mallia solun lähtö rajoitetaan välille [0, 1] porrasfunktioksi.
Kuviossa 6 nähdään keksinnön mukaisen 1-ulotteisen neuroverkon seitsemän solua 11, 12, 13, 14, 15, 16, 17 ja keskimmäistä solua 14 molemmin puolin, ylä-ja alapuolin, reunustava kahden solun mittainen naapuristo 18. Naapuriston solut 12, 13, 15, 16 vaikuttavat keskimmäiseen soluun 14 matriisien A ja B sekä vakion I mukai- ϊ 15 sella tavalla kuten esitettiin edellä kuvion 3 selostuksessa. Matriisia A kutsutaan vaikutuksensa mukaisesti takaisinkytkentätermiksi ja matriisia B ohjaustermiksi.
Keksinnön mukainen soluneuroverkko toimii yhdistetyllä toimintatavalla (mixed-j .1 mode), mikä tarkoittaa, että verkko toimii sisäisesti pääosin analogisesti, mutta tulo ja lähtösignaalit ovat digitaalisia.
I I < 20 Soluneuroverkon muunnosvirhettä korjaavat ominaisuudet ovat muunneltavissa * 1 myös naapuriston kokoa säätämällä.
• · • · 9
Keksinnön mukaisesti rinnakkais-A/D-muunnin ja neuroverkko integroidaan piille esimerkiksi 0.5 pm viivanleveyden puolijohdeprosessilla, mutta muutkin viivanle-veydet sopivat integrointiin. Neuroverkon solut voidaan toteuttaa tässä tapauksessa : Y 25 esimerkiksi 35 transistorilla.
• · « · » « « « . 1.1 Keksintöä ei rajata pelkästään edellä esitettyjä sovellutusesimerkkejä koskevaksi, vaan monet muunnokset ovat mahdollisia pysyttäessä patenttivaatimusten määritte-lemän keksinnöllisen ajatuksen piirissä.

Claims (11)

105428 9
1. Menetelmä rinnakkaistyyppisen analogia/digitaali-muunnoksen virheen korjaamiseksi, joka virhe aiheutuu muuntimen rinnakkaisten vertailijaelinten tilan lukemisen epävarmuudesta, jonka aiheuttaa epäideaalisuus, kuten eriaikainen tilan sal- 5 paus, tunnettu siitä, että virhe korjataan epälineaarisella soluneuroverkolla.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että virhe korjataan arvioimalla vertailijaelimillä vertailtavan ilmiön todellinen taso siten, että arvioidaan virheellisesti luettujen vertailuelinten oikeaa lukemista vastaava tila.
3. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että soluneu-10 roverkon muunnos virhettä korjaavat ominaisuudet ovat muunneltavissa ohjelmoimalla.
4. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että soluneu-roverkon muunnos virhettä korjaavat ominaisuudet ovat muunneltavissa naapuriston kokoa säätämällä.
5. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että käytetään I- : *· ’ ulottuvuuksista 2-naapuriston kytkentää.
« • · • * .··. 6. Patenttivaatimuksen 1, 2, 3, 4 tai 5 mukainen menetelmä, tunnettu siitä, että vertailijaelinten tilan luvun epävarmuuksista aiheutuneet virheelliset päätökset korja- . . taan kolmessa vaiheessa siten, että • « • · • · • · * · ’·’ 20 - ensimmäiseksi (1, 2, 3) korjataan pienet yhden vertailijan päätöksen virheet, - toiseksi (4, 5, 6) kahden vertailijan virheet, ja ; V - kolmanneksi (7, 8, 9, 10) jatketaan kahden vertailijan virheiden korjausta, 11« • · t t « . V jolloin toisen (4, 5, 6) ja kolmannen (7, 8, 9, 10) vaiheen yhteisvaikutus korjaa myös * 0 tilanteet, joissa kolmen vierekkäisen vertailijaelimen tilan luvun päätös on virheelli-25 sesti nolla. • * • · · • * 9 « · ....
7. Korjain (IC6) rinnakkaistyyppisen analogia/digitaali-muuntimen virheen kor jaamiseksi, johon muuntuneen kuuluu rinnakkaisia vertailuelimiä (IC1, IC2, IC3, 105428 10 IC4), joiden vertailun tilan lukemisessa on epävarmuusvirhettä, kuten eriaikaista tilan salpausta, tunnettu siitä, että korjaimeen (IC6) kuuluu soluneuroverkko yksittäisten vertailuelinten (IC1, IC2, IC3, IC4) tilan epävarman lukemisen aiheuttaman virheen vähentämiseksi arvioimalla todellinen vertailutulos vertailuelintä (IC1, IC2, 5 IC3, IC4) vastaavan solun (14) ja solun naapuriston ( 12, 13, 15, 16, 18) tilan perusteella.
8. Patenttivaatimuksen 6 mukainen korjain, tunnettu siitä, että soluneuroverkko (11, 12, 13, 14, 15, 16, 17, 18) on yksiulotteinen.
9. Patenttivaatimuksen 6 tai 7 mukainen korjain, tunnettu siitä, että soluneuro-10 verkon solut (11, 12, 13, 14, 15, 16, 17) toimivat virtasummauksen periaatteella.
10. Patenttivaatimuksen 6, 7 tai 8 mukainen korjain, tunnettu siitä, että soluneuro-verkon naapuristo (18) on säteeltään kaksi solua (12, 13; 15, 16).
11. Rinnakkais-A/D-muunnin, johon kuuluu korjain (IC6) rinnakkaistyyppisen analogia/digitaali-muuntimen virheen korjaamiseksi, johon muuntimeen kuuluu rin- 15 nakkaisia vertailuelimiä (IC1, IC2, IC3, IC4), joiden vertailun tilan lukemisessa on epävarmuusvirhettä, kuten eriaikaista tilan salpausta, tunnettu siitä, että korjaimeen (IC6) kuuluu soluneuroverkko (11 - 18) yksittäisten vertailuelinten (IC1, IC2, IC3, : ,· IC4) tilan epävarman lukemisen aiheuttaman virheen vähentämiseksi arvioimalla to- !·· dellinen vertailutulos vertailuelintä vastaavan solun (14) ja sen naapuriston (12, 13, I” 20 15, 16, 18) tilan perusteella. • · • · • · ♦ · • » • 4 • · • 4 ♦ · » · • · • « f · I 1 « I · « I • · I 3 1« • III 4 « M I « f « « « « « · · 105428 π
FI981059A 1998-05-13 1998-05-13 Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin FI105428B (fi)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FI981059A FI105428B (fi) 1998-05-13 1998-05-13 Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin
EP99660077A EP0957585A3 (en) 1998-05-13 1999-05-12 Method for correcting errors in parallel A/D conversion, corrector and parallel A/D converter
US09/310,640 US6453309B1 (en) 1998-05-13 1999-05-12 Method for correcting errors in parallel A/D conversion, corrector and parallel A/D converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI981059A FI105428B (fi) 1998-05-13 1998-05-13 Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin
FI981059 1998-05-13

Publications (3)

Publication Number Publication Date
FI981059A0 FI981059A0 (fi) 1998-05-13
FI981059A FI981059A (fi) 1999-11-14
FI105428B true FI105428B (fi) 2000-08-15

Family

ID=8551713

Family Applications (1)

Application Number Title Priority Date Filing Date
FI981059A FI105428B (fi) 1998-05-13 1998-05-13 Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin

Country Status (3)

Country Link
US (1) US6453309B1 (fi)
EP (1) EP0957585A3 (fi)
FI (1) FI105428B (fi)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567028B2 (en) * 2001-10-12 2003-05-20 Micron Technology, Inc. Reference voltage stabilization in CMOS sensors
DE60314333T2 (de) * 2002-05-27 2007-09-27 Fujitsu Ltd., Kawasaki A/D Wandler-Vorspannungsstromschaltkreis
CN101582696B (zh) * 2009-06-22 2012-06-27 中国电子科技集团公司第二十四研究所 用于流水线a/d转换器的单冗余位数字校正方法
WO2018098257A1 (en) 2016-11-22 2018-05-31 Washington University Large-scale networks of growth transform neurons
US11101810B1 (en) 2020-07-20 2021-08-24 Nxp B.V. Training a machine learning system for ADC compensation
CN112187266B (zh) * 2020-09-29 2024-03-08 中国电子科技集团公司第三十六研究所 一种模数转换器的非线性校正方法、装置及电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988010474A1 (en) * 1987-06-18 1988-12-29 University Of West Virginia State analog neural network and method of implementing same
US4962342A (en) * 1989-05-04 1990-10-09 Synaptics, Inc. Dynamic synapse for neural network
US5140670A (en) * 1989-10-05 1992-08-18 Regents Of The University Of California Cellular neural network
US5012246A (en) * 1990-01-31 1991-04-30 International Business Machines Corporation BiCMOS analog-to-digital converter with minimized metastability
DE69130656T2 (de) * 1990-06-14 1999-06-17 Canon Kk Neuronale Netzwerke
FI86120C (fi) 1990-07-02 1992-07-10 Nokia Mobile Phones Ltd A/d- eller d/a-omvandlare, a/d- eller d/a-omvandlarsystem samt kalibreringsfoerfarande foer dessa.
US5018184A (en) * 1990-07-03 1991-05-21 At&T Bell Laboratories Automated channel test unit
FI88980C (fi) 1991-01-09 1993-07-26 Nokia Mobile Phones Ltd Sigma-delta-modulator foer d/a-omvandlare
JP2868640B2 (ja) * 1991-02-26 1999-03-10 株式会社東芝 ニューラル・ネットワークを用いた信号処理装置
FI88765C (fi) 1991-04-09 1993-06-28 Nokia Mobile Phones Ltd Foerfarande och arrangemang foer stabilering av en hoegre grads sigma-delta-modulator
CA2040903C (en) * 1991-04-22 2003-10-07 John G. Sutherland Neural networks
GB9113553D0 (en) * 1991-06-21 1991-08-14 Univ London Neural network architecture
FI95853C (fi) * 1991-11-08 1996-03-25 Nokia Mobile Phones Ltd Menetelmä D/A-muuntimen offset-jännitteiden vaihteluiden vaikutuksen korjaamiseksi muuntimen lähtöjännitteestä
US5355528A (en) * 1992-10-13 1994-10-11 The Regents Of The University Of California Reprogrammable CNN and supercomputer
ES2167378T3 (es) * 1993-08-26 2002-05-16 Univ California Organos sensoriales topograficos de red neuronal y procedimiento.
FI107855B (fi) * 1993-09-10 2001-10-15 Nokia Mobile Phones Ltd Vt-signaalin demodulointi sigma-delta-muuntimella
JPH0784974A (ja) * 1993-09-16 1995-03-31 Nissan Motor Co Ltd リカレント・ニューラルネットワーク
FI96811C (fi) 1993-11-30 1996-08-26 Nokia Mobile Phones Ltd Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi
FI98020C (fi) * 1995-06-06 1997-03-25 Nokia Mobile Phones Ltd Digitaalisen signaalin modulointimenetelmä ja modulaattori
US5764858A (en) * 1995-09-14 1998-06-09 University Of Southern California One-dimensional signal processor with optimized solution capability
FI101027B (fi) * 1996-01-05 1998-03-31 Nokia Mobile Phones Ltd Multipleksoitu signaalimuunnos

Also Published As

Publication number Publication date
US6453309B1 (en) 2002-09-17
EP0957585A2 (en) 1999-11-17
FI981059A (fi) 1999-11-14
EP0957585A3 (en) 2003-01-08
FI981059A0 (fi) 1998-05-13

Similar Documents

Publication Publication Date Title
CN104917524A (zh) 模数转换器
CN103227642A (zh) 逐次逼近寄存器模数转换器
US6169502B1 (en) Pipelined analog-to-digital converter (ADC) systems, methods, and computer program products
KR20070106508A (ko) 예측가능한 아날로그-디지털 변환기 및 이를 이용한 방법
CN104079298A (zh) 自校准桥接电容结构的逐次逼近型模数转换器
CN1748362A (zh) 用于临界、连续时间应用的自调零
FI105428B (fi) Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin
US9413374B2 (en) Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter
US6590518B1 (en) Apparatus and method for an improved subranging ADC architecture using ladder-flip bussing
CN106899300A (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
US6304204B1 (en) Error correction architecture for pipeline analog to digital converters
CN110401444B (zh) 异步时钟adc电路的亚稳态的检测消除电路
SE520277C2 (sv) Införande av kalibreringssekvens hos en A/D-omvandlare
JP2007143185A (ja) アナログ信号をデジタル信号に変換するアナログデジタル変換器および方法
CN110890889B (zh) 一种基于统计的sar adc双比较器失调失配校准方法及电路
EP0257878B1 (en) D/A converter
EP1114515B1 (en) Analog to digital conversion
US6198421B1 (en) Neural-flash analog-to-digital converter using weighted current similation
JPWO2004086628A1 (ja) エンコーダ回路及びa/d変換回路
JPH10209870A (ja) A/dコンバート方法
EP1615342A1 (en) Apparatus for converting an analog signal to a digital signal, relative method and voltage regulator control circuit comprising said apparatus
KR100787078B1 (ko) 인코더 회로 및 a/d 변환 회로
CA2092666A1 (en) Self-calibration technique for high-speed two-stage and pipelined multi-stage analog-to-digital converters
TW298689B (en) Multiple phase binary analog-to-digital converter
Akselrod et al. A mixed signal enhanced WTA tracking system via 2-D dynamic element matching

Legal Events

Date Code Title Description
MA Patent expired