JPH05109976A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05109976A JPH05109976A JP3269643A JP26964391A JPH05109976A JP H05109976 A JPH05109976 A JP H05109976A JP 3269643 A JP3269643 A JP 3269643A JP 26964391 A JP26964391 A JP 26964391A JP H05109976 A JPH05109976 A JP H05109976A
- Authority
- JP
- Japan
- Prior art keywords
- fixing member
- semiconductor
- semiconductor chip
- semiconductor chips
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は複数の半導体チップを有する半導体
装置に関し、樹脂モールド時のチップの変位を防止する
ことを目的とする。 【構成】 裏面を密着させた半導体チップ３A ，３B の
うち、半導体チップ３A の表面に接着剤２１を介して第
１の固定部材２０A を取着する。また、半導体チップ３
B の表面に接着剤２１を介して第２の固定部材２２A を
取着する。
装置に関し、樹脂モールド時のチップの変位を防止する
ことを目的とする。 【構成】 裏面を密着させた半導体チップ３A ，３B の
うち、半導体チップ３A の表面に接着剤２１を介して第
１の固定部材２０A を取着する。また、半導体チップ３
B の表面に接着剤２１を介して第２の固定部材２２A を
取着する。
Description
【０００１】
【産業上の利用分野】本発明は、複数の半導体チップを
有する半導体装置に関する。
有する半導体装置に関する。
【０００２】近年、電子機器等の小型化に伴い、ＩＣが
高密度化されると共に、一つのパッケージ内に複数の半
導体チップを搭載するチップ・オン・チップ構造のもの
がある。一方、ＩＣの軽量、小型化からパッケージの薄
型化が要求されている。そのため、パッケージ内部に搭
載された半導体チップを変位させずに樹脂モールドする
必要がある。
高密度化されると共に、一つのパッケージ内に複数の半
導体チップを搭載するチップ・オン・チップ構造のもの
がある。一方、ＩＣの軽量、小型化からパッケージの薄
型化が要求されている。そのため、パッケージ内部に搭
載された半導体チップを変位させずに樹脂モールドする
必要がある。
【０００３】
【従来の技術】図６に、従来の半導体装置の構成図を示
す。図６において、複数の半導体チップを有する半導体
装置１A は、リードフレーム２の中央開口部分に第１及
び第２の半導体チップ３A ，３B が位置する。この第１
及び第２の半導体チップ３A ，３B は、互いの裏面が密
着（接着剤或いはモールド樹脂を介在させてもよい）し
た状態である。
す。図６において、複数の半導体チップを有する半導体
装置１A は、リードフレーム２の中央開口部分に第１及
び第２の半導体チップ３A ，３B が位置する。この第１
及び第２の半導体チップ３A ，３B は、互いの裏面が密
着（接着剤或いはモールド樹脂を介在させてもよい）し
た状態である。
【０００４】また、第１及び第２の半導体チップ３A ，
３B の両表面にはバンプ４を備えており、それぞれ足曲
げ加工されたテープリード５A ，５B の一端に接続（イ
ンナ・リード・ボンディング）される。そして、テープ
リード５A ，５B の他端はリードフレーム２のアウタリ
ード６a に熱圧着（アウタ・リード・ボンディング）さ
れ、モールド樹脂７によりパッケージングされる。例え
ば、表面実装するためには、アウタリード６a かＬ型
（Ｊ型でも可）形状に加工される。
３B の両表面にはバンプ４を備えており、それぞれ足曲
げ加工されたテープリード５A ，５B の一端に接続（イ
ンナ・リード・ボンディング）される。そして、テープ
リード５A ，５B の他端はリードフレーム２のアウタリ
ード６a に熱圧着（アウタ・リード・ボンディング）さ
れ、モールド樹脂７によりパッケージングされる。例え
ば、表面実装するためには、アウタリード６a かＬ型
（Ｊ型でも可）形状に加工される。
【０００５】ここで、図７に、図６の製造を説明するた
めの図を示す。図７（Ａ）に示すように、上述の半導体
装置１A は、リードフレーム２と半導体チップ３A ，３
B とをテープリード５A ，５B に接続した後、該半導体
チップ３A ，３B 周辺部分を上金型８a 及び下金型８b
で形成されるキャビティ９にセットされる。そして、ゲ
ート１０よりモールド樹脂７を封入してモールドを行う
ものである。
めの図を示す。図７（Ａ）に示すように、上述の半導体
装置１A は、リードフレーム２と半導体チップ３A ，３
B とをテープリード５A ，５B に接続した後、該半導体
チップ３A ，３B 周辺部分を上金型８a 及び下金型８b
で形成されるキャビティ９にセットされる。そして、ゲ
ート１０よりモールド樹脂７を封入してモールドを行う
ものである。
【０００６】この場合、半導体チップ３A ，３B はテー
プリード５A ，５B によりアウタリード６a に支持され
ているのみであり、樹脂モールド時に半導体チップ
３A ，３ B が変位し易い。従って、半導体チップ３A ，
３B の位置やモールド樹脂７の注入速度等をコントロー
ルしてゲート１０からのモールド樹脂７が半導体チップ
３ A ，３B を変位させようとする圧力を減らし、変位を
防止している。
プリード５A ，５B によりアウタリード６a に支持され
ているのみであり、樹脂モールド時に半導体チップ
３A ，３ B が変位し易い。従って、半導体チップ３A ，
３B の位置やモールド樹脂７の注入速度等をコントロー
ルしてゲート１０からのモールド樹脂７が半導体チップ
３ A ，３B を変位させようとする圧力を減らし、変位を
防止している。
【０００７】次に、図８に、従来の半導体装置の構成図
を示す。図８において、半導体装置１B は、表面にバン
プ４を備えた半導体チップ１１A，１１B が互いに裏面
が密着されていると共に、表面にバンプ４を備えた半導
体チップ１１C ，１１D が互いに裏面が密着されてい
る。
を示す。図８において、半導体装置１B は、表面にバン
プ４を備えた半導体チップ１１A，１１B が互いに裏面
が密着されていると共に、表面にバンプ４を備えた半導
体チップ１１C ，１１D が互いに裏面が密着されてい
る。
【０００８】一方、リードフレーム２のアウタリード６
b の両面上にはテープリード１２A ，１２B 及び足曲げ
加工されたテープリード１３A ，１３B の他端かが熱圧
着され、一端が半導体チップ１１A 〜１１D と接続され
る。そして、モールド樹脂７によりパッケージングされ
る。この場合、パッケージングは図７と同様の方法でモ
ールドが行われる。また、例えば表面実装するために、
アウタリード６b がＪ型形状に加工される。
b の両面上にはテープリード１２A ，１２B 及び足曲げ
加工されたテープリード１３A ，１３B の他端かが熱圧
着され、一端が半導体チップ１１A 〜１１D と接続され
る。そして、モールド樹脂７によりパッケージングされ
る。この場合、パッケージングは図７と同様の方法でモ
ールドが行われる。また、例えば表面実装するために、
アウタリード６b がＪ型形状に加工される。
【０００９】
【発明が解決しようとする課題】ところで、図７（Ａ）
に示すように、モールド樹脂７の注入初期には半導体チ
ップ３A ，３B （１１A 〜１１C ）に変位はない。しか
し、モールド樹脂７がある程度注入されると、テープリ
ード５A ，５B （１２A ，１２B ，１３A ，１３ B ）の
製造精度のバラツキやモールド樹脂７の注入速度のバラ
ツキにより十分なコントロールを行っても、図７（Ｂ）
に示すように注入圧力で半導体チップ３A ，３B （１１
A 〜１１D ）が変位する。すなわち、これによりテープ
リード５A ，５B （１３A ，１３B ）がパッケージ面に
表出して、基板への実装時に外部との電気的ショートを
惹き起こすという問題がある。
に示すように、モールド樹脂７の注入初期には半導体チ
ップ３A ，３B （１１A 〜１１C ）に変位はない。しか
し、モールド樹脂７がある程度注入されると、テープリ
ード５A ，５B （１２A ，１２B ，１３A ，１３ B ）の
製造精度のバラツキやモールド樹脂７の注入速度のバラ
ツキにより十分なコントロールを行っても、図７（Ｂ）
に示すように注入圧力で半導体チップ３A ，３B （１１
A 〜１１D ）が変位する。すなわち、これによりテープ
リード５A ，５B （１３A ，１３B ）がパッケージ面に
表出して、基板への実装時に外部との電気的ショートを
惹き起こすという問題がある。
【００１０】そこで、本発明は上記課題に鑑みなされた
もので、樹脂モールド時の半導体チップの変位を防止す
る半導体装置を提供することを目的とする。
もので、樹脂モールド時の半導体チップの変位を防止す
る半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題は、裏面を密着
させた２つの半導体チップとアウタリードとをテープリ
ードにより接続した後、樹脂モールドを行う半導体装置
において、前記２つの半導体チップを少くとも１段設
け、該半導体チップの前記樹脂モールド時の位置固定の
ために、一端に位置する該半導体チップの表面に第１の
固定部材を取着すると共に、他端に位置する該半導体チ
ップの表面に第２の固定部材を取着することにより解決
される。
させた２つの半導体チップとアウタリードとをテープリ
ードにより接続した後、樹脂モールドを行う半導体装置
において、前記２つの半導体チップを少くとも１段設
け、該半導体チップの前記樹脂モールド時の位置固定の
ために、一端に位置する該半導体チップの表面に第１の
固定部材を取着すると共に、他端に位置する該半導体チ
ップの表面に第２の固定部材を取着することにより解決
される。
【００１２】
【作用】上述のように、一端に位置する半導体チップの
表面に第１の固定部材を取着し、他端に位置する半導体
チップの表面に第２の固定部材を取着する。
表面に第１の固定部材を取着し、他端に位置する半導体
チップの表面に第２の固定部材を取着する。
【００１３】これにより、金型内にセットして樹脂モー
ルドを行う場合、モールド樹脂の注入圧力で半導体チッ
プが力を受けても、第１の固定部材が上金型との距離を
規制し、第２の固定部材が下金型の距離を規制する。
ルドを行う場合、モールド樹脂の注入圧力で半導体チッ
プが力を受けても、第１の固定部材が上金型との距離を
規制し、第２の固定部材が下金型の距離を規制する。
【００１４】すなわち、第１及び第２の固定部材により
テープリードがパッケージ面に表出するのを防止するこ
とが可能となる。これにより、実装時に外部との電気的
ショートを防止することが可能となる。
テープリードがパッケージ面に表出するのを防止するこ
とが可能となる。これにより、実装時に外部との電気的
ショートを防止することが可能となる。
【００１５】
【実施例】図１に、本発明の第１の実施例の構成図を示
す。なお、以下、図６及び図８と同一の構成部分には同
一の符号を付す。図１において、半導体装置１C は、リ
ードフレーム２の中央開口部分に、バンプ４を備えた第
１及び第２の半導体チップ３A ，３B が裏面を密着（接
着剤を介在させてもよい）させて位置する。そして、リ
ードフレーム２のアウタリード６a の両面上に、足曲げ
加工されたテープリード５A ，５B の他端が熱圧着によ
り固着され、一端が半導体チップ３A ，３B とバンプ４
を介して接続される。
す。なお、以下、図６及び図８と同一の構成部分には同
一の符号を付す。図１において、半導体装置１C は、リ
ードフレーム２の中央開口部分に、バンプ４を備えた第
１及び第２の半導体チップ３A ，３B が裏面を密着（接
着剤を介在させてもよい）させて位置する。そして、リ
ードフレーム２のアウタリード６a の両面上に、足曲げ
加工されたテープリード５A ，５B の他端が熱圧着によ
り固着され、一端が半導体チップ３A ，３B とバンプ４
を介して接続される。
【００１６】一端に位置する半導体チップ３A の表面で
あって、テープリード５A と接続されたバンプ４の内側
に、例えばエポキシ樹脂等の高分子材料で形成されたブ
ロック状の第１の固定部材２０A が、例えばシリコーン
樹脂等の絶縁性の高分子の接着剤２１により固着され
る。
あって、テープリード５A と接続されたバンプ４の内側
に、例えばエポキシ樹脂等の高分子材料で形成されたブ
ロック状の第１の固定部材２０A が、例えばシリコーン
樹脂等の絶縁性の高分子の接着剤２１により固着され
る。
【００１７】一方、他端に位置する半導体チップ３B の
表面であって、テープリード５B と接続されたバンプ４
の内側には、該第１の固定部材と同材質の第２の固定部
材２２A が、前記同材質の接着剤２１により固着され
る。
表面であって、テープリード５B と接続されたバンプ４
の内側には、該第１の固定部材と同材質の第２の固定部
材２２A が、前記同材質の接着剤２１により固着され
る。
【００１８】そして、モールド樹脂７によりモールドさ
れる。この場合、図１では、第１及び第２の固定部材２
０A ，２２A は、その表面がパッケージと同一表面に表
出される。なお、第１及び第２の固定部材２０A ，２２
A を固着する接着剤２１は前述のように絶縁性のもので
あり、パッケージ面に表出しても電気的ショートを惹起
することがない。
れる。この場合、図１では、第１及び第２の固定部材２
０A ，２２A は、その表面がパッケージと同一表面に表
出される。なお、第１及び第２の固定部材２０A ，２２
A を固着する接着剤２１は前述のように絶縁性のもので
あり、パッケージ面に表出しても電気的ショートを惹起
することがない。
【００１９】また、樹脂モールド後、リードフレーム２
のアウタリード６aが表面実装用のＬ型に折曲される。
なお、本実施例以下では総て表面実装用のリードを示し
ているが、Ｌ型に折曲せずにリード挿入用としても同様
である。
のアウタリード６aが表面実装用のＬ型に折曲される。
なお、本実施例以下では総て表面実装用のリードを示し
ているが、Ｌ型に折曲せずにリード挿入用としても同様
である。
【００２０】ここで、図２に、図１の製造を説明するた
めの図を示す。図２において、まず半導体チップ３A ，
３B とアウタリード６a とをテープリード５A ，５B に
より接続した後、半導体チップ３A の表面に接着剤２１
により第１の固定部材２０A を固着すると共に、半導体
チップ３B の表面に接着剤２１により第２の固定部材２
２A を固着する。
めの図を示す。図２において、まず半導体チップ３A ，
３B とアウタリード６a とをテープリード５A ，５B に
より接続した後、半導体チップ３A の表面に接着剤２１
により第１の固定部材２０A を固着すると共に、半導体
チップ３B の表面に接着剤２１により第２の固定部材２
２A を固着する。
【００２１】そこで、下金型８b のキャビディ９内に、
半導体チップ３A ，３B 周辺のモールド部分を位置さ
せ、第２の固定部材２２A を載置する。また、上金型８
a を覆うことにより、第１の固定部２０A が該上金型８
a に当接する。すなわち、キャビディ９内で上金型８a
及び下金型８b により挟み込んだ時の圧力を、第１及び
第２の固定部材２０A ，２１A 及び接着剤２１が変形す
ることにより緩和して、半導体チップ３A ，３B に加わ
る圧力を減少させて保護しつつ固定するものである。
半導体チップ３A ，３B 周辺のモールド部分を位置さ
せ、第２の固定部材２２A を載置する。また、上金型８
a を覆うことにより、第１の固定部２０A が該上金型８
a に当接する。すなわち、キャビディ９内で上金型８a
及び下金型８b により挟み込んだ時の圧力を、第１及び
第２の固定部材２０A ，２１A 及び接着剤２１が変形す
ることにより緩和して、半導体チップ３A ，３B に加わ
る圧力を減少させて保護しつつ固定するものである。
【００２２】そして、ゲート１０よりモールド樹脂７を
封入することにより樹脂モールドを行う。この場合、半
導体チップ３A ，３B は固定されていることから、注入
速度及び圧力コントロールする必要がなく、モールド時
間を短縮させることができる。
封入することにより樹脂モールドを行う。この場合、半
導体チップ３A ，３B は固定されていることから、注入
速度及び圧力コントロールする必要がなく、モールド時
間を短縮させることができる。
【００２３】このように、第１及び第２の固定部材２０
A ，２２A により、樹脂モールド時に半導体チップ４が
変位することなく、薄型化を図ることができ、また、テ
ープリード５A ，５B がパッケージ面に表出することが
ないことから、基板への実装時に電気的ショートを惹起
することを防止することができる。
A ，２２A により、樹脂モールド時に半導体チップ４が
変位することなく、薄型化を図ることができ、また、テ
ープリード５A ，５B がパッケージ面に表出することが
ないことから、基板への実装時に電気的ショートを惹起
することを防止することができる。
【００２４】なお、上記実施例では、第１及び第２の固
定部材２０A ，２２A をパッケージ面に表出させる場合
を示したが、必ずしも表出させる必要はなく、樹脂モー
ルド時に半導体チップ３A ，３B の変位によってテープ
リード５A ，５B がパッケージ面に表出しない程度に、
該第１及び第２の固定部材２０A ，２２A の厚さを設定
すればよい。
定部材２０A ，２２A をパッケージ面に表出させる場合
を示したが、必ずしも表出させる必要はなく、樹脂モー
ルド時に半導体チップ３A ，３B の変位によってテープ
リード５A ，５B がパッケージ面に表出しない程度に、
該第１及び第２の固定部材２０A ，２２A の厚さを設定
すればよい。
【００２５】次に、図３に図１の他の実施例の構成図を
示す。図３に示す半導体装置１D は、第２の固定部材２
０B を、例えばアルミニウム等の放熱良好な材質で断面
逆凸型に形成し、パッケージの一方面の全面に表出させ
るようにしたものである。同様に、第２の固定部材２２
B においても放熱良好な材質を用いて、パッケージの他
方面の全面に表出させるようにしたものである。
示す。図３に示す半導体装置１D は、第２の固定部材２
０B を、例えばアルミニウム等の放熱良好な材質で断面
逆凸型に形成し、パッケージの一方面の全面に表出させ
るようにしたものである。同様に、第２の固定部材２２
B においても放熱良好な材質を用いて、パッケージの他
方面の全面に表出させるようにしたものである。
【００２６】これにより、半導体チップ３A ，３B の駆
動時の発熱を効率よく放熱することができる。また、よ
り高効率の放熱性を得るために、表出した第１及び第２
の固定部材２０B ，２２B 表面にスリットを形成して表
面積の拡大を図ってもよい。
動時の発熱を効率よく放熱することができる。また、よ
り高効率の放熱性を得るために、表出した第１及び第２
の固定部材２０B ，２２B 表面にスリットを形成して表
面積の拡大を図ってもよい。
【００２７】なお、図３における半導体装置１D の製造
は図１における場合と同様である。次に、図４に、本発
明の第２の実施例の構成図を示す。図４の半導体装置１
E は、上述のように裏面を密着させた２つの半導体チッ
プを２段に設けたものである。図４において、半導体装
置１E は、リードフレーム２のアウタリード６b の一面
上にテープリード１２A 及び足曲げ加工されたテープリ
ード１３A の他端が熱圧着により固着される。また、他
面上にはテープリード１２B 及び足曲げ加工されたテー
プリード１３B の他端が熱圧着により固着される。
は図１における場合と同様である。次に、図４に、本発
明の第２の実施例の構成図を示す。図４の半導体装置１
E は、上述のように裏面を密着させた２つの半導体チッ
プを２段に設けたものである。図４において、半導体装
置１E は、リードフレーム２のアウタリード６b の一面
上にテープリード１２A 及び足曲げ加工されたテープリ
ード１３A の他端が熱圧着により固着される。また、他
面上にはテープリード１２B 及び足曲げ加工されたテー
プリード１３B の他端が熱圧着により固着される。
【００２８】このテープリード１２A ，１３A 及びテー
プリード１２B ，１３B の一端に、バンプ４を備えて互
いに裏面を密着させた２組の半導体チップ１１A ，１１
B 及び１１C ，１１D が該バンプ４を介して２段で接続
される。
プリード１２B ，１３B の一端に、バンプ４を備えて互
いに裏面を密着させた２組の半導体チップ１１A ，１１
B 及び１１C ，１１D が該バンプ４を介して２段で接続
される。
【００２９】一端に位置する半導体チップ１１A の表面
であって、バンプ４の内側に、前述と同材質の第１の固
定部材２０A が接着剤２１を介して固着される。また、
他端に位置する半導体チップ１１D の表面であって、バ
ンプ４の内側に前述と同材質の第２の固定部材２２A が
接着剤２１を介して固着される。そして、各段の間に、
半導体チップ１１B ，１１C にそれぞれ前述の絶縁性の
接着剤２１，２１を介して第３の固定部材２３が固着さ
れる。そして、モールド樹脂７によりパッケージングが
されるものである。また、アウタリード６b は表面実装
用としてＪ型形状に形成される。
であって、バンプ４の内側に、前述と同材質の第１の固
定部材２０A が接着剤２１を介して固着される。また、
他端に位置する半導体チップ１１D の表面であって、バ
ンプ４の内側に前述と同材質の第２の固定部材２２A が
接着剤２１を介して固着される。そして、各段の間に、
半導体チップ１１B ，１１C にそれぞれ前述の絶縁性の
接着剤２１，２１を介して第３の固定部材２３が固着さ
れる。そして、モールド樹脂７によりパッケージングが
されるものである。また、アウタリード６b は表面実装
用としてＪ型形状に形成される。
【００３０】このような半導体装置１E は、２段で４個
の半導体チップ１１A 〜１１D を使用したもので、第１
〜第３の固定部材２０A 〜２２A ，２３により図１と同
様にテープリード１３A ，１３B を表出させることなく
薄型化を図ることができる。次に、図５に図４の他の実
施例の構成図を示す。図５の半導体装置１F は、図４に
おける第１及び第２固定部材２０A ，２２A を、アルミ
ニウム等の放熱良好な金属で、断面逆凸状に形成してパ
ッケージの両全面に表出させるようにしたものである。
この場合、第１及び第２の固定部材２０B ，２２B とテ
ープリード１３A ，１３B の短絡を防止するために、接
着剤２１を介在させている。
の半導体チップ１１A 〜１１D を使用したもので、第１
〜第３の固定部材２０A 〜２２A ，２３により図１と同
様にテープリード１３A ，１３B を表出させることなく
薄型化を図ることができる。次に、図５に図４の他の実
施例の構成図を示す。図５の半導体装置１F は、図４に
おける第１及び第２固定部材２０A ，２２A を、アルミ
ニウム等の放熱良好な金属で、断面逆凸状に形成してパ
ッケージの両全面に表出させるようにしたものである。
この場合、第１及び第２の固定部材２０B ，２２B とテ
ープリード１３A ，１３B の短絡を防止するために、接
着剤２１を介在させている。
【００３１】これにより半導体チップ１１A 〜１１D の
発熱を効率よく放熱することができる。また、前述と同
様に、より高効率の放熱性を得るために、表出した第１
及び第２の固定部材２０B ，２２B表面にスリットを形
成して表面積の拡大を図ってもよい。
発熱を効率よく放熱することができる。また、前述と同
様に、より高効率の放熱性を得るために、表出した第１
及び第２の固定部材２０B ，２２B表面にスリットを形
成して表面積の拡大を図ってもよい。
【００３２】
【発明の効果】以上のように本発明によれば、裏面を密
着させる２つの半導体チップを少なくとも一段設け、一
端及び他端に位置する半導体チップの表面にそれぞれ第
１及び第２の固定部材を取着することにより、樹脂モー
ルド時に半導体チップの変位を防止してテープリードの
露出を防止することができ、薄型半導体装置の性能向上
を図ることができる。
着させる２つの半導体チップを少なくとも一段設け、一
端及び他端に位置する半導体チップの表面にそれぞれ第
１及び第２の固定部材を取着することにより、樹脂モー
ルド時に半導体チップの変位を防止してテープリードの
露出を防止することができ、薄型半導体装置の性能向上
を図ることができる。
【図１】本発明の第１の実施例の構成図である。
【図２】図１の製造を説明するための図である。
【図３】図１の他の実施例の構成図である。
【図４】本発明の第２の実施例の構成図である。
【図５】図４の他の実施例の構成図である。
【図６】従来の半導体装置の構成図である。
【図７】図６の製造を説明するための図である。
【図８】従来の他の半導体装置の構成図である。
１A 〜１F 半導体装置 ２ リードフレーム ３A ，３B ，１１A 〜１１D 半導体チップ ４ バンプ ５A ，５B ，１３A ，１３B テープリード ６a ，６b アウタリード ７ モールド樹脂 ２０A ，２０B 第１の固定部材 ２１ 接着剤 ２２A ，２２B 第２の固定部材 ２３ 第３の固定部材
Claims (4)
- 【請求項１】 裏面を密着させた２つの半導体チップ
（３A ，３B ，１１A 〜１１D ）とアウタリード
（６a ，６b ）とをテープリード（５A ，５B ，１
２ A ，１２B ，１３A ，１３B）により接続した後、樹
脂モールドを行う半導体装置において、 前記２つの半導体チップ（３A ，３B ，１１A 〜１
１D ）を少くとも１段設け、 該半導体チップ（３A ，３B ，１１A 〜１１D ）の前記
樹脂モールド時の位置固定のために、一端に位置する該
半導体チップ（３A ，１１A ）の表面に第１の固定部材
（２０A ）を取着すると共に、 他端に位置する該半導体チップ（３B ，１１D ）の表面
に第２の固定部材（２２A ）を取着することを特徴とす
る半導体装置。 - 【請求項２】 前記第１の固定部材（２０B ）及び前記
第２の固定部材（２２B ）のうち少なくとも何れか一方
を、断面逆凸形状に形成することを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 前記２つの半導体チップ（１１A 〜１１
D ）を複数段設ける場合に、該２つの半導体チップ（１
１A 〜１１D ）の各段の間に第３の固定部材（２３）を
取着することを特徴とする請求項１又は２記載の半導体
装置。 - 【請求項４】 前記第１の固定部材（２０B ）及び前記
第２の固定部材（２２B ）を、放熱特性の良好な金属で
形成することを特徴とする請求項１又は２記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269643A JPH05109976A (ja) | 1991-10-17 | 1991-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269643A JPH05109976A (ja) | 1991-10-17 | 1991-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109976A true JPH05109976A (ja) | 1993-04-30 |
Family
ID=17475208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3269643A Withdrawn JPH05109976A (ja) | 1991-10-17 | 1991-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109976A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5724233A (en) * | 1993-07-09 | 1998-03-03 | Fujitsu Limited | Semiconductor device having first and second semiconductor chips with a gap therebetween, a die stage in the gap and associated lead frames disposed in a package, the lead frames providing electrical connections from the chips to an exterior of the packag |
| KR100324929B1 (ko) * | 1998-10-28 | 2002-08-14 | 주식회사 하이닉스반도체 | 스택패키지 |
| KR100364842B1 (ko) * | 1999-09-28 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그의 제조 방법 |
| KR100391094B1 (ko) * | 2001-02-22 | 2003-07-12 | 삼성전자주식회사 | 듀얼 다이 패키지와 그 제조 방법 |
| JP2006527925A (ja) * | 2003-06-16 | 2006-12-07 | サンディスク コーポレイション | 積層された集積回路を有する集積回路パッケージおよびそのための方法 |
| US7227251B2 (en) | 1997-09-29 | 2007-06-05 | Elpida Memory, Inc. | Semiconductor device and a memory system including a plurality of IC chips in a common package |
-
1991
- 1991-10-17 JP JP3269643A patent/JPH05109976A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5724233A (en) * | 1993-07-09 | 1998-03-03 | Fujitsu Limited | Semiconductor device having first and second semiconductor chips with a gap therebetween, a die stage in the gap and associated lead frames disposed in a package, the lead frames providing electrical connections from the chips to an exterior of the packag |
| US7227251B2 (en) | 1997-09-29 | 2007-06-05 | Elpida Memory, Inc. | Semiconductor device and a memory system including a plurality of IC chips in a common package |
| KR100324929B1 (ko) * | 1998-10-28 | 2002-08-14 | 주식회사 하이닉스반도체 | 스택패키지 |
| KR100364842B1 (ko) * | 1999-09-28 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그의 제조 방법 |
| KR100391094B1 (ko) * | 2001-02-22 | 2003-07-12 | 삼성전자주식회사 | 듀얼 다이 패키지와 그 제조 방법 |
| JP2006527925A (ja) * | 2003-06-16 | 2006-12-07 | サンディスク コーポレイション | 積層された集積回路を有する集積回路パッケージおよびそのための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0685222A (ja) | 固体撮像装置 | |
| JPH0750359A (ja) | 支持体から離脱可能なリードを有する半導体パッケージ | |
| US7372129B2 (en) | Two die semiconductor assembly and system including same | |
| US6437447B1 (en) | Dual-sided chip package without a die pad | |
| US6507122B2 (en) | Pre-bond encapsulation of area array terminated chip and wafer scale packages | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| KR20070015014A (ko) | 적층형 다이 패키지의 제작 방법 | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| JPH05109976A (ja) | 半導体装置 | |
| JPH0722567A (ja) | モールド樹脂封止型半導体装置とその製造方法 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| US6822337B2 (en) | Window-type ball grid array semiconductor package | |
| KR100487135B1 (ko) | 볼그리드어레이패키지 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JP2003051511A (ja) | 半導体装置及びその製造方法 | |
| KR100207903B1 (ko) | 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 | |
| JPH08279590A (ja) | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 | |
| JPS61240664A (ja) | 半導体装置 | |
| JPH0590318A (ja) | 半導体装置 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| JPH05275570A (ja) | 半導体装置 | |
| KR19980032080A (ko) | 열응력에 의한 본딩 불량이 억제되는 탭 테이프 및 이를 이용한 탭 패키지 | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002368184A (ja) | マルチチップ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |