KR100366111B1 - 수지봉합형 반도체장치의 구조 - Google Patents

수지봉합형 반도체장치의 구조 Download PDF

Info

Publication number
KR100366111B1
KR100366111B1 KR1019950036671A KR19950036671A KR100366111B1 KR 100366111 B1 KR100366111 B1 KR 100366111B1 KR 1019950036671 A KR1019950036671 A KR 1019950036671A KR 19950036671 A KR19950036671 A KR 19950036671A KR 100366111 B1 KR100366111 B1 KR 100366111B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
resin
semiconductor device
chip support
sealed
Prior art date
Application number
KR1019950036671A
Other languages
English (en)
Other versions
KR960019621A (ko
Inventor
야마다에쓰오
시라이시야스시
가와노히로시
오오우찌신지
나스히데까즈
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR960019621A publication Critical patent/KR960019621A/ko
Application granted granted Critical
Publication of KR100366111B1 publication Critical patent/KR100366111B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

[목적] 종래의 박형의 수지봉합형 반도체장치에서는, 다이패드의 측면과 몰드 수지의 사이에 박리가 발생하기 쉬으며, 더욱 진행하면 몰드수지에 균열이 발생한다는 문제도 있었다.
[해결수단] 반도체 소자 (1) 의 금선 (4) 이 접속되는 편면 (1a) 측에, 금선 (4) 이 접속되는 부분을 피하여 접착 테이프 (2) 로 면접착된 칩 서포트 (3) 를 형성함과 동시에 반도체 소자 (1) 의 편면 (1a) 과 반대측에 위치하는 다른면 (1b) 및, 칩 서포트 (3) 의 반도체 소자 (1) 에 접착된 면 (3a) 과 반대측의 면 (3b) 을 각각 노출시켜서 몰드수지 (6) 로 봉합한다.

Description

수지 봉합형 반도체장치의 구조
본 발명은, 수지봉합형 반도체장치의 구조에 관한 것이다.
근년에는 IC 카드나 메모리 카드가 급속하게 발달하고, 이에 수반하여 카드안에 탑재되는 수지봉합형 반도체장치도 박형의 것이 요구되고 있으며, 박형화를 실현시키는 방법도 다수 제안되어 있다. 그중의 하나로서, 예를 들면 일본국 특개평 4-317360 호에 나타내는 바와 같이, 다이패드의 하면을 몰드수지부로 덮지 않고 노출시킨 반도체장치의 구조가 있다. 이 구조에서는, 패키지의 두께 전체를 1.0mm 정도로 하면, 약 0.2∼0.3mm 정도로 얇게 할 수 있다.
그러나, 상술한 반도체장치의 구조에서는, 다음과 같은 문제점이 있었다. 이 문헌에 나타내는 반도체장치에서는, 다이패드의 이면이 몰드수지로 덮히지 않고 노출되어 있으므로, 다이패드의 측면과 몰드수지의 사이에 박리가 발생하기 쉬우며, 더욱 진행하면 몰드수지에 균열이 발생할 수도 있다.
이 원인으로서는, 반도체장치 내부에 있어서의, 반도체 소자 및 다이패드의 위치에 치우침이 발생하므로, 몰드수지의 성형후, 장치상면에 압축이 발생하고, 장치하면은 인장 응력이 걸리고, 장치 전면에 휨이 발생하여, 이 때문에 수지균열이 발생하는 것으로 볼 수 있다. 그리고, 이들의 수지균열은 신뢰성을 잃는 요인으로 된다.
또한, 균열이 발생하지 않았다 하여도, 휨에 의해 외경 치수상, 규격 밖으로 되거나, 내부의 반도체 소자로의 스트레스에 의해 전기적 특성의 불량으로 될 수 있다는 문제점이 있었다.
본 발명은, 상기 문제점을 해결하기 위하여 이루어진 것이며, 그 목적은 수지균열의 발생을 억제하여 신뢰성이 높고, 또 박형화된 반도체장치의 구조를 싼값으로 제공하는 것에 있다.
이 목적은, 본 발명에 있어서는, 청구항 제 1 항에 기재되는 바와 같이, 표면에 금선 (金線) 이 접속되는 반도체 소자와, 반도체 소자의 금선이 접속되는 부분을 피하여 고착되는 칩 서포트와, 반도체 소자의 표면과 반대측에 위치하는 표면 및, 칩 서포트의 반도체 소자에 고착된 면과 반대측의 면을 각각 노출시켜서 봉합하는 몰드수지를 포함하는 구조로 함으로써 달성할 수 있다.
또한, 이 목적은, 본 발명에 있어서는, 청구항 제 2 항에 기재되는 바와 같이, 표면에 금선이 접속되는 반도체 소자와, 반도체 소자의 금선이 접속되는 부분을 피하여 고착되는 한 쌍의 칩 서포트와, 이 한 쌍의 칩 서포트와 반도체장치를 고착하는 한 쌍의 칩 서포트 사이에 주입되는 접착제와, 반도체 소자의 표면과 반대측에 위치하는 이면 및 칩 서포트의 반도체 소자에 고착된 면과 반대측의 면을 각각 노출시켜서 봉합하는 몰드수지를 포함하는 구조로 하여도 달성할 수 있다.
또한, 실시에 있어서는, 청구항 제 3 항에 기재되는 바와 같이, 칩 서포트를 수평부와 수직부를 일체로 형성하여 단면을 대략 L 자상으로 형성하고, 각 칩 서포트의 수평부의 선단을 각각 대향하게 맞추어서 배치하여 이루어지는 구조로 하여도 좋다.
또한, 이 목적은, 본 발명에 있어서는, 청구항 제 4 항에 기재되는 바와 같이, 반도체 소자의 금선이 접속되는 표면측에, 선단에 상하방향으로 관통된 접착제 주입용 구멍을 가진 복수의 칩 서포트를 상기 금선이 접속되는 부분을 피하여 복수의 방향으로부터 신장시켜 밀착배치하고, 상기 접착제 주입용 구멍으로부터 접착제를 주입하여 상기 칩 서포트와 상기 반도체 소자의 사이를 접착시킴과 동시에, 상기 반도체 소자의 상기 표면과 반대측에 위치하는 다른면 및, 상기 칩 서포트의 상기 반도체 소자에 접착된 면과 반대측의 면을 각각 노출시켜서 몰드수지로 봉합하여 이루어지는 구조로 하여도 달성할 수 있다.
또한, 이 목적은, 본 발명에 있어서는, 청구항 제 5 항에 기재되는 바와 같이, 반도체 소자의 금선이 접속되는 표면과 반대의 다른면측에 적어도 한 쌍의 다이패드를 접착제로 밀착시켜서 배치하고, 이 한 쌍의 다이패드 사이로부터 봉합용의 몰드수지를 주입하여, 이 몰드수지로 상기 다이패드 사이 및, 상기 다이패드 사이와 상기 반도체 소자를 각각 접착시킴과 동시에, 상기 다이패드의 상기 반도체 소자에 접속된 면과 반대측의 면을 노출시켜서 수지봉합하여 이루어지는 구조로 하여도 달성할 수 있다.
또한, 이 목적은, 본 발명에 있어서는, 청구항 제 6 항에 기재되는 바와 같이, 반도체 소자의 표면에, 선단에 접착제 주입용 구멍을 가진 리드를 밀착시켜서 배치하고, 상기 접착제 주입용 구멍으로부터 주입된 접착제에 의해 상기 반도체 소자와 상기 리드의 사이를 접착시키고, 그 후로부터 몰드수지로 봉합하여 이루어지는 구조로 하여도 달성할 수 있다.
또한, 이 목적은, 본원 발명에 있어서는, 청구항 제 7 항에 기재되는 바와 같이, 반도체 소자의 금선이 접속되는 표면측에, 금선이 접속되는 부분을 피하여 접착테이프로 면접착되고, 이 면접착되는 면과 반대측의 면에 돌기부를 갖는 칩 서포트를 구비함과 동시에, 반도체소자의 다른면 및, 칩 서포트의 돌기부의 선단을 각각 노출시켜서 몰드수지로 봉합하여 이루어지는 구조로 하여도 달성할 수 있다.
또한, 이 목적은, 본 발명에 있어서는, 청구항 제 8 항에 기재되는 바와 같이, 반도체 소자의 금선이 접속되는 표면측에, 금선이 접속되는 부분을 피하여 탄성 접속층을 통하여 면접착된 칩 서포트를 구비함과 동시에, 반도체 소자의 다른면 및, 칩 서포트의 반도체 소자에 접찹된 면과 반대측의 면을 각각 노출시켜서 본드수지로 봉합하여 이루어지는 구조로 하여도 달성할 수 있다.
또한, 이 목적은, 본원 발명에 있어서는, 청구항 제 9 항에 기재되는 바와 같이, 표면에 본딩패드를 갖는 반도체 소자와, 본딩패드와 전기적으로 접속되는 내부리드와, 이 본딩패드를 피하여 접착되는 금속판과, 반도체 소자의 다른면 및, 금속판의 반도체 소자에 접착된 면과 반대측의 면을 각각 노출시켜서 봉합하는 몰드수지를 포함하는 구조로 하여도 달성할 수 있다.
또한, 이 목적은, 본 발명에 있어서는, 청구항 제 12 항에 기재되는 바와 같이, 표면에 본딩패드를 갖는 반도체 소자와, 본딩패드와 전기적으로 접속되는 내부리드와, 반도체 소자의 표면에 본딩패드를 피하여 접착되는 내부리드 보다도 얇은 칩 서포트와, 반도체 소자의 다른면 및, 상기 칩 서포트의 반도체 소자에 접착된 면과 반대측의 면을 각각 노출시켜서 봉합하는 몰드수지를 포함하는 구조로 하여도 달성할 수 있다.
이하, 본 발명의 실시예에 대하여 도면을 이용하여 상세하게 설명한다.
제 1 도는, 본 발명에 관한 수지봉합형 반도체장치의 실시예 1 을 나타내는개략 단면도이다. 제 1 도에 있어서, 이 반도체장치는, 실리콘 표면에 회로가 형성된 반도체 소자 (1) 와, 이 반도체 소자 (1) 의 일면 (1a) 에 접착테이프 (2) 를 이용하여 밀착고정되어 있는 칩 서포트 (3) 와, 반도체 소자 (1) 의 일면 (1a) 상에 형성된 Al 패드 (본딩 패드) 와 금선 (본딩 와이어 : 4) 를 통하여 접속된 리드 (5) 와, 반도체장치 전체를 봉합하고 있는 몰드수지 (6) 로 구성하고 있으며, 칩 서포트 (3) 가 반도체 소자 (1) 의 보강용으로서 기능하고 있다.
그리고, 이 구조에 있어서, 칩 서포트 (3) 는, 금선 (4) 이 배치되는 부분을 피하고, 또 반도체 소자 (1) 의 대략 중심을 통하여 길이방향으로 가로 놓여서, 그 반도체 소자 (1) 의 대략 양단간에 걸쳐서 설치되어 있다. 또한, 몰드수지 (6) 에 의한 반도체장치의 봉합에 있어서, 반도체 소자 (1) 의 표면과 반대측에 위치하는 다른면 및, 칩 서포트 (3) 의 반도체 소자 (1) 에 접착된 면과 반대측에 위치하는 면을 각각 노출시켜서 봉합한 구조로 되어 있다.
제 1 도에 나타내는 수지봉합형 반도체장치의 제조방법을 설명한다. 먼저 도시하지 않은 서포트에 의해 지지되어 있는 반도체 소자 (1) 상에 접착 테이프 (2) 를 통하여 칩 서포트 (3) 를 밀착배치시켜서 고정한다. 그리고, 이 경우에 있어서의 반도체 소자 (1) 와 칩 서포트 (3) 의 고정은 접착제 또는 접착 테이프를 이용한다. 접착제로 고정한 경우는, 접착제가 건조될 때까지의 시간을 필요로 한다. 이에 대하여, 접착 테이프 (2) 를 사용한 경우에서는 건조를 필요로 하지 않는다.
다음에, 반도체 소자 (1) 상에 형성되어 있는 도시하지 않은 Al 패드와 리드 (5) 가 금선 (4) 에 의해 전기적으로 접합된다.
그후, 리드 (5) 의 일부를 제외하는 반도체장치 전체가 몰드수지 (6) 에 의해 봉합된다.
마지막으로, 몰드수지 (6) 로부터 돌출한 리드 (5) 를 벤딩 (bending) 가공함으로써 수지봉합형 반도체장치를 얻을 수 있다.
따라서, 이 실시예 1 로서 나타내는 수지봉합형 반도체장치에 있어서는, 반도체 소자 (1) 의 표면 (1a) 과 반대측에 위치하는 다른면 (1b) 및, 칩 서포트 (3) 의 반도체 소자 (1) 에 접착된 면 (3a) 과 반대측의 면 (3b) 이 노출되어서 몰드수지 (6) 에 의해서 봉합되어 있으므로, 패키지부의 두께를 반도체 소자 (1) 와 접착테이프 (2) 와 칩 서포트 (3) 의 두께를 더한 만큼의 치수로 억제할 수 있으며, 박형화가 가능해진다. 또한, 몰드수지 (6) 의 분포가 평균화되기 때문에, 열수축에 의한 반도체장치의 휨은 거의 발생하는 일이 없으며, 또 내장되어 있는 반도체소자로의 응력도 완화할 수 있다.
제 2 도 및 제 3 도는 본 발명에 관한 수지봉합형 반도체장치의 실시예 2 를 나타내는 것으로, 제 2 도는 요부 평면도, 제 3 도는 제 2 도의 선 A-A 에 따른 개략 확대 단면도이다. 제 2 도 및 제 3 도에서 제 1 도와 동일한 부호를 붙인 것은 제 1 도와 동일한 구성요소를 나타내고 있다.
그리고, 이 반도체장치는, 실리콘 표면에 회로가 형성된 반도체 소자 (1) 와, 이 반도체 소자 (1) 의 일면에 밀착되어서 접착제 (7) 를 이용하여 고정되어 있는 한 쌍의 칩 써포트 (3), (3) 와, 반도체 소자 (1) 의 표면상에 형성된 Al 패드 (본딩패드) 와 금선 (본딩 와이어 : 4) 을 통하여 접속된 리드 (5) 와, 반도체장치 전체를 몰드수지 (6) 로 구성하고 있으며, 한 쌍의 칩 서포트 (3), (3) 가 반도체 소자 (1) 의 보강용으로서 기능하고 있다.
그리고, 이 구조에서는, 한 쌍의 칩 서포트 (3), (3) 는 사이에, 간극 (x) 을 형성함과 동시에 금선 (4) 이 배치되는 부분을 피하고, 또 반도체 소자 (1) 의 대략 중심을 통하여 길이방향으로 가로 놓여서, 이 반도체 소자 (1) 의 대략 양단간에 걸쳐서 배치되어 있으며, 간극 (x) 에 주입된 접착제 (7) 에 의해서 한 쌍의 칩 서포트 (3), (3) 사이 및, 한 쌍의 칩 서포트와 반도체 소자 (1) 의 사이가 고정되어 있다. 또한, 몰드수지 (6) 에 의한 반도체장치의 봉합에서는, 반도체 소자 (1) 의 표면 (1a) 과 반대측에 위치하는 다른면 (1b) 및, 칩 서포트 (3) 의 반도체 소자 (1) 에 접착된 면 (3a) 과 반대측의 면 (3b) 이 각각 노출되어서 봉합된 구조로 되어 있다.
또한, 제 2 도 및 제 3 도에 나타내는 수지봉합형 반도체장치의 제조 방법을 설명한다. 먼저 도시하지 않은 서포트에 의해 지지되어 있는 반도체 소자 (1) 상에 밀착시켜서, 한 쌍의 칩 서포트 (3) 가 사이에 간극 (x) 을 형성하여 평행하게 배치된다.
이어서, 길이방향의 단면의 일부를 남기고, 간극 (x) 내에 접착제 (7) 가 충전되어 메워진다. 이로써, 한 쌍의 칩 서포트 (3), (3) 와 반도체 소자 (1) 와의 사이가 임시고정된 상태로 된다.
다음에, 반도체 소자 (1) 상에 형성되어 있는 도시하지 않는 Al 패드 와 리드 (5) 가 금선 (4) 에 의해 전기적으로 접합된다.
그후, 간극 (x) 내의 접착제 (7) 가 충전되어 있지 않은 부분을 몰드 주입구로서 몰드수지 (6) 가 충전되고, 이 몰드수지 (6) 에 의해 리드 (5) 의 일부를 제외하는 반도체장치 전체가 봉합된다. 그리고, 이 경우, 이미 간극 (x) 내에 충전되어 있는 접착제의 상측에도 몰드수지 (6) 가 흘러들어가서, 추가로 한 쌍의 칩 서포트 (3), (3) 사이와 반도체 소자 (1) 의 사이가 접착된 상태로 된다.
마지막으로, 몰드수지 (6) 로부터 돌출한 리드 (5) 가 벤딩가공되면 최종적인 수지봉합형 반도체 장치를 얻을 수 있다.
따라서, 이 실시예 2 로서 나타내는 수지봉합형 반도체장치에서는, 반도체소자 (1) 의 표면 (1a) 과 반대측에 위치하는 다른 면 (1b) 및, 칩 서포트 (3) 의 반도체 소자 (1) 에 접착된 면 (3a) 과 반대측의 면 (3b) 이 노출되어서 몰드수지 (6) 에 의해 봉합되어 있으므로, 패키지부의 두께를 반도체 소자 (1) 와 칩 서포트 (3) 의 두께를 더한 만큼의 치수로 억제할 수 있으며, 박형화가 가능해진다. 또한, 몰드수지 (6) 의 분포가 평균화되기 때문에, 열수축에 의한 반도체 장치의 휨은 거의 발생하는 일이 없으며, 또 내장되어 있는 반도체 소자로의 응력도 완화할 수 있다.
또한, 간극 (x) 내의 접착제 (7) 가 충전되어 있지 않은 부분을 몰드주입구로서 몰드수지 (6) 가 충전되고, 이 몰드수지 (6) 에 의해 리드 (5) 의 일부를 제외한 반도체장치 전체가 봉합되는 구조로 되어 있으므로, 이미 간극 (x) 내에 충전되어 있는 접착제 (7) 의 상부측에도 몰드 수지 (6) 가 흘러들어가서, 한 쌍의 칩 서포트 (3), (3) 사이와 반도체 소자 (1) 의 사이가 보다 강하게 접착된다.
제 4 도는 본 발명의 실시예 2 의 일 변형예로서 나타내는 수지봉합형 반도체장치의 개략 단면도이다. 제 4 도에 있어서 제 2 도 및 제 3 도와 동일 부호를 붙인 것은 제 2 도 및 제 3 도와 동일한 구성요소를 나타내고 있다.
그리고, 이 변형예에서는, 한 쌍의 칩 서포트 (3) 는, 그 일부가 절결되고, 수평부 (3A) 와 수직부 (5B) 가 형성되어서 단면이 대략 L 자상으로 형성되고, 각 수평부 (3A) 의 선단이 대향한 한 쌍의 칩 서포트 (3), (3) 가 반도체 소자 (1) 상에 배치되고, 수평부 (3A) 와 반도체 소자 (1) 의 사이에 간극이 추가로 형성되고, 이 사이에서도 접착제 (7) 및 몰드수지 (6) 가 흘러들어가도록 하여, 접착에 기여하는 면적이 증대된 것이다.
따라서, 이 변형예의 구조에서는, 제 2 도 및 제 3 도에서 나타낸 구조에 있어서의 각 효과에 더하여, 한 쌍의 칩 서포트 (3), (3) 간과 반도체 소자 (1) 의 사이의 접착이 더욱 강고하게 되는 효과를 얻을 수 있다.
제 5 도는 본 발명의 수지봉합형 반도체장치에 있어서의 실시예 3 을 나타내는 요부 평면도이다. 제 5 도에 있어서 제 1 도 내지 제 4 도와 동일부호를 불인 것은 제 1 도 내지 제 4 도와 동일한 구성요소를 나타내고 있다.
그리고, 이 반도체장치는, 실리콘 표면에 회로가 형성된 반도체 소자 (1) 와, 이 반도체 소자 (1) 의 일면에 밀착된 접착제 (7) 를 이용하여 고정되어 있는 복수의 칩 서포트를 구비함과 동시에, 도시하고 있지 않지만 반도체 소자 (1) 의 표면상에 형성된 Al 패드 (본딩패드) 와 금선 (본딩와이어) 를 통하여 접속된 리드가 형성되고, 또한 반도체장치 전체가 몰드수지 (6) 로 봉합된 구성으로 되어 있다.
그리고, 이 구조에서는, 각 칩 서포트 (3) 의 선단에는 접착제 주입용 구멍 (8) 이 형성되어 있으며, 각 칩 서포트 (3) 가 반도체 소자 (1) 의 표면 (1a) 에 밀착배치되고, 또 접착제 주입용 구멍 (8) 으로부터 접착제 (7) 가 주입되어서 칩 서포트 (3) 와 반도체 소자 (1) 의 사이가 접착되고, 이 칩 서포트 (3) 가 반도체 소자 (1) 의 보강재로서 기능을 하고 있다. 또한, 몰드수지 (6) 에 의한 반도체 장치의 봉합에서는, 반도체 소자의 표면 (1a) 과 반대측에 위치하는 다른면 (1b) 및, 칩 서포트 (3) 의 반도체 소자 (1) 에 접착된 면 (3a) 과 반대측의 면 (3b) 이 각각 노출되어 봉합된 구조로 되어 있다.
따라서, 이 실시예 3 으로서 나타내는 수지 봉합형 반도체장치에서는, 반도체 소자 (1) 의 표면 (1a) 과 반대측에 위치하는 다른면 (1b) 및, 칩 서포트 (3) 의 반도체 소자 (1) 에 접착된 면 (3a) 과 반대측의 면 (3b) 이 노출되어서 몰드수지 (6) 에 의해 봉합되어 있으므로, 패키지부의 두께는 반도체소자 (1) 와 칩 서포트 (3) 의 두께를 더한 만큼의 치수로 억제할 수 있으며, 박형화가 가능해 진다. 또한, 몰드수지 (6) 의 분포가 평균화되기 때문에, 열수축에 의한 반도체장치의 휨은 거의 발생하지 않으며, 또 내장되어 있는 반도체 소자 (1) 로의 응력도 완화할 수 있다.
제 6 도는 본 발명의 실시예 3 의 일 변형예로서 나타내는 수지봉합형 반도체장치의 개략 단면도이다. 제 6 도에 있어서 제 1 내지 제 5 도와 동일한 부호를 붙인 것은 제 1 내지 제 5 도와 동일한 구성요소를 나타내고 있다.
그리고, 이 변형예에서는, 선단에 접착제 주입용 구멍 (8) 을 형성한 칩 서포트 (3) 가 반도체 소자 (1) 의 4개의 모서리부 (제 6 도에서는 반도체장치의 대략반정도 밖에 나타나 있지 않지만, 대략 좌우대칭으로 이루어지는 것이다.) 으로부터, 금선 (도시하지 않음) 이 배치되는 부분을 피하여 뻗어 있다. 이 칩 서포트 (3) 가 반도체 소자 (1) 의 표면 (1a) 에 접착제 주입용 구멍 (8) 으로부터 주입된 접착제 (7) 에 의해 접착되어 있다. 이 칩 서포트 (3) 를 반도체 소자 (1) 의 보강재로 하고 있는 점 및, 그 외의 점은, 실시예 3 의 구조와 같은 구조로 되어 있다.
제 7 도 및 제 8 도는 본 발명에 관한 수지봉합형 반도체장치의 실시예 4 를 나타내는 것으로, 제 7 도는 그 개략 종단측면도, 제 8 도는 개략 수평 단면도이다.
제 7 도 및 제 8 도에 있어서 제 1 도 내지 제 6 도와 동일한 부호를 붙여서 나타낸 것은 제 1 도 내지 제 6 도와 동일한 구성요소를 나타내고 있다.
제 7 도 및 제 8 도에 있어서, 이 반도체장치는, 실리콘 표면에 회로가 형성된 반도체 소자 (1) 와, 이 반도체 소자 (1) 의 다른면 (1b) 에 밀착되어서 접착제 (7) 를 이용하여 고정되어 있는 3 개의 분할된 다이패드 (9) 와, 반도체 소자 (1) 의 표면상에 형성된 Al 패드 (본딩패드) 와 금선 (본딩와이어 : 4) 을 통하여 접속된 리드 (5) 와, 반도체장치 전체를 봉합하고 있는 몰드수지 (6) 로 구성되어 있으며, 3 개의 다이패드 (9) 가 반도체 소자 (1) 의 보강용 으로서 기능하고 있다.
그리고, 이 구조에서는, 3 개의 다이패드 (9) 는 간극 (x) 을 형성하여 길이방향으로 가로 놓여서, 이 반도체 소자 (1) 의 대략 양단간에 걸쳐서 배치되어 있으며, 간극 (x) 에 주입된 접착제 (7) 에 의해 각 다이패드 (9) 사이 및, 각 다이패드 (9) 와 반도체 소자 (1) 의 사이가 고정되어 있다. 또한, 몰드수지 (6) 에 의한 반도체장치의 봉합에서는, 다이패드 (9) 의 반도체 소자 (1) 에 접착된 면 (9a) 과 반대측의 면 (9b) 가 노출되어 봉합된 구조로 되어 있다.
또한, 제 7 도 및 제 8 도에 나타내는 수지봉합형 반도체장치의 제조방법을 설명한다. 먼저, 도시하지 않은 칩 서포트에 의해 지지되어서, 사이에 간극 (x) 을 형성하여 각각 평행하게 배치되어 있는 3 개의 다이패드 (9) 상에, 이 3 개의 다이패드 (9) 에 걸쳐서 반도체 소자 (1) 가 탑재되고, 접착제 (7) 에 의해 밀착 고정되어 다이패드 (9) 와 반도체 소자 (1) 의 사이가 임시고정된다.
다음에, 반도체 소자 (1) 상에 형성되어 있는 도시하지 않은 Al 패드와 리드 (5) 가 금선 (4) 에 의해 전기적으로 접합된다.
그후, 몰드수지 (6) 가 충전되고, 이 몰드수지 (6) 에 이해 리드 (5) 의 일부를 제외하는 반도체장치 전체가 봉합된다. 이 경우, 몰드수지 (6) 는, 분할된 다이패드 (9) 의 간극 (x) 내로도 흘러들어간다.
마지막으로, 몰드수지 (6) 로부터 돌출한 리드 (5) 가 벤딩가공되고, 최종적인 수지봉합형 반도체장치를 얻을 수 있다.
따라서, 이 실시예 4 로서 나타내는 수지봉합형 반도체장치에서는, 반도체소자 (1) 의 표면 (1a) 과 반대측에 위치하는 다른면 (1b) 에 설치된 다이패드 (9) 의 다른면이 노출되어 몰드수지 (6) 에 의해 봉합되어 있으므로, 패키지부의 두께가 억제되고, 박형화가 가능해 진다. 그러나, 분할된 다이패드 (9) 의 간극 (x) 내에도 몰드수지 (6) 가 흘러들어가서 몰드수지 (6) 의 분포가 평균화하므로, 열수축에 의한 반도체장치의 휨은 거의 발생하는 일이 없으며, 또 내장되어 있는 반도체소자 (1) 로의 응력도 완화할 수 있다.
제 9 도는 본 발명의 실시예 4 의 일 변형예로서 나타내는 수지봉합형 반도체장치의 개략 단면도이다. 제 9 도에 있어서 제 1 도 내지 제 8 도와 동일부호를 붙인 것은 제 1 도 내지 제 8 도와 동일한 구성요소를 나타내고 있다.
그리고, 이 변형예에서는, 다이패드 (9) 가 4 개로 분할되고, 이 4 개의 다이패드 (9) 가 반도체 소자 (1) 의 4 개의 모서리부로부터 신장되고, 이것이 반도체 소자 (1) 의 표면 (1b) 에 접착제에 의해 접착된 것이다. 그밖의 점은 실시예 4 의 구조와 같은 구조로 되어 있다.
제 10 도는 본 발명에 따른 관한 수지봉합형 반도체장치의 실시예 5 를 나타내는 것으로, 제 10 도는 그 개략 수평 단면도이다. 제 10 도에 있어서 제 1 도 내지 제 9 도와 동일한 부호를 붙인 것은 제 1 도 내지 제 9 도와 동일한 구성요소를 나타내고 있다.
제 10 도에 있어서, 이 반도체장치는 LOC (Lead On Chip) 구조의 반도체장치이며, 실리콘 표면에 회로가 형성된 반도체 소자 (1) 와, 선단에 접착제 주입용 구멍 (10) 을 형성하여 반도체 소자 (1) 의 일면 (1a) 에 밀착되고, 그 접착제 주입용 구멍 (10) 에 주입한 접착제 (7) 로 반도체 소자 (1) 의 일면에 각각 고정된 복수의 리드 (5) 와, 반도체 소자 (1) 의 표면상에 형성된 Al 패드 (본딩패드) 와 상기 리드 (5) 를 각각 접속하고 있는 금선 (본딩 와이어 : 4) 과, 반도체장치 전체를 봉합하고 있는 몰드수지 (6) 로 구성되어 있으며, 반도체 소자 (1) 와 밀착되어 있는 각 리드 (5) 가 보강용으로서 기능하고 있다.
또한, 제 10 도에 나타내는 수지봉합형 반도체장치의 제조방법을 설명한다. 먼저, 반도체 소자 (1) 의 일면 (1a) 의 소정의 위치에 리드 (5) 가 배치되고, 접착제 주입용 구멍 (10) 으로부터 접착제 (7) 가 주입되고, 반도체 소자 (1) 와 리드 (5) 가 임시고정된다.
다음에, 반도체 소자 (1) 상에 형성되어 있는 도시하지 않은 Al 패드와 리드 (5) 가 금선 (4) 에 의해 전기적으로 접합된다.
그후, 몰드수지 (6) 가 충전되고, 이 몰드수지 (6) 에 의해 리드 (5) 의 일부를 제외하는 반도체장치 전체가 봉합된다.
마지막으로, 몰드수지 (6) 으로부터 돌출된 리드 (5) 가 벤딩가공되고, 최종적인 수지봉합형 반도체장치를 얻을 수 있다.
따라서, 이 실시예 5 로서 나타내는 수지봉합형 반도체장치에서는, 반도체 소자 (1) 의 표면 (1a) 에, 선단에 접합제 주입용 구멍 (10) 을 가진 리드 (5) 가 밀착되어서 배치되고, 접착제 주입용 구멍 (10) 으로부터 주입된 접착제 (7) 에 의해 반도체 소자 (1) 와 리드의 사이가 접착되고, 이후부터 몰드수지 (6) 로 봉합되어 이루어지는 구조로 하고 있으므로, 접착테이프를 사용하지 않고 반도체 소자 (1) 와 리드 (5) 사이의 접속이 가능해지며, 테이프 가공의 비용을 삭감할 수 있다.
제 11 도는 본 발명에 관한 수지봉합형 반도체장치의 실시예 6 을 나타내는것으로, 개략 확대 단면도이다. 제 11 도에 있어서 제 1 도와 동일한 부호를 붙인 것은 제 1 도와 동일한 구성요소를 나타내고 있다.
실시예 6은, 실시예 1 에 있어서의 반도체 소자 (1) 의 상면에 접착되어 있는 칩 서포트 (3) 의 칩과 접착하는 면과 반대의 면에 돌기부를 형성한 것이다. 제 11 도에는, 그 일예로서 凸 상의 단면을 가지는 칩 서포트 (63) 를 이용한 경우를 나타내고 있다. 이 실시예 6 의 제조방법에 대해서는 수지봉합형 반도체장치는 실시예 1 과 동일하다. 칩 서포트 (63) 에 있어서의 凸 상의 단면형상은, 실시예 1 과 동일한 칩 서포트에 하프에칭을 실시함으로써 형성할 수 있다. 칩 서포트의 단면을 凸 상으로 함으로써, 몰드수지에 의해 이를 반도체 소자 (1), 칩 서포트 (63) 를 수지봉합하였을 때에, 칩 서포트와 몰드수지의 경계면을 길게 할 수 있으며, 밀착성이 향상되므로, 외부로부터의 수분의 침입을 억제할 수 있다.
제 12 도 및 제 13 도는 본 발명에 관한 수지봉합형 반도체장치의 실시예 7, 실시예 8 을 나타내는 것으로, 각각 개략 확대 단면도를 나타내고 있다. 제 12 도, 제 13 도에 있어서 제 1 도와 동일한 부호를 붙인 것은 제 1 도와 동일한 구성 요소를 나타내고 있다.
제 12 도에 나타내는 실시예 7 에서는, 그 제조방법은 실시예 1 과 동일하지만, 반도체 소자 (1) 의 상면에 형성되는 반도체 소자 (1) 와 칩 서포트 (3) 를 접착시키는 접착제에 영률 (Young's Module) 이, 10kg/㎟ 정도의 고무상 접착제를 이용한다. 이 접착제 (11) 는 제조공정 중에 반도체 소자 (1) 의 상면에 도포됨으로써 형성된다. 또한, 제 13 도에 나타내는 실시예 8 에서는, 접착제 (12) 는 테이프상의 것으로 미리 칩 서포트 (3) 에 접착되어 있는 것이다. 이 테이프상의 접착제 (12) 도 실시예 7의 고무상 접착제 (11) 와 동일하게 영률이 10kg/㎟ 정도이다.
실시예 7, 8 과 같이 반도체 소자 (1) 와 칩 서포트 (3) 의 사이에 형성하는 접착제에 탄성이 있는 것을 이용하면, 수지봉합의 밀봉시에 몰드 금형이 칩 서포트 (3) 또는 반도체 소자 (1) 의 이면에 접촉하여도 접착제가 완충제로 되며, 각각에 큰 힘이 걸리지 않고, 반도체 소자 (1) 의 이면에 균열이 발생하는 것을 억제할 수 있다.
제 14 도 및 제 15 도는 본 발명에 관한 수지봉합형 반도체장치의 실시예 9 를 나타내는 것으로, 제 14 도는 요부 평면도, 제 15 도는 제 2 도의 선 A-A 에 따른 개략 확대 단면도이다. 제 14 도 및 제 15 도에 있어서 제 1 도와 동일한 부호를 붙인 것은 제 1 도와 동일한 구성요소를 나타내고 있다.
실시예 9 의 수지봉합형 반도체장치는, 반도체 소자 (1) 의 상면에 금속판 (13) 을 접착하고 있다. 또한, 이 실시예 9 에 있어서는 수지봉합의 형 (型) 조임시에, 금속판 (13) 상면과 반도체 소자 (1) 하면에 금형이 직접 접속하여 끼워진다. 따라서, 이 몰드부의 세로치수가 이에 의해서 대략 결정된다. 이 금속판 (13) 은, 리드와 독립하여 있으므로, 리드보다도 얇게 형성하는 것이 가능해지며, 반도체장치 전체로서의 박형화를 실현할 수 있다. 여기에서 예를 들면 금속판의 두께가 0.1mm, 접착 테이프 (2) 의 두께가 0.1mm, 반도체 소자 (1) 의 두께가 0.3mm 로 하면, 전체의 두께로서 0.5mm 의 초박형 반도체장치의 실현이 가능해진다.
이 금속판 (13) 은 리드와 독립하고 있으므로, 리드와 다른 재료를 이용할수 있으며, 예를 들던 소재로서 Cu, Al, Cu/W 등의 방열성이 높은 재료를 이용함으로써, 장치의 열저항을 내릴 수 있다.
제 16 도는 본 발명에 관한 수지봉합형 반도체장치의 실시예 10 을 나타내는 것으로, 개략 확대 단면도이다. 제 16 도에 있어서 제 1 도와 동일부호를 붙인것은 제 1 도와 동일한 구성요소를 나타내고 있다.
제 16 도에 나타내는 실시예 10 에서는, 그 제조방법은 실시예 1 과 동일하지만, 반도체 소자 (1) 의 상면에 형성된 접착하는 칩 서포트 (3) 의 형상이 실시예 1 과 다르다. 즉, 칩 서포트 (3) 에 하프에칭을 실시하고, 그 하프에칭을 실시한 영역내에 접착 테이프를 설치하고, 반도체 소자 (1) 와 접착하는 것이다. 이와 같이 칩 서포트의 반도체 소자에 접착하는 부분을 하프에칭함으로써 하프에칭량의 두께만큼, 장치전체로서의 두께가 얇아진다.
이상 설명한 바와 같이, 본 발명의 청구항 제 1 항에 기재되는 구조로 한 경우에서는, 반도체 소자의 표면과 반대측에 위치하는 다른면 및, 칩 서포트의 상기 반도체 소자에 접착된 면과 반대측의 면이 노출되어서 수지봉합되어 있으므로, 패키지부의 두께를 반도체 소자와 접착 테이프와 칩 서포트를 더한 것만큼의 치수로 억제할 수 있으며, 박형화가 가능해 진다. 또한, 수지재의 분포가 평균화되기 때문에, 열수축에 의한 반도체장치의 휨은 거의 발생하는 일이 없으며, 또 내장되어 있는 반도체 소자로의 응력을 완화할 수 있다. 따라서, 수지균열발생을 억제하여 신뢰성이 높은 박형화된 반도체장치를 싼값으로 제공할 수 있다.
또한, 청구항 제 2 항에 기재되는 구조로 한 경우에서는, 반도체 소자의 표면과 반대측에 위치하는 다른면 및, 칩 서포르의 상기 반도체 소자에 접착된 면과 반대측의 면이 노출되어서 수지봉합되어 있으므로, 패키지부의 두께를 반도체 소자와 칩 서포트를 더한 만큼의 치수로 억제할 수 있으며, 박형화가 가능해 진다. 또한, 수지재의 분포가 평균화하므로, 열수축에 의한 반도체장치의 휨은 거의 발생하는 일이 없으며, 또 내장되어 있는 반도체 소자로의 응력도 완화할 수 있다. 아울러, 칩 서포트간의 접착제의 위에도 수지재가 봉합되어 있으므로, 칩 서포트 사이 및 칩 서포트 사이와 반도체 소자간의 접착성이 향상된다.
또한, 실시에 있어서, 청구항 제 3 항에 기재되는 바와 같이, 칩 서포트를 수평부와 수직부를 일체로 가지며 단면을 대략 L 자상으로 형성하고, 가 칩 서포트의 수평부의 선단을 각각 대향하게 맞추어서 배치하여 이루어지는 구조로 한 경우에서는, 칩 서포트 사이 및 칩 서포트 사이와 반도체 소자 사이의 접착강도가 더욱 향상된다. 또한, 칩 서포트의 수평부분과 반도체 소자면의 사이에 접착제 및 몰드수지가 들어가고, 접착면적이 늘어나기 때문에, 이들의 사이에 간극을 크게 취하여 봉합용의 수지제의 주입을 원활하게 행할 수 있으며, 작업성도 향상된다.
따라서, 청구항 제 2 항 및 제 3 항에 기재되는 구조로한 경우에서는, 수지 균열의 발생을 억제하여 신뢰성이 높은 박형화된 반도체장치를 싼값으로 제공할 수 있다.
또한, 제 4 항에 기재되는 구조로 한 경우에서는, 반도체 소자의 표면과 반대측에 위치하는 다른면 및, 칩 서포트의 상기 반도체 소자에 접착된 면과 반대측의 면이 노출되어서 수지봉합되어 있으므로, 패키지부의 두께를 반도체 소자와 칩서포트를 더한 만큼의 치수로 억제할 수 있으며, 박형화가 가능해 진다. 또한 수지재의 분포가 평균화되기 때문에, 열수축에 의한 반도체장치의 휨은 거의 발생하는 일이 없고, 또 내장되어 있는 반도체 소자로의 응력도 완화할 수 있다. 또한, 종래의 반도체장치와 동일한 위치에 칩 서포트의 형성이 가능해지므로, 종래의 반도체장치와 동일한 리드 프레임 및 리드 절단시의 금형방식을 사용할 수 있다. 따라서, 수지균열의 발생을 억제하여 신뢰성이 높은 박형화된 반도체장치를 싼값으로 제공할 수 있다.
또한, 청구항 제 5 항에 기재되는 구조로 한 경우에서는, 반도체 소자의 금선이 접속되는 표면과 반대의 다른면 측에 적어도 한 쌍의 다이패드를 접착제로 밀착시켜서 배치하고, 이 한 쌍의 다이패드 사이로부터 봉합용의 수지재에 주입하고, 이 수지재로 다이패드 사이 및, 다이패드 사이와 반도체 소자를 각각 접속시킴과 동시에, 다이패드의 반도체 소자에 접착된 면과 반대측의 면을 노출시켜서 수지봉합하여 이루어지므로, 수지재의 주입을 다이패드 사이로부터 원활하게 주입할 수 있으며, 수지주입시의 미충전을 저감할 수 있다. 또한, 다이패드의 반도체 소자에 접착된 면과 반대측의 면을 노출시켜서 수지봉합하고 있으므로, 패키지부의 두께를 반도체 소자와 다이패드를 더한 만큼의 치수로 억제할 수 있으며, 박형화가 가능해진다. 또한, 수지재의 분포가 평균화되므로, 열수축에 의한 반도체장치의 휨은 거의 발생하는 일이 없으며, 또 저장되어 있는 반도체 소자로의 응력도 완화할 수 있다. 따라서, 수지균열의 발생을 억제하여 신뢰성이 높은 박형화된 반도체장치를 싼값에 제공할 수 있다.
또한, 제 6 항에 기재되는 구조로 한 경우에서는, 반도체 소자의 표면에, 선단에 접착제 주입용 구멍을 가진 리드를 밀착시켜서 배치하고, 접착제 주입용 구멍으로부터 주입된 접착제에 의해 반도체 소자와 리드의 사이를 접착시키고, 그후로부터 수지제로 봉합하므로, 접착 테이프를 사용하지 않고 반도체와 리드 사이의 접속이 가능해지며, 종래구조에서 필요로 하고 있었던 테이프의 리드로의 붙이기, 테이프형 취하기 등의 테이프 가공의 비용을 삭감할 수 있다.
또한, 청구항 제 7 항에 기재되는 구조로 한 경우에서는, 칩 서포트의 단면을 凸 상으로 함으로써, 몰드수지에 의해 이들 반도체 소자 (1), 칩 서포트 (63) 를 수지봉합하였을 때에, 칩 서포트와 몰드수지의 경계면을 길게 취할 수 있으며, 밀착성이 향상하므로, 외부로부터의 수분의 칩입을 억제할 수 있다.
또한, 제 8 항에 기재되는 구조로 한 경우에서는, 반도체 소자 (1) 와 칩 서포트 (13) 의 사이에 형성하는 접착제에 탄성이 있는 것을 이용하므로, 수지봉합의 밀봉시에 몰드금형이 칩 서포트 (3) 또는 반도체 소자 (1) 의 이면에 접촉하여도 접착제가 완충제로 되며, 각각에 큰 힘이 걸리지 않고, 반도체 소자 (1) 의 이면에 균열이 발생하는 것을 억제할 수 있다.
또한, 청구항 제 9 항에 개재되는 구조로 한 경우에서는, 금속판 (13) 은, 리드와 독립하여 있으므로, 리드보다도 얇게 형성하는 것이 가능해지며, 반도체장치 전체로서의 박형화를 실현할 수 있다.
또한, 청구항 제 12 항에 기재되는 구조로 한 경우에서는, 칩 서포트의 반도체 소자에 접착하는 부분을 하프에칭하므로써 하프에칭량의 두께만큼, 장치전체로서의 두께가 얇아진다.
제 1 도는 본 발명의 실시예 1 로서 나타내는 수지봉합형 반도체장치의 종단 측면도.
제 2 도는 본 발명의 실시예 2 로서 나타내는 수지봉합형 반도체장치의 요부 평면도.
제 3 도는 제 2 도의 선 A-A 에 따른 확대 종단 측면도.
제 4 도는 본 발명의 실시예 2 의 일 변형예로서 나타내는 종단 측면도.
제 5 도는 본 발명의 실시예 3 으로서 나타내는 수지봉합형 반도체장치의 요부평면도.
제 6 도는 본 발명의 실시예 3 의 일 변형예로서 나타내는 종단 측면도.
제 7 도는 본 발명의 실시예 4 로서 나타내는 수지봉합형 반도체장치의 종단측면도.
제 8 도는 상기 실시예 4 로서 나타내는 수지봉합형 반도체장치의 수평 단면도.
제 9 도는 본 발명의 실시예 4 의 일 변형예로서 나타내는 수평측면도.
제 10 도는 본 발명의 실시예 5 로서 나타내는 수지봉합형 반도체장치의 수평 단면도.
제 11 도는 본 발명의 실시예 6 으로서 나타내는 수지봉합형 반도체장치의 단면도.
제 12 도는 본 발명의 실시예 7 로서 나타내는 수지봉합형 반도체장치의 단면도.
제 13 도는 본 발명의 실시예 8 로서 나타내는 수지봉합형 반도체장치의 단면도.
제 14 도는 본 발명의 실시예 9 로서 나타내는 수지봉합형 반도체장치의 요부 평면도.
제 15 도는 제 14 도의 선 A-A 에 따른 확대 종단 측면도.
제 16 도는 본 발명의 실시예 10 으로서 나타내는 수지봉합형 반도체장치의 단면도.
*도면의 주요부분에 대한 부호의 설명*
1 : 반도체 소자 2 : 접착 테이프
3 : 칩 서포트 4 : 금선 (와이어)
5 : 리드 6 : 몰드수지
7 : 접착제 8 : 접착제 주입용 구멍
9 : 다이패드 10 : 접착제 주입용 구멍

Claims (11)

  1. 표면에 금선이 접속되는 반도체 소자와,
    상기 반도체 소자의 금선이 접속되는 부분을 피하여 고착되는 한 쌍의 칩 서포트와,
    상기 한 쌍의 칩 서포트와, 상기 반도체장치를 고착하는 상기 한 쌍의 칩 서포트 사이에 주입되는 접착제와,
    상기 반도체 소자의 상기 표면과 반대측에 위치하는 이면 및, 상기 칩 서포트의 상기 반도체 소자에 고착된 면과 반대측의 면을 각각 노출시켜서 봉합하는 몰드수지를 포함하는 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  2. 제 1 항에 있어서, 상기 칩 서포트를 수평부와 수직부를 일체로 형성하여 단면이 대략 L 자 상으로 형성되고, 각 칩 서포트의 수평부의 선단을 각각 대향하게 맞추어서 배치하여 이루어지는 수지봉합형 반도체장치의 구조.
  3. 표면에 금선이 접속되는 반도체 소자와,
    상기 반도체 소자의 금선이 접속되는 부분을 피하여 복수의 방향으로부터 신장하여 배치되고, 선단에 상하방향으로 관통된 접착제 주입용 구멍을 갖는 칩 서포트로서, 상기 접착제 주입용 구멍으로부터 주입된 접착제에 의해 상기 반도체 소자와 접착하는 상기 칩 서포트와,
    상기 반도체 소자의 상기 표면과 반대측에 위치하는 이면 및, 상기 칩 서포트의 상기 반도체 소자에 접착된 면과 반대측의 면을 각각 노출시켜서 봉합되는 몰드 수지를 포함하는 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  4. 표면에 금선이 접속되는 반도체 소자와,
    상기 표면과 반대의 이면측에 배치되는 한 쌍이상의 다이패드와,
    이 한 쌍의 다이패드 사이에 주입되는 상기 다이패드 사이 및, 상기 다이패드 사이와 상기 반도체 소자를 각각 접속시킴과 동시에 상기 다이패드의 상기 반도체 소자에 접착된 면과 반대측의 면을 노출시켜서 수지봉합하는 몰드수지를 포함하는 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  5. 반도체 소자와,
    상기 반도체 소자의 표면에 배치되는 선단에 접착제 주입용 구멍을 가진 리드와,
    상기 반도체 소자와 상기 리드의 사이를 접착시키는 상기 접착제 주입용 구멍으로부터 주입되는 접착제와,
    상기 반도체 소자와, 상기 리드를 봉합하는 몰드수지를 포함하는 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  6. 표면에 금선이 접속되는 반도체 소자와,
    상기 반도체 소자의 표면에 상기 금선이 접속되는 부분을 피하여 접속되고, 이 접착되는 면과 반대측의 면에 돌기부를 갖는 칩 서포트와,
    상기 반도체 소자의 상기 표면과 반대측에 위치하는 이면 및, 상기 칩 서포트의 상기 돌기부의 선단을 각각 노출시켜서 봉합하는 몰드수지를 포함하는 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  7. 표면에 금선이 접속되는 반도체 소자와,
    상기 금선이 접속되는 부분을 피하여 탄성 접착층을 사용하여 면접착된 칩 서포트와,
    상기 반도체 소자의 상기 표면과 반대측에 위치하는 이면 및, 상기 칩 서포트의 상기 반도체 소자에 접착된 면과 반대측의 면을 각각 노출시켜서 봉합하는 몰드수지를 포함하는 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  8. 표면에 본딩패드를 갖는 반도체 소자와,
    상기 본딩패드와 전기적으로 접속되는 내부리드와,
    상기 반도체 소자의 표면의 상기 본딩패드를 피하여 접착되는 금속판과,
    상기 반도체 소자의 상기 표면과 반대측에 위치하는 다른면 및, 상기 금속판의 상기 반도체 소자에 접착된 면과 반대측의 면을 각각 노출시켜서 봉합하는 몰드 수지를 포함하는 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  9. 제 8 항에 있어서,
    상기 금속판은, 방열성의 금속판인 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  10. 제 9 항에 있어서,
    상기 방열성의 금속판은, Cu, Al, Cu/W 로부터 선택된 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
  11. 표면에 본딩패드를 갖는 반도체 소자와,
    상기 본딩패드와 전기적으로 접속되는 내부리드와,
    상기 반도체 소자의 표면에 상기 본딩패드를 피하여 접착되는 상기 내부리드보다도 얇은 칩 서포트와,
    상기 반도체 소자의 상기 표면과 반대측에 위치하는 다른면 및, 상기 칩 서포트의 상기 반도체 소자에 접착된 면과 반대측의 면을 각각 노출시켜서 봉합하는 몰드수지를 포함하는 것을 특징으로 하는 수지봉합형 반도체장치의 구조.
KR1019950036671A 1994-11-08 1995-10-23 수지봉합형 반도체장치의 구조 KR100366111B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27326294 1994-11-08
JP94-273262 1994-11-08

Publications (2)

Publication Number Publication Date
KR960019621A KR960019621A (ko) 1996-06-17
KR100366111B1 true KR100366111B1 (ko) 2003-03-06

Family

ID=17525385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036671A KR100366111B1 (ko) 1994-11-08 1995-10-23 수지봉합형 반도체장치의 구조

Country Status (4)

Country Link
US (1) US6002181A (ko)
EP (1) EP0712159A3 (ko)
KR (1) KR100366111B1 (ko)
TW (1) TW357443B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US5920112A (en) * 1998-04-07 1999-07-06 Micro Networks Corporation Circuit including a corral for containing a protective coating, and method of making same
JP2000077435A (ja) 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
FR2788882A1 (fr) * 1999-01-27 2000-07-28 Schlumberger Systems & Service Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
TW518729B (en) * 2001-09-04 2003-01-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded semiconductor package structure and manufacturing process
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
TWI334638B (en) * 2005-12-30 2010-12-11 Ind Tech Res Inst Structure and process of chip package
US7911040B2 (en) * 2007-12-27 2011-03-22 Stats Chippac Ltd. Integrated circuit package with improved connections
KR20160038364A (ko) * 2014-09-30 2016-04-07 현대모비스 주식회사 비절연 타입의 전력 반도체 모듈 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315526A (ja) * 1992-05-08 1993-11-26 Hitachi Ltd 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775253B2 (ja) * 1987-06-30 1995-08-09 株式会社日立製作所 半導体装置およびその製造方法
JP2660732B2 (ja) * 1989-01-09 1997-10-08 株式会社日立製作所 半導体装置
JPH02260558A (ja) * 1989-03-31 1990-10-23 Nec Corp 半導体装置のリードフレーム
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
JPH04245462A (ja) * 1991-01-30 1992-09-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5173764A (en) * 1991-04-08 1992-12-22 Motorola, Inc. Semiconductor device having a particular lid means and encapsulant to reduce die stress
JPH04317360A (ja) * 1991-04-16 1992-11-09 Sony Corp 樹脂封止型半導体装置
JP2970060B2 (ja) * 1991-06-06 1999-11-02 日本電気株式会社 樹脂封止型半導体装置用リードフレーム
US5378924A (en) * 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
JP2824175B2 (ja) * 1992-09-17 1998-11-11 シャープ株式会社 半導体装置及びその製造方法
JP2874483B2 (ja) * 1992-10-05 1999-03-24 松下電器産業株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315526A (ja) * 1992-05-08 1993-11-26 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
TW357443B (en) 1999-05-01
US6002181A (en) 1999-12-14
EP0712159A3 (en) 1997-03-26
EP0712159A2 (en) 1996-05-15
KR960019621A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
KR100255550B1 (ko) 오프셋 와이어 본드 및 지지블록 공동을 사용한 양면 와이어 본드된 집적 회로 칩 패키지 및 그 제조방법
KR0158868B1 (ko) 반도체장치
KR940007385B1 (ko) 수지 봉지형 반도체장치 및 그 리이드 프레임
KR20110079800A (ko) 반도체 장치
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
US20050110127A1 (en) Semiconductor device
KR20040100997A (ko) 반도체 장치 및 그 제조 방법
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
JP2000243880A (ja) 半導体装置とその製造方法
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JPH08288428A (ja) 樹脂封止型半導体装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JPH08115941A (ja) 半導体装置
KR100373891B1 (ko) 반도체장치
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
JP2001267484A (ja) 半導体装置およびその製造方法
JP2756436B2 (ja) 半導体装置およびその製造方法
JP2771475B2 (ja) 半導体装置
KR960012635B1 (ko) 반도체 패키지 제조방법
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JPS61240664A (ja) 半導体装置
KR0167388B1 (ko) 반도체장치
JP2633513B2 (ja) 半導体装置の製造方法
KR0142840B1 (ko) 다이패드가 노출된 반도체 패키지의 코팅방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091210

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee