KR100487135B1 - 볼그리드어레이패키지 - Google Patents

볼그리드어레이패키지 Download PDF

Info

Publication number
KR100487135B1
KR100487135B1 KR1019970081102A KR19970081102A KR100487135B1 KR 100487135 B1 KR100487135 B1 KR 100487135B1 KR 1019970081102 A KR1019970081102 A KR 1019970081102A KR 19970081102 A KR19970081102 A KR 19970081102A KR 100487135 B1 KR100487135 B1 KR 100487135B1
Authority
KR
South Korea
Prior art keywords
tape
package
grid array
ball grid
die
Prior art date
Application number
KR1019970081102A
Other languages
English (en)
Other versions
KR19990060856A (ko
Inventor
남택환
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019970081102A priority Critical patent/KR100487135B1/ko
Publication of KR19990060856A publication Critical patent/KR19990060856A/ko
Application granted granted Critical
Publication of KR100487135B1 publication Critical patent/KR100487135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 테이프 다중 볼 그리드 어레이(tape multi ball grid array; TMBGA) 패키지에 관한 것이다. 본 발명의 볼 그리드 어레이 패키지는 다층 기판(multi layer substrate)에 형성된 캐비티(cavity)내에 방열판(heat spreader)을 사이에 두고 범핑 기술(bumping technology)과 TAB 테이프를 이용하여 2개의 다이(die)가 연결되도록 구성하므로써, 다중 칩 모듈(multi chip module; MCM) 패키지 역할을 하면서, 칩 스케일 패키지(chip scale package; CSP)를 구현할 수 있다.

Description

볼 그리드 어레이 패키지
본 발명은 테이프 다중 볼 그리드 어레이(tape multi ball grid array; TMBGA) 패키지에 관한 것으로, 특히 2개의 다이(die)를 연결하여 다중 칩 모듈(multi chip module; MCM) 패키지 역할을 하면서, 칩 스케일 패키지(chip scale package; CSP)를 구현할 수 있는 테이프 다중 볼 그리드 어레이 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 패키지 공정은 반도체 소자의 제조공정을 완료한 후에 실시하며, 그 공정 순서는 웨이퍼 검사(wafer inspection) 단계와, 접착성 필름 위에 웨이퍼를 부착하는 웨이퍼 설치(wafer mounting) 단계와, 여러 개의 칩으로 만들어져 있는 웨이퍼를 칩 별로 분리하기 위해 절단하는 소잉(sawing) 단계와, 패키지 기판에 접착성 물질을 이용하여 다이를 리드 프레임(lead frame)에 부착(attaching)하고, 다이의 패드(pad)와 패키지의 리드를 전도성 금속선을 이용하여 와이어 본딩(wire bonding)하고, 칩 주변에 보호재를 씌우고(molding) 성형하는 다이 본딩(die bonding) 단계와, 기판(PCB)에 장착 가능한 형태로 리드 성형하는 리드 포밍(lead forming)단계와, 이후 마킹(marking), 리드 피니싱(lead finishing), 검사 및 테스트 단계를 거쳐 패키지 공정이 완료된다.
이와 같이 패키지 조립(package assembly) 기술로 개별 소자를 만드는데, 경박 단소화되어가는 전자 제품의 추세에 맞추어 패키지 조립 기술도 더욱 더 얇고 작아지는 패키지 타입(package type)을 필요로 하고 있다.
따라서, 본 발명은 2개의 다이(die)를 연결하여 다중 칩 모듈(MCM) 패키지 역할을 하면서, 칩 스케일 패키지(CSP)를 구현하여 패키지의 크기를 소형화할 수 있는 테이프 다중 볼 그리드 어레이 패키지를 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 볼 그리드 어레이 패키지는 내부 리드 및 외부 리드를 갖는 캐비티가 구비된 다층 기판; 상기 내부 리드에 본딩 되며, 상기 캐비티 내에 설치된 제 1 다이; 상기 제 1 다이상부에 부착된 방열판; 티에이비 테이프를 이용하여 상기 내부 리드와 본딩 되며, 상기 방열판상부에 부착된 제 2 다이; 상기 티에이비 테이프에 연결되며, 상기 외부 리드를 본딩 하는 에이씨에프 테이프; 및 상기 다층 기판의 뒷면에 설치된 솔더 볼을 포함하여 구성된 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 테이프 다중 볼 그리드 어레이(TMBGA)가 형성될 다층 기판의 평면도이고, 도 2(a) 내지 도 2(e)는 본 발명의 실시예에 따른 테이프 다중 볼 그리드 어레이 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 다수의 캐비티(cavity; 18)가 형성된 다층 기판(multi layer substrate; 12)이 제공되고, 다층 기판(12)의 각 캐비티(18) 안에는 내부 리드(inner lead; 14)가 형성되고, 각 캐비티(18) 밖에는 외부 리드(out lead; 16)가 형성된다.
도 2(a)를 참조하면, 제 1 범프(bump; 24)가 형성된 제 1 다이(22)를 다층 기판(12)의 캐비티(18) 안에 형성된 내부 리드(14)에 맞추어 설치하여 제 1 범프(24)에 내부 리드(14)가 본딩 되도록 한다. 제 1 범프(24)는 주로 금(Au)으로 형성된다.
도 2(b)를 참조하면, 제 1 다이(22)의 상부면에 제 1 접착 테이프(first adhesive tape; 32)를 부착하고, 방열판(heat spreader; 42)을 제 1 다이(22)가 덮이도록 제 1 접착 테이프(32)를 이용하여 부착한다. 방열판(42)은 산화피막(anodizing)이 입혀진 알루미늄(Al)으로 형성되며, 다이를 수용할 수 있는 "H"자 모양을 갖는다.
도 2(c)를 참조하면, 방열판(42)에 제 2 접착 테이프(34)를 부착하고, 제 2 범프(28)가 형성된 제 2 다이(26)를 방열기(42)에 수용되도록 제 2 접착 테이프(34)를 이용하여 부착한다.
도 2(d)를 참조하면, 에이씨에프(ACF : anisotropic conductive film) 테이프(38)를 이용하여 외부 리드(16)를 본딩(bonding)하고, 에이씨에프 테이프(38)와 연결되도록 부착된 테에이비(TAB : tape automated bonding) 테이프(38)를 이용하여 제 2 다이(26)의 제 2 범프(28)에 내부 리드(14)를 본딩 한다. 제 2 범프(28)는 제 1 범프(24)와 마찬가지로 주로 금(Au)으로 형성된다.
도 2(e)를 참조하면, 캐비티(18)의 공간 및 상부를 에폭시 수지(epoxy resin; 44)로 채워 인캡슐(encapsulation)한 후, 다층 기판(12)의 뒷면에 솔더 볼(solder ball; 46)을 설치한다.
상기한 공정에 의해 도 1에 도시된 다층 기판(12)의 각 캐비티(18)에 소자가 형성되며, 이후 리드 포밍(lead forming) 공정과 각 소자의 개별화(singulation) 공정 등을 거쳐 본 발명의 테이프 다중 볼 그리드 어레이(TMBGA)가 완성된다.
본 발명의 테이프 다중 볼 그리드 어레이(TMBGA)는 캐비티(18)가 형성된 다층 기판(12)이 제공되고, 캐비티(18)에 2개의 다이(22 및 26)가 연결(connection)되도록 구성된다. 캐비티(18)의 안에는 내부 리드(14)가 형성되고, 캐비티(18) 밖에는 외부 리드(16)가 형성된다. 캐비티(18)내에는 제 1 및 2 다이(22 및 26)가 방열판(42)을 사이에 두고 형성되되, 제 1 다이(22)는 내부 리드(14)와 본딩 되고, 제 2 다이(26)는 티에이비 테이프(38)를 이용하여 내부 리드(14)와 본딩 된다. 티에이비 테이프(38)는 에이씨에프 테이프(38)와 연결되도록 부착되며, 외부 리드(16)는 에이씨에프 테이프(38)에 의해 본딩 된다. 다층 기판(12)의 하부면에는 솔더 볼(46)이 설치된다.
상술한 바와 같이, 본 발명은 다층 기판에 형성된 캐비티 내에 방열판을 사이에 두고 2개의 다이가 연결되도록 구성하므로 멀티 칩 모듈(MCM) 패키지 역할을 할 수 있게 하고, 범프를 이용하여 리드를 연결하므로 칩 크기에 가까운 칩 스케일 패키지(PCB)를 구현할 수 있으며, 방열판을 삽입하므로 열 방출 효과가 우수하며, 패키지 조립 공정을 줄일 수 있어 생산성을 높일 수 있다.
도 1은 본 발명의 테이프 다중 볼 그리드 어레이 패키지가 형성될 다층 기판의 평면도.
도 2(a) 내지 도 2(e)는 본 발명의 실시예에 따른 테이프 다중 볼 그리드 어레이 패키지 제조 방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
12: 다층 기판 14: 내부 리드
16: 외부 리드 18: 캐비티
22: 제 1 다이 24: 제 1 범프
26: 제 2 다이 28: 제 2 범프
32: 제 1 접착 테이프 34: 제 2 접착 테이프
36: 에이씨에프 테이프 38: 티에이비 테이프
42: 방열판 44: 에폭시 수지
46: 솔더 볼

Claims (4)

  1. 내부 리드 및 외부 리드를 갖는 캐비티가 구비된 다층 기판;
    상기 내부 리드에 본딩 되며, 상기 캐비티 내에 설치된 제 1 다이;
    상기 제 1 다이상부에 부착된 방열판;
    티에이비 테이프를 이용하여 상기 내부 리드와 본딩 되며, 상기 방열판상부에 부착된 제 2 다이;
    상기 티에이비 테이프에 연결되며, 상기 외부 리드를 본딩 하는 에이씨에프 테이프; 및
    상기 다층 기판의 하부면에 설치된 솔더 볼을 포함하여 구성된 것을 특징으로 하는 다중 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 및 2 다이는 상기 내부 리드에 본딩하기 위하여 펌프가 형성된 것을 특징으로 하는 다중 볼 그리드 어레이 패키지.
  3. 제 2 항에 있어서,
    상기 범프는 금으로 형성되는 것을 특징으로 하는 다중 볼 그리드 어레이 패키지.
  4. 제 1 항에 있어서,
    상기 방열판은 산화피막이 입혀진 알루미늄으로 형성되며, 상기 제 1 및 2 다이 각각을 수용할 수 있도록 "H"자 모양인 것을 특징으로 하는 다중 볼 그리드 어레이 패키지.
KR1019970081102A 1997-12-31 1997-12-31 볼그리드어레이패키지 KR100487135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081102A KR100487135B1 (ko) 1997-12-31 1997-12-31 볼그리드어레이패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081102A KR100487135B1 (ko) 1997-12-31 1997-12-31 볼그리드어레이패키지

Publications (2)

Publication Number Publication Date
KR19990060856A KR19990060856A (ko) 1999-07-26
KR100487135B1 true KR100487135B1 (ko) 2005-08-10

Family

ID=37303970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081102A KR100487135B1 (ko) 1997-12-31 1997-12-31 볼그리드어레이패키지

Country Status (1)

Country Link
KR (1) KR100487135B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639556B1 (ko) * 2000-01-06 2006-10-31 삼성전자주식회사 칩 스케일 적층 패키지와 그 제조 방법
KR100747996B1 (ko) * 2001-03-26 2007-08-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR100442880B1 (ko) * 2002-07-24 2004-08-02 삼성전자주식회사 적층형 반도체 모듈 및 그 제조방법
KR100701380B1 (ko) * 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 열발산형 반도체 패키지 구조
KR101319393B1 (ko) * 2007-02-20 2013-10-17 엘지전자 주식회사 멀티 칩이 실장된 기판의 제조방법 및 멀티 칩이 실장된기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613541A (ja) * 1992-03-02 1994-01-21 Motorola Inc 積層可能な三次元マルチチップ半導体デバイスとその製法
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5631497A (en) * 1990-07-11 1997-05-20 Hitachi, Ltd. Film carrier tape and laminated multi-chip semiconductor device incorporating the same
KR19980022344A (ko) * 1996-09-21 1998-07-06 황인길 적층형 bga 반도체패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631497A (en) * 1990-07-11 1997-05-20 Hitachi, Ltd. Film carrier tape and laminated multi-chip semiconductor device incorporating the same
JPH0613541A (ja) * 1992-03-02 1994-01-21 Motorola Inc 積層可能な三次元マルチチップ半導体デバイスとその製法
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
KR19980022344A (ko) * 1996-09-21 1998-07-06 황인길 적층형 bga 반도체패키지

Also Published As

Publication number Publication date
KR19990060856A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7432583B2 (en) Leadless leadframe package substitute and stack package
US6720666B2 (en) BOC BGA package for die with I-shaped bond pad layout
USRE39957E1 (en) Method of making semiconductor package with heat spreader
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US7019406B2 (en) Thermally enhanced semiconductor package
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
JP2546192B2 (ja) フィルムキャリア半導体装置
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
US20030178719A1 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6429043B1 (en) Semiconductor circuitry device and method for manufacturing the same
US20090039485A1 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
US6894904B2 (en) Tab package
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
WO2004070790A2 (en) Molded high density electronic packaging structure for high performance applications
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH10335577A (ja) 半導体装置及びその製造方法
KR100487135B1 (ko) 볼그리드어레이패키지
US6339253B1 (en) Semiconductor package
US7579680B2 (en) Packaging system for semiconductor devices
US20040173903A1 (en) Thin type ball grid array package
JP3628991B2 (ja) 半導体装置及びその製造方法
US20240014123A1 (en) Semiconductor device with lead-on-chip interconnect and method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee