JPH0590318A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0590318A
JPH0590318A JP3249529A JP24952991A JPH0590318A JP H0590318 A JPH0590318 A JP H0590318A JP 3249529 A JP3249529 A JP 3249529A JP 24952991 A JP24952991 A JP 24952991A JP H0590318 A JPH0590318 A JP H0590318A
Authority
JP
Japan
Prior art keywords
semiconductor chip
fixing member
stage
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3249529A
Other languages
English (en)
Inventor
Toshiyuki Yoda
敏幸 誉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3249529A priority Critical patent/JPH0590318A/ja
Publication of JPH0590318A publication Critical patent/JPH0590318A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は樹脂モールドされる半導体装置に関
し、樹脂モールド時のチップの変位を防止することを目
的とする。 【構成】 半導体チップ4の表面に、第1の固定部材1
2を接着剤13により固着する。また、半導体チップ4
を搭載するステージ3の裏面に第2の固定部材14を接
着剤13により固着する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂モールドされる半
導体装置に関する。
【0002】近年、半導体装置の軽量、小型化に伴い、
パッケージの薄型化が要求されている。そのため、パッ
ケージ内部に搭載された半導体チップを変位させずに樹
脂モールドを行う必要がある。
【0003】
【従来の技術】図4(A),(B)に、従来の半導体装
置の断面図を示す。図4(A)は平面断面図、図4
(B)は図4(A)のA−A断面図である。図4
(A),(B)において、半導体装置1A はいわゆるQ
FP(QuadFlat Package)型のもので、リードフレーム
2の中央部分のステージ(アイランド)3上に半導体チ
ップ4が搭載される。そして、半導体チップ4とリード
フレーム2のインナーリード5とがワイヤ6によりボン
ディングされ、封止樹脂7によりパッケージングされ
る。例えば表面実装用にするためには、リードフレーム
2のアウタリード8がL型形状に加工される。ここで、
図5に、図4の製造を説明するための図を示す。図5
(A)に示すように、上述の半導体装置1A は、リード
フレーム2に半導体チップ4を搭載し、ワイヤ6により
ボンディングが行われた後、該半導体チップ4周辺部分
を上金型9a及び下金型9bで形成されるキャビディ1
0にセットされる。そして、ゲート11より封止樹脂7
を封入してモールドを行うものである。
【0004】この場合、ステージ3は、リードフレーム
2のクレードール(図示せず)にサポートバー16(図
4(A)参照)により支持されているのみであり、樹脂
モールド時に半導体チップ4が変位し易い。従って、半
導体チップ4の位置や封止樹脂7の注入速度等をコント
ロールしてゲート11からの封止樹脂7が半導体チップ
4を変位させようとする圧力を減らし、変位を防止して
いる。
【0005】
【発明が解決しようとする課題】ところで、図5(A)
に示すように、封止樹脂7の注入初期には半導体チップ
4に変位はない。しかし、封止樹脂7がある程度注入さ
れると、リードフレーム2の製造精度のバラツキや封止
樹脂7の注入速度のバラツキにより十分なコントロール
を行っても、図5(B)に示すように注入圧力で半導体
チップ4が変位する。すなわち、これによりワイヤ6や
ステージ3がパッケージ面に表出して、基板への実装時
に外部との電気的ショートを惹き起こすという問題があ
る。
【0006】そこで、本発明は上記課題に鑑みなされた
もので、樹脂モールド時の半導体チップの変位を防止す
る半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】上記課題は、リードフレ
ームのステージ上に半導体チップが搭載され、該リード
フレームとの接続後、樹脂モールドされる半導体装置に
おいて、前記半導体チップの樹脂モールド時の位置固定
のために、該半導体チップ表面に第1の固定部材を取着
すると共に、前記ステージ裏面に第2の固定部材を取着
することにより解決される。
【0008】
【作用】上述のように、半導体チップ表面に第1の固定
部材を取着し、ステージ裏面に第2の固定部材を取着す
る。
【0009】これにより、金型内にセットして樹脂モー
ルドを行う場合、封止樹脂の注入圧力で半導体チップが
力を受けても、第1の固定部材が上金型との距離を規制
し、第2の固定部材が下金型との距離を規制する。
【0010】すなわち、第1及び第2の固定部材により
ワイヤやステージがパッケージ面に表出するのを防止す
ることが可能となる。これにより、実装時に外部との電
気的ショートを防止することが可能となる。
【0011】
【実施例】図1に、本発明の一実施例の構成図を示す。
なお、図4と同一の構成部分には同一の符号を付す。図
1において、半導体装置1B は、所定パターンのリード
フレーム2のステージ3上に半導体チップ4が搭載さ
れ、該半導体チップ4の表面上に形成されたパッド(図
示せず)とリードフレーム2のインナリード5とがワイ
ヤ6によりボンディングされる。
【0012】半導体チップ4の表面であって、ボンディ
ングされたパッドの内側に、例えばエポキシ樹脂等の高
分子材料で形成されたブロック状の第1の固定部材12
が、例えばシリコーン樹脂等の高分子材料の接着剤13
により固着される。
【0013】一方、リードフレーム2のステージ3の裏
面には、該第1の固定部材12と同材質の第2の固定部
材14が、前記接着剤13と同材質の接着剤13により
固着される。
【0014】そして、封止樹脂7によりモールドされ
る。この場合、第1及び第2の固定部材12,14はそ
の表面がパッケージと同一表面に表出される。なお、第
1及び第2の固定部材13,14を固着する接着剤13
は前述のように絶縁性のものであり、パッケージ面に表
出しても電気的ショートを惹起することがない。
【0015】また、樹脂モールド後、リードフレーム2
のアウタリード8が表面実装用のL型に折曲される。な
お、本実施例以下では総て表面実装用のリードを示して
いるが、L型に折曲せずにリード挿入用としても同様で
ある。
【0016】ここで、図2に、図1の製造を説明するた
めの図を示す。図2において、まず、リードフレーム2
のステージ3上に半導体チップ4を搭載してワイヤ6に
よるボンディング後、半導体チップ4の表面に接着剤1
3により第1の固定部材12を固着すると共に、ステー
ジ3の裏面に接着剤13により第2の固定部材14を固
着する。なお、第1の固定部材12の半導体チップ4表
面への固着はワイヤボンディング前であってもよく、ス
テージ3上に半導体チップ4を搭載する前でも良い。
又、第2の固定部材14は、ステージ3上に半導体チッ
プ4を搭載する前でも良い。
【0017】そこで、下金型9bのキャビティ10内
に、半導体チップ4周辺のモールド部分を位置させ、第
2の固定部材14を載置する。また、上金型9aを覆う
ことにより、第1の固定部12が該上金型9aに当接す
る。すなわち、キャビディ10内で上金型9a及び下金
型9bにより挟み込んだ時の圧力を、第1及び第2の固
定部材12,14及び接着剤13が変形することにより
緩和して、半導体チップ4に加わる圧力を減少させて保
護しつつ固定するものである。
【0018】そして、ゲート11より封止樹脂7を封入
することにより樹脂モールドを行う。この場合、半導体
チップ4は固定されていることから、注入速度及び圧力
をコントロールする必要がなく、モールド時間を短縮さ
せることができる。
【0019】このように、第1及び第2の固定部材1
2,14により、樹脂モールド時に半導体チップ4が変
位することなく、ワイヤ6やステージ3がパッケージ面
に表出することがないことから、基板への実装時に電気
的ショートを惹起することを防止することができる。
【0020】なお、上記実施例では、第1及び第2の固
定部材12,14をパッケージ面に表出させる場合を示
したが、必ずしも表出させる必要はなく、樹脂モールド
時に半導体チップ4の変位によってワイヤ6やステージ
3がパッケージ面に表出しない程度に、該第1及び第2
の固定部材12,14の厚さを設定すればよい。
【0021】次に、図3に、本発明の他の実施例の構成
図を示す。図3に示す半導体装置1 B は、第1の固定部
材12aを、例えばアルミニウム等の放熱良好な材質で
逆凸型に形成し、パッケージの一方面の全面に表出させ
るようにしたものである。同様に、第2の固定部材14
aにおいても放熱良好な材質を用いて、パッケージの他
方面の全面に表出させるようにしたものである。
【0022】これにより、半導体チップ4の駆動時の発
熱を効率よく放熱することができる。また、より高効率
の放熱性を得るために、表出した第1及び第2の固定部
材12a,14a表面にスリット15を形成して表面積
の拡大を図ってもよい。
【0023】なお、図3における半導体装置1B の製造
は図1における場合と同様であるが、この場合、第1の
固定部材12aは半導体チップ4とインナリード5との
ワイヤボンディング後に固着する必要がある。
【0024】
【発明の効果】以上のように本発明によれば、半導体チ
ップ表面に第1の固定部材を取着すると共に、ステージ
裏面に第2の固定部材を取着することにより、樹脂モー
ルド時の半導体チップの変位を防止してワイヤ等の露出
を防止することができ、薄型半導体装置の性能向上を図
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例の構成図である。
【図2】図1の製造を説明するための図である。
【図3】本発明の他の実施例の構成図である。
【図4】従来の半導体装置の断面図である。
【図5】図4の製造を説明するための図である。
【符号の説明】
A ,1B 半導体装置 2 リードフレーム 3 ステージ 4 半導体チップ 7 封止樹脂 9a 上金型 9b 下金型 12,12a 第1の固定部材 13 接着剤 14,14a 第2の固定部材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 リードフレーム(2)のステージ(3)
    上に半導体チップ(4)が搭載され、該リードフレーム
    (2)との接続後、樹脂モールドされる半導体装置にお
    いて、 前記半導体チップ(4)の樹脂モールド時の位置固定の
    ために、該半導体チップ(4)表面に第1の固定部材
    (12,12a)を取着すると共に、前記ステージ
    (3)裏面に第2の固定部材(14,14a)を取着す
    ることを特徴とする半導体装置。
  2. 【請求項2】 前記第1の固定部材(12a)を、断面
    逆凸形状に形成することを特徴とする請求項1記載の半
    導体装置。
JP3249529A 1991-09-27 1991-09-27 半導体装置 Withdrawn JPH0590318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3249529A JPH0590318A (ja) 1991-09-27 1991-09-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3249529A JPH0590318A (ja) 1991-09-27 1991-09-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH0590318A true JPH0590318A (ja) 1993-04-09

Family

ID=17194340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3249529A Withdrawn JPH0590318A (ja) 1991-09-27 1991-09-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH0590318A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471366A (en) * 1993-08-19 1995-11-28 Fujitsu Limited Multi-chip module having an improved heat dissipation efficiency

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471366A (en) * 1993-08-19 1995-11-28 Fujitsu Limited Multi-chip module having an improved heat dissipation efficiency
US5592735A (en) * 1993-08-19 1997-01-14 Fujitsu Limited Method of making a multi-chip module having an improved heat dissipation efficiency

Similar Documents

Publication Publication Date Title
WO2002020236A2 (en) A mold
KR100428271B1 (ko) 집적회로패키지와그제조방법
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
US5714799A (en) Resin-sealed type semiconductor device having an unoccupied second die pad
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0590318A (ja) 半導体装置
JPH05109976A (ja) 半導体装置
JPH05291459A (ja) 半導体装置及びその製造方法
JPH0745655A (ja) 半導体素子の封止構造
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH08288428A (ja) 樹脂封止型半導体装置
JPH0582573A (ja) 樹脂封止型半導体装置用金型
KR100221918B1 (ko) 칩 스케일 패키지
KR100193228B1 (ko) 반도체 패키지 구조
KR19990086280A (ko) 반도체 패키지
JP3185354B2 (ja) 半導体装置の製造方法及び半導体装置の樹脂封止装置
JPH08279575A (ja) 半導体パッケージ
JP3550006B2 (ja) リードフレームとこれを用いた半導体装置
JPH07193179A (ja) リードフレーム
JPH08162596A (ja) リードフレーム及び半導体装置
JP2002368184A (ja) マルチチップ半導体装置
JPH08279590A (ja) マルチチップモジュール型lsiおよびそのパッケージ組み立て方法
JPH0832015A (ja) リードフレームおよびそれを用いた半導体装置
JPS61240664A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203