JPH08279590A - マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 - Google Patents
マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法Info
- Publication number
- JPH08279590A JPH08279590A JP7078827A JP7882795A JPH08279590A JP H08279590 A JPH08279590 A JP H08279590A JP 7078827 A JP7078827 A JP 7078827A JP 7882795 A JP7882795 A JP 7882795A JP H08279590 A JPH08279590 A JP H08279590A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- chip
- die pad
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】マルチチップモジュールのパッケージングを改
良し、高密度実装に好適な小パッケージ且つ高機能のマ
ルチチップモジュールを実現する。 【構成】２つのベアチップ２３，２４はダイパッド２２
の表面および裏面にそれぞれ対向配置される。第１のベ
アチップ２３に接続されたリード２１については通常の
パッケージ構造と同じくパッケージモールド２７の側面
から外部に導出され、また第２のベアチップ２４に接続
されたリード２５についてはパッケージモールド２７の
底面から外部に導出される。これにより、通常のシング
ルパッケージと同一の表面積および厚みでマルチチップ
モジュール型ＬＳＩを実現でき、ＬＳＩの実装効率およ
び機能向上を図ることができる。
良し、高密度実装に好適な小パッケージ且つ高機能のマ
ルチチップモジュールを実現する。 【構成】２つのベアチップ２３，２４はダイパッド２２
の表面および裏面にそれぞれ対向配置される。第１のベ
アチップ２３に接続されたリード２１については通常の
パッケージ構造と同じくパッケージモールド２７の側面
から外部に導出され、また第２のベアチップ２４に接続
されたリード２５についてはパッケージモールド２７の
底面から外部に導出される。これにより、通常のシング
ルパッケージと同一の表面積および厚みでマルチチップ
モジュール型ＬＳＩを実現でき、ＬＳＩの実装効率およ
び機能向上を図ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、複数のチップを１個
のパケージに封止して構成されるマルチチップモジュー
ル型ＬＳＩおよびそのパッケージ組み立て方法に関す
る。
のパケージに封止して構成されるマルチチップモジュー
ル型ＬＳＩおよびそのパッケージ組み立て方法に関す
る。
【０００２】
【従来の技術】近年、半導体パッケージは、小形軽量
化、高速化、高機能化というコンピュータなどの電子機
器の要求に対応するため新しい形態が次々と開発され、
現在では多くの種類が存在する。現在使用されている典
型的なパッケージ構造の一例として、１４ピンのＳＯＰ
（Ｓｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｐａｃｋａｇｅ）を
図６に示す。
化、高速化、高機能化というコンピュータなどの電子機
器の要求に対応するため新しい形態が次々と開発され、
現在では多くの種類が存在する。現在使用されている典
型的なパッケージ構造の一例として、１４ピンのＳＯＰ
（Ｓｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｐａｃｋａｇｅ）を
図６に示す。
【０００３】図６に示されているように、ダイパッド１
１上にはベアチップ１２が配置され、そのベアチップ１
２は外部回路との電気的導通を図るためのリード１３と
ボンディングワイヤ１４によって接続されている。これ
らダイパッド１１、ベアチップ１２、およびリード１３
を含む基体は、パッケージモールド１５によって封止さ
れている。
１上にはベアチップ１２が配置され、そのベアチップ１
２は外部回路との電気的導通を図るためのリード１３と
ボンディングワイヤ１４によって接続されている。これ
らダイパッド１１、ベアチップ１２、およびリード１３
を含む基体は、パッケージモールド１５によって封止さ
れている。
【０００４】このような構造を持つＬＳＩパッケージ
は、図７に示されているように各種電子機器のプリント
基板１６上に実装されて使用される。
は、図７に示されているように各種電子機器のプリント
基板１６上に実装されて使用される。
【０００５】ところで、コンピュータなどの高機能が要
求される電子機器では、多数のＬＳＩをシステムボード
上に実装する必要があるので、高密度実装が要求され
る。この場合、図６に示したような１チップを１つのパ
ッケージに収容するシングルチップ構造のＬＳＩを使用
すると、必要となるＬＳＩ数が増え、これによってコン
ピュータシステム全体の実装面積が増加されるという問
題が生じる。
求される電子機器では、多数のＬＳＩをシステムボード
上に実装する必要があるので、高密度実装が要求され
る。この場合、図６に示したような１チップを１つのパ
ッケージに収容するシングルチップ構造のＬＳＩを使用
すると、必要となるＬＳＩ数が増え、これによってコン
ピュータシステム全体の実装面積が増加されるという問
題が生じる。
【０００６】そこで、最近では、複数のチップを１個の
パッケージ内に封止したマルチチップモジュール（ＭＣ
Ｍ）構造のＬＳＩが注目されている。マルチチップモジ
ュールを採用すると、複数のチップを個々にパッケージ
ングして実装する場合に比べ、実装面積を低下できると
共に、信号のチップ間遅延が少なくなるためシステムの
高速化を図ることもできる。
パッケージ内に封止したマルチチップモジュール（ＭＣ
Ｍ）構造のＬＳＩが注目されている。マルチチップモジ
ュールを採用すると、複数のチップを個々にパッケージ
ングして実装する場合に比べ、実装面積を低下できると
共に、信号のチップ間遅延が少なくなるためシステムの
高速化を図ることもできる。
【０００７】しかしながら、従来のマルチチップモジュ
ールはベース基板上に複数のチップを並べて配置し、そ
れらチップ間を薄膜配線層などを用いて接続する構造で
あるため、シングルチップ構造のＬＳＩに比べ、パッケ
ージ自体が大きくなる問題がある。特に、メモリ容量の
増加やゲート数の増加を目的に同一の２つのチップを１
パッケージに収容する場合などにおいては、それら２つ
のチップを並べて配置する従来のＭＣＭ構造は高密度実
装には不向きである。なぜなら、このような場合にはチ
ップ間配線は基本的に不要であり、薄膜配線層を用いる
必要がないためである。
ールはベース基板上に複数のチップを並べて配置し、そ
れらチップ間を薄膜配線層などを用いて接続する構造で
あるため、シングルチップ構造のＬＳＩに比べ、パッケ
ージ自体が大きくなる問題がある。特に、メモリ容量の
増加やゲート数の増加を目的に同一の２つのチップを１
パッケージに収容する場合などにおいては、それら２つ
のチップを並べて配置する従来のＭＣＭ構造は高密度実
装には不向きである。なぜなら、このような場合にはチ
ップ間配線は基本的に不要であり、薄膜配線層を用いる
必要がないためである。
【０００８】
【発明が解決しようとする課題】このように、従来のマ
ルチチップモジュールはベース基板上に複数のチップを
並べて配置する構造であるため、シングルチップ構造の
ＬＳＩに比べてパッケージが大きくなり、十分に実装効
率を高める事ができない欠点があった。
ルチチップモジュールはベース基板上に複数のチップを
並べて配置する構造であるため、シングルチップ構造の
ＬＳＩに比べてパッケージが大きくなり、十分に実装効
率を高める事ができない欠点があった。
【０００９】この発明はこのような点に鑑みてなされた
もので、マルチチップモジュール内のチップ配置を改良
し、高密度実装に好適な小パッケージ且つ高機能のマル
チチップモジュール型ＬＳＩおよびそのパッケージ組み
立て方法を提供することを目的とする。
もので、マルチチップモジュール内のチップ配置を改良
し、高密度実装に好適な小パッケージ且つ高機能のマル
チチップモジュール型ＬＳＩおよびそのパッケージ組み
立て方法を提供することを目的とする。
【００１０】
【課題を解決するための手段および作用】この発明は、
複数のチップを１個のパケージに封止して構成されるマ
ルチチップモジュール型ＬＳＩにおいて、ダイパッドを
有するリードフレームと、このリードフレームの前記ダ
イパットの表面上に搭載された第１のベアチップと、前
記ダイパットの裏面上に搭載された第２のベアチップと
を具備し、前記ダイパットの両面にそれぞれベアチップ
を配置したマルチチップ構造を有することを特徴とす
る。
複数のチップを１個のパケージに封止して構成されるマ
ルチチップモジュール型ＬＳＩにおいて、ダイパッドを
有するリードフレームと、このリードフレームの前記ダ
イパットの表面上に搭載された第１のベアチップと、前
記ダイパットの裏面上に搭載された第２のベアチップと
を具備し、前記ダイパットの両面にそれぞれベアチップ
を配置したマルチチップ構造を有することを特徴とす
る。
【００１１】このマルチチップモジュール型ＬＳＩにお
いては、２つのベアチップがダイパッドの表面および裏
面にそれぞれ対向配置されている。このため、ベース基
板上に２つのチップを並べて配置する従来の構造より
も、パッケージの表面積を１／２程度に小さくする事が
できる。
いては、２つのベアチップがダイパッドの表面および裏
面にそれぞれ対向配置されている。このため、ベース基
板上に２つのチップを並べて配置する従来の構造より
も、パッケージの表面積を１／２程度に小さくする事が
できる。
【００１２】また、第１のベアチップに接続された第１
リード部材については通常通りにパッケージの側面から
外部に導出し、第２のベアチップに接続された第２リー
ド部材についてはパッケージの底面から外部に導出する
ことにより、ＬＳＩの側面と底面にプリント基板との電
気的導通を取るためのリードが配置された構造を実現で
きる。
リード部材については通常通りにパッケージの側面から
外部に導出し、第２のベアチップに接続された第２リー
ド部材についてはパッケージの底面から外部に導出する
ことにより、ＬＳＩの側面と底面にプリント基板との電
気的導通を取るためのリードが配置された構造を実現で
きる。
【００１３】このようなリード構造を採用すると、パッ
ケージングの厚みもシングルパッケージと同等にする事
ができる。したがって、小パッケージ且つ高機能のマル
チチップモジュール型ＬＳＩを実現できる。
ケージングの厚みもシングルパッケージと同等にする事
ができる。したがって、小パッケージ且つ高機能のマル
チチップモジュール型ＬＳＩを実現できる。
【００１４】また、外部に導出された第１および第２の
リード部材は、前記パッケージの側端に沿って交互に並
べて同一列状に配置することが好ましい。このようなリ
ード配置により、側面から導出される第１リード部材と
裏面から導出される第２のリード部材とを区分すること
無くパッケージ全体のリードを一度にテストできるよう
になり、部品実装後の検査やはんだ修正などを容易にす
ることが可能となる。
リード部材は、前記パッケージの側端に沿って交互に並
べて同一列状に配置することが好ましい。このようなリ
ード配置により、側面から導出される第１リード部材と
裏面から導出される第２のリード部材とを区分すること
無くパッケージ全体のリードを一度にテストできるよう
になり、部品実装後の検査やはんだ修正などを容易にす
ることが可能となる。
【００１５】また、この発明のＬＳＩは、絶縁部材と、
この絶縁部材の表面上に配置され、第１のリードと接続
される第１のベアチップと、前記絶縁部材の裏面上に配
置され、第２のリードと接続される第２のベアチップと
を具備する事を特徴とする。
この絶縁部材の表面上に配置され、第１のリードと接続
される第１のベアチップと、前記絶縁部材の裏面上に配
置され、第２のリードと接続される第２のベアチップと
を具備する事を特徴とする。
【００１６】このように絶縁部材を介して２つのチップ
を対向位置すれば、ダイパッドを持たないテープキャリ
アパッケージなどにおいても、ダイパッドを持つプラス
チックパッケージなどと同様にしてチップを多層配置す
ることできる。
を対向位置すれば、ダイパッドを持たないテープキャリ
アパッケージなどにおいても、ダイパッドを持つプラス
チックパッケージなどと同様にしてチップを多層配置す
ることできる。
【００１７】また、この発明は、複数のチップを１個の
パケージに封止して構成されるマルチチップモジュール
型ＬＳＩのパッケージ組み立て方法において、リードフ
レームのダイパッド表面上に第１のベアチップをダイボ
ンディングし、前記リードフレームのインナーリードと
前記第１のベアチップとをワイヤーボンディングし、前
記ダイパッドの裏面側近傍の領域に樹脂が注入されない
ようにその領域を保護した状態でモールド封止を行な
い、前記モールド封止された基体を上下反転して、前記
ダイパッドの裏面上に第２のベアチップをダイボンディ
ングし、前記基体上にリードフレームを配置して、その
リードフレームのインナーリードと前記第２のベアチッ
プとをワイヤーボンディングし、前記ダイパッドの裏面
側近傍の領域に樹脂を注入するためのモールド封止を行
なうことを特徴とする。
パケージに封止して構成されるマルチチップモジュール
型ＬＳＩのパッケージ組み立て方法において、リードフ
レームのダイパッド表面上に第１のベアチップをダイボ
ンディングし、前記リードフレームのインナーリードと
前記第１のベアチップとをワイヤーボンディングし、前
記ダイパッドの裏面側近傍の領域に樹脂が注入されない
ようにその領域を保護した状態でモールド封止を行な
い、前記モールド封止された基体を上下反転して、前記
ダイパッドの裏面上に第２のベアチップをダイボンディ
ングし、前記基体上にリードフレームを配置して、その
リードフレームのインナーリードと前記第２のベアチッ
プとをワイヤーボンディングし、前記ダイパッドの裏面
側近傍の領域に樹脂を注入するためのモールド封止を行
なうことを特徴とする。
【００１８】このパッケージ組み立て方法によれば、ダ
イボンディング、ワイヤボンディング、モールド封止と
いう通常のシングルパッケージの組み立て工程を基体表
面と裏面に対してそれぞれ行なうだけで、ダイパットの
両面にそれぞれベアチップを配置した前述のマルチチッ
プ構造を簡単に実現できる。
イボンディング、ワイヤボンディング、モールド封止と
いう通常のシングルパッケージの組み立て工程を基体表
面と裏面に対してそれぞれ行なうだけで、ダイパットの
両面にそれぞれベアチップを配置した前述のマルチチッ
プ構造を簡単に実現できる。
【００１９】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。ここでは、この発明の一実施例に係るマルチチ
ップモジュール型ＬＳＩのパッケージ構造を、２４ピン
ＳＯＰに適用した場合について説明する。
明する。ここでは、この発明の一実施例に係るマルチチ
ップモジュール型ＬＳＩのパッケージ構造を、２４ピン
ＳＯＰに適用した場合について説明する。
【００２０】図１（Ａ）は２４ピンＳＯＰの上面図、図
１（Ｂ）は側面図、図１（Ｃ）は図１（Ａ）のＢ−Ｂ´
線に沿った断面図、および図１（Ｄ）は図１（Ａ）のＣ
−Ｃ´線に沿った断面図である。
１（Ｂ）は側面図、図１（Ｃ）は図１（Ａ）のＢ−Ｂ´
線に沿った断面図、および図１（Ｄ）は図１（Ａ）のＣ
−Ｃ´線に沿った断面図である。
【００２１】このマルチチップモジュール型ＬＳＩにお
いては、図１（Ｃ）、図１（Ｄ）に示されているよう
に、リードフレームのダイパット２２の表面上に第１の
ベアチップ２３が搭載されており、またそのダイパット
２２の裏面上には第２のベアチップ２４が搭載されてい
る。
いては、図１（Ｃ）、図１（Ｄ）に示されているよう
に、リードフレームのダイパット２２の表面上に第１の
ベアチップ２３が搭載されており、またそのダイパット
２２の裏面上には第２のベアチップ２４が搭載されてい
る。
【００２２】これらベアチップ２３および２４は、例え
ば、メモリップ、またはＡＳＩＣ用のゲートアレイなど
から構成された互いに同一のチップである。
ば、メモリップ、またはＡＳＩＣ用のゲートアレイなど
から構成された互いに同一のチップである。
【００２３】第１のベアチップ２３は、図１（Ｃ）に示
されているように、ダイパット２２と同一のリードフレ
ーム上に存在するリード２１のインナーリード部２１ａ
とボンディングワイヤ２６によって接続されている。リ
ード２１は、第１のベアチップ２３とプリント基板との
電気的導通のために、図示のように外部パッケージモー
ルド２７の側面から外部に導出されている。外部に導出
されたリード２１は、図示のように屈曲したガルウィン
グ形状に整形されている。
されているように、ダイパット２２と同一のリードフレ
ーム上に存在するリード２１のインナーリード部２１ａ
とボンディングワイヤ２６によって接続されている。リ
ード２１は、第１のベアチップ２３とプリント基板との
電気的導通のために、図示のように外部パッケージモー
ルド２７の側面から外部に導出されている。外部に導出
されたリード２１は、図示のように屈曲したガルウィン
グ形状に整形されている。
【００２４】第２のベアチップ２３は、図１（Ｄ）に示
されているように、ダイパット２２の下方に配置された
第２のリードフレーム上に存在するリード２５のインナ
ーリード部２５ａとボンディングワイヤ２８によって接
続されている。リード２５は、第２のベアチップ２４と
プリント基板との電気的導通のために、パッケージモー
ルド２７の底面から外部に導出され、パッケージモール
ド２７の底面延長線上に沿って外部に真っ直ぐに延存さ
れている。
されているように、ダイパット２２の下方に配置された
第２のリードフレーム上に存在するリード２５のインナ
ーリード部２５ａとボンディングワイヤ２８によって接
続されている。リード２５は、第２のベアチップ２４と
プリント基板との電気的導通のために、パッケージモー
ルド２７の底面から外部に導出され、パッケージモール
ド２７の底面延長線上に沿って外部に真っ直ぐに延存さ
れている。
【００２５】このように、このマルチチップモジュール
型ＬＳＩにおいては、２つのベアチップ２３，２４がダ
イパッド２２の表面および裏面にそれぞれ対向配置され
た構造を有している。このため、ベース基板上に２つの
チップを並べて配置する従来のマルチチップモジュール
構造に比し、パッケージの表面積を１／２程度に小さく
する事ができる。
型ＬＳＩにおいては、２つのベアチップ２３，２４がダ
イパッド２２の表面および裏面にそれぞれ対向配置され
た構造を有している。このため、ベース基板上に２つの
チップを並べて配置する従来のマルチチップモジュール
構造に比し、パッケージの表面積を１／２程度に小さく
する事ができる。
【００２６】また、第１のベアチップ２３に接続された
リード２１については通常のＳＯＰ構造と同じくパッケ
ージモールド２７の側面から外部に導出され、また第２
のベアチップ２４に接続されたリード２５についてはパ
ッケージモールド２７の底面から外部に導出されている
ので、パッケージモールド２７の側面と底面にプリント
基板との電気的導通を取るためのリードが配置された構
造が実現されている。
リード２１については通常のＳＯＰ構造と同じくパッケ
ージモールド２７の側面から外部に導出され、また第２
のベアチップ２４に接続されたリード２５についてはパ
ッケージモールド２７の底面から外部に導出されている
ので、パッケージモールド２７の側面と底面にプリント
基板との電気的導通を取るためのリードが配置された構
造が実現されている。
【００２７】このようなリード構造により、パッケージ
ングの厚みもシングルパッケージと同等にする事ができ
る。したがって、通常のシングルパッケージの２４ピン
ＳＯＰと同一の表面積および厚みで済み、実装効率が高
く且つ高機能のマルチチップモジュール型ＬＳＩを実現
できる。
ングの厚みもシングルパッケージと同等にする事ができ
る。したがって、通常のシングルパッケージの２４ピン
ＳＯＰと同一の表面積および厚みで済み、実装効率が高
く且つ高機能のマルチチップモジュール型ＬＳＩを実現
できる。
【００２８】また、外部に導出されたリード２１，２５
は、図１（Ａ），（Ｂ）に示されているように、パッケ
ージモールド２７の側端に沿って交互に並んで同一列状
に配置されている。このため、２４ピンＳＯＰを構成す
るパッケージモールド２７の一側端側では、７本のリー
ド２１と７本のリード２５が配置されることになる。
は、図１（Ａ），（Ｂ）に示されているように、パッケ
ージモールド２７の側端に沿って交互に並んで同一列状
に配置されている。このため、２４ピンＳＯＰを構成す
るパッケージモールド２７の一側端側では、７本のリー
ド２１と７本のリード２５が配置されることになる。
【００２９】これにより、リード２５をパッケージモー
ルド２７内部で複雑に引き回すこと無く、簡潔なリード
レイアウトを実現できる。さらに、このようなリード配
置によれば、側面から導出されるリード２１と裏面から
導出されるリード２５とを区分すること無くパッケージ
全体のリードを一度にテストできるようになり、部品実
装後の検査やはんだ修正などを容易にすることが可能と
なる。
ルド２７内部で複雑に引き回すこと無く、簡潔なリード
レイアウトを実現できる。さらに、このようなリード配
置によれば、側面から導出されるリード２１と裏面から
導出されるリード２５とを区分すること無くパッケージ
全体のリードを一度にテストできるようになり、部品実
装後の検査やはんだ修正などを容易にすることが可能と
なる。
【００３０】尚、この実施例では、リード２１と２５を
交互に並べて配置するリード配置は、パッケージモール
ド２７の一側端においてリード２１とリード２５とをそ
れぞれ１４本ずつ導出し、且つリード２１とベアチップ
２３との間のワイヤボンディングを１本おきに行なと共
に、リード２５とベアチップ２４との間のワイヤボンデ
ィングを１ピッチずらした状態で１本おきに行なうこと
によって実現されている。
交互に並べて配置するリード配置は、パッケージモール
ド２７の一側端においてリード２１とリード２５とをそ
れぞれ１４本ずつ導出し、且つリード２１とベアチップ
２３との間のワイヤボンディングを１本おきに行なと共
に、リード２５とベアチップ２４との間のワイヤボンデ
ィングを１ピッチずらした状態で１本おきに行なうこと
によって実現されている。
【００３１】この場合、リード２１がプリント基板との
電気的導通を取るためのリード（ピン）として使用され
る位置（Ｂ−Ｂ´線に対応したピン位置）においては、
図１（Ｃ）に示されているように、リード２５はワイヤ
ボンディングされずにベアチップ２４と電気的に分離さ
れる。また、リード２５がプリント基板との電気的導通
を取るためのリード（ピン）として使用される位置（Ｃ
−Ｃ´線に対応したピン位置）においては、図１（Ｄ）
に示されているように、今度は、リード２１がワイヤボ
ンディングされずにベアチップ２３と電気的に分離され
ることになる。
電気的導通を取るためのリード（ピン）として使用され
る位置（Ｂ−Ｂ´線に対応したピン位置）においては、
図１（Ｃ）に示されているように、リード２５はワイヤ
ボンディングされずにベアチップ２４と電気的に分離さ
れる。また、リード２５がプリント基板との電気的導通
を取るためのリード（ピン）として使用される位置（Ｃ
−Ｃ´線に対応したピン位置）においては、図１（Ｄ）
に示されているように、今度は、リード２１がワイヤボ
ンディングされずにベアチップ２３と電気的に分離され
ることになる。
【００３２】次に、図２および図３を参照して、図１の
ＬＳＩパッケージの組み立て方法を説明する。
ＬＳＩパッケージの組み立て方法を説明する。
【００３３】まず、図２（Ａ）に示されているように、
図示のように加工された金型Ａの上に、リード２１とダ
イパッド２２とが一体形成されているリードフレームを
配置し、次いで、ダイパッド２２の表面上にダイシング
によって分離されたベアチップ２３をダイボンディング
する。
図示のように加工された金型Ａの上に、リード２１とダ
イパッド２２とが一体形成されているリードフレームを
配置し、次いで、ダイパッド２２の表面上にダイシング
によって分離されたベアチップ２３をダイボンディング
する。
【００３４】このダイボンディング工程は、例えば、次
のような手順で行なわれる。すなわち、まず、ダイパッ
ド２２の表面上にディスペンサなどによってペーストが
塗布される。次いで、ベアチップ２３がダイパッド２２
上に移動された後、加圧などによってダイパッド２２の
表面上に接着される。
のような手順で行なわれる。すなわち、まず、ダイパッ
ド２２の表面上にディスペンサなどによってペーストが
塗布される。次いで、ベアチップ２３がダイパッド２２
上に移動された後、加圧などによってダイパッド２２の
表面上に接着される。
【００３５】次に、図２（Ｂ）に示されているように、
ベアチップ２３のボンディングパッドとリード２１とを
アルミなどの極細線からなるボンディングワイヤ２６で
接続するワイヤボンディング工程を行なう。
ベアチップ２３のボンディングパッドとリード２１とを
アルミなどの極細線からなるボンディングワイヤ２６で
接続するワイヤボンディング工程を行なう。
【００３６】次いで、図２（Ｃ）に示されているよう
に、金型Ａの上に金型Ｂをかぶせて、リード２１を図示
のように屈曲させると共に、そのリード２１の余分な部
分をカットする。この後、樹脂注入ノズルから樹脂を注
入して、モールド封止を行なう。この場合、ダイパッド
２２の下側に位置する金型Ａの存在によってダイパッド
２２の裏面側周囲への樹脂の注入は防止される。
に、金型Ａの上に金型Ｂをかぶせて、リード２１を図示
のように屈曲させると共に、そのリード２１の余分な部
分をカットする。この後、樹脂注入ノズルから樹脂を注
入して、モールド封止を行なう。この場合、ダイパッド
２２の下側に位置する金型Ａの存在によってダイパッド
２２の裏面側周囲への樹脂の注入は防止される。
【００３７】次に、図２（Ｄ）に示されているように、
樹脂を硬化させ、金型Ａを取り外した後、基体全体を上
下反転させる。そして、上側に位置するダイパッド２２
の裏面側表面上にベアチップ２４をダイボンディングす
る。
樹脂を硬化させ、金型Ａを取り外した後、基体全体を上
下反転させる。そして、上側に位置するダイパッド２２
の裏面側表面上にベアチップ２４をダイボンディングす
る。
【００３８】次いで、図３（Ａ）に示されているよう
に、図示のような形状に予め加工されたリード２５を含
むリードフレームを配置し、ベアチップ２４のボンディ
ングパッドとリード２５とをアルミなどの極細線からな
るボンディングワイヤ２８で接続するワイヤボンディン
グ工程を行なう。
に、図示のような形状に予め加工されたリード２５を含
むリードフレームを配置し、ベアチップ２４のボンディ
ングパッドとリード２５とをアルミなどの極細線からな
るボンディングワイヤ２８で接続するワイヤボンディン
グ工程を行なう。
【００３９】この後、図３（Ｂ）に示されているよう
に、金型Ｃを図示のようにかぶせ、樹脂注入ノズルから
樹脂を注入してモールド封止を行なう。そして、樹脂を
硬化させ、図３（Ｃ）に示されているように金型Ｂおよ
びＣを取り外した後、バリ取り工程を行なう。
に、金型Ｃを図示のようにかぶせ、樹脂注入ノズルから
樹脂を注入してモールド封止を行なう。そして、樹脂を
硬化させ、図３（Ｃ）に示されているように金型Ｂおよ
びＣを取り外した後、バリ取り工程を行なう。
【００４０】このようにして、図１のパッケージ構造を
持つ２４ピンＳＯＰが組み立てられる。このパッケージ
組み立て方法によれば、ダイボンディング、ワイヤボン
ディング、モールド封止という通常のシングルパッケー
ジの組み立て工程を基体表面と裏面に対してそれぞれ行
なうだけで、ダイパット２２の両面にそれぞれベアチッ
プ２３，２４を配置した前述のマルチチップ構造を簡単
に実現できる。
持つ２４ピンＳＯＰが組み立てられる。このパッケージ
組み立て方法によれば、ダイボンディング、ワイヤボン
ディング、モールド封止という通常のシングルパッケー
ジの組み立て工程を基体表面と裏面に対してそれぞれ行
なうだけで、ダイパット２２の両面にそれぞれベアチッ
プ２３，２４を配置した前述のマルチチップ構造を簡単
に実現できる。
【００４１】尚、図１のパッケージ構造、および図２、
図３を参照して説明したパッケージ組み立て方法は、Ｓ
ＯＰのみならず、他の種々のパッケージにも同様にして
適用する事ができる。
図３を参照して説明したパッケージ組み立て方法は、Ｓ
ＯＰのみならず、他の種々のパッケージにも同様にして
適用する事ができる。
【００４２】図４には、図１のマルチチップモジュール
型ＬＳＩのパッケージ構造を、１６ピンＤＩＰ（Ｄｕａ
ｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）に適用した場合
が示されている。図４（Ａ）は２４ピンＤＩＰの上面
図、図４（Ｂ）は側面図、図４（Ｃ）は図４（Ａ）のＤ
−Ｄ´線に沿った断面図である。
型ＬＳＩのパッケージ構造を、１６ピンＤＩＰ（Ｄｕａ
ｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）に適用した場合
が示されている。図４（Ａ）は２４ピンＤＩＰの上面
図、図４（Ｂ）は側面図、図４（Ｃ）は図４（Ａ）のＤ
−Ｄ´線に沿った断面図である。
【００４３】また、図５には、図１のマルチチップモジ
ュール型ＬＳＩのパッケージ構造を、３２ピンＱＦＰ
（Ｑｕａｎｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に適用した
場合が示されている。図５（Ａ）は３２ピンＱＦＰの上
面図、図４（Ｂ）は側面図、図４（Ｃ）は図４（Ａ）の
Ｅ−Ｅ´線に沿った断面図である。
ュール型ＬＳＩのパッケージ構造を、３２ピンＱＦＰ
（Ｑｕａｎｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に適用した
場合が示されている。図５（Ａ）は３２ピンＱＦＰの上
面図、図４（Ｂ）は側面図、図４（Ｃ）は図４（Ａ）の
Ｅ−Ｅ´線に沿った断面図である。
【００４４】さらに、図１のパッケージ構造について
は、プラスチックパッケージだけでなく、ダイパッドを
持たないセラミックパッケージやテープキャリアパッケ
ージにも適用できる。
は、プラスチックパッケージだけでなく、ダイパッドを
持たないセラミックパッケージやテープキャリアパッケ
ージにも適用できる。
【００４５】この場合には、ダイパッドの代わりに絶縁
部材を用意し、この絶縁部材の表面上に第１のベアチッ
プを配置してそれを第１リードと接続し、絶縁部材の裏
面上に第２のベアチップを配置してそれを第２リードと
接続すればよい。
部材を用意し、この絶縁部材の表面上に第１のベアチッ
プを配置してそれを第１リードと接続し、絶縁部材の裏
面上に第２のベアチップを配置してそれを第２リードと
接続すればよい。
【００４６】
【発明の効果】以上説明したように、この発明によれ
ば、マルチチップモジュール内のチップ配置を改良して
２つのベアチップをダイパッドの表面および裏面にそれ
ぞれ対向配置したことにより、高密度実装に好適な小パ
ッケージ且つ高機能のマルチチップモジュール型ＬＳＩ
を実現できる。
ば、マルチチップモジュール内のチップ配置を改良して
２つのベアチップをダイパッドの表面および裏面にそれ
ぞれ対向配置したことにより、高密度実装に好適な小パ
ッケージ且つ高機能のマルチチップモジュール型ＬＳＩ
を実現できる。
【図１】この発明の一実施例に係るマルチチップモジュ
ール型ＬＳＩのパッケージ構造を示す図。
ール型ＬＳＩのパッケージ構造を示す図。
【図２】同実施例のマルチチップモジュール型ＬＳＩの
パッケージ組み立て工程の一部を説明するための断面
図。
パッケージ組み立て工程の一部を説明するための断面
図。
【図３】同実施例のマルチチップモジュール型ＬＳＩの
パッケージ組み立て工程の残りの工程を説明するための
断面図。
パッケージ組み立て工程の残りの工程を説明するための
断面図。
【図４】同実施例のマルチチップモジュール型ＬＳＩの
パッケージ構造を適用したＤＩＰの構造を示す図。
パッケージ構造を適用したＤＩＰの構造を示す図。
【図５】同実施例のマルチチップモジュール型ＬＳＩの
パッケージ構造を適用したＱＦＰの構造を示す図。
パッケージ構造を適用したＱＦＰの構造を示す図。
【図６】従来のシングルパッケージのパッケージ構造を
示す図。
示す図。
【図７】図６のシングルパッケージをプリント基板上に
実装した状態を示す図。
実装した状態を示す図。
２１…第１リード、２２…ダイパッド、２３…第１ベア
チップ、２４…第２ベアチップ、２５…第２リード、２
６…第１ボンディングワイヤ、２７…パッケージモール
ド、２８…第２ボンディングワイヤ。
チップ、２４…第２ベアチップ、２５…第２リード、２
６…第１ボンディングワイヤ、２７…パッケージモール
ド、２８…第２ボンディングワイヤ。
Claims (5)
- 【請求項１】 複数のチップを１個のパケージに封止し
て構成されるマルチチップモジュール型ＬＳＩにおい
て、 ダイパッドを有するリードフレームと、 このリードフレームの前記ダイパットの表面上に搭載さ
れた第１のベアチップと、 前記ダイパットの裏面上に搭載された第２のベアチップ
とを具備し、 前記ダイパットの両面にそれぞれベアチップを配置した
マルチチップ構造を有することを特徴とするマルチチッ
プモジュール型ＬＳＩ。 - 【請求項２】 前記第１のベアチップに接続され、前記
パッケージの側面から外部に導出された複数の第１リー
ド部材と、 前記第２のベアチップに接続され、前記パッケージの底
面から外部に導出された複数の第２リード部材とをさら
に具備し、 パッケージの側面と底面にプリント基板との電気的導通
を取るためのリードが配置された構造を有することを特
徴とする請求項１記載のマルチチップモジュール型ＬＳ
Ｉ。 - 【請求項３】 前記外部に導出された第１および第２の
リード部材は、前記パッケージの側端に沿って交互に並
んで同一列状に配置されていることを特徴とする請求項
２記載のマルチチップモジュール型ＬＳＩ。 - 【請求項４】 複数のチップを１個のパケージに封止し
て構成されるマルチチップモジュール型ＬＳＩにおい
て、 絶縁部材と、 この絶縁部材の表面上に配置され、第１のテープキャリ
アパッケージのインナーリードと接続される第１のベア
チップと、 前記絶縁部材の裏面上に配置され、第２のテープキャリ
アパッケージのインナーリードと接続される第２のベア
チップとを具備することを特徴とするマルチチップモジ
ュール型ＬＳＩ。 - 【請求項５】 複数のチップを１個のパケージに封止し
て構成されるマルチチップモジュール型ＬＳＩのパッケ
ージ組み立て方法において、 リードフレームのダイパッド表面上に第１のベアチップ
をダイボンディングし、 前記リードフレームのインナーリードと前記第１のベア
チップとをワイヤーボンディングし、 前記ダイパッドの裏面側近傍の領域に樹脂が注入されな
いようにその領域を保護した状態でモールド封止を行な
い、 前記モールド封止された基体を上下反転して、前記ダイ
パッドの裏面上に第２のベアチップをダイボンディング
し、 前記基体上にリードフレームを配置して、そのリードフ
レームのインナーリードと前記第２のベアチップとをワ
イヤーボンディングし、 前記ダイパッドの裏面側近傍の領域に樹脂を注入するた
めのモールド封止を行なうことを特徴とするパッケージ
組み立て方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7078827A JPH08279590A (ja) | 1995-04-04 | 1995-04-04 | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7078827A JPH08279590A (ja) | 1995-04-04 | 1995-04-04 | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279590A true JPH08279590A (ja) | 1996-10-22 |
Family
ID=13672671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7078827A Pending JPH08279590A (ja) | 1995-04-04 | 1995-04-04 | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279590A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040218A (ko) * | 1998-12-17 | 2000-07-05 | 윤종용 | 멀티 칩 패키지 |
| US6538310B2 (en) | 2000-03-15 | 2003-03-25 | Nec Corporation | LSI package with internal wire patterns to connect and mount bare chip to substrate |
| US7145223B2 (en) | 2002-05-22 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
-
1995
- 1995-04-04 JP JP7078827A patent/JPH08279590A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040218A (ko) * | 1998-12-17 | 2000-07-05 | 윤종용 | 멀티 칩 패키지 |
| US6538310B2 (en) | 2000-03-15 | 2003-03-25 | Nec Corporation | LSI package with internal wire patterns to connect and mount bare chip to substrate |
| US6653168B2 (en) | 2000-03-15 | 2003-11-25 | Nec Corporation | LSI package and internal connecting method used therefor |
| US7145223B2 (en) | 2002-05-22 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6359340B1 (en) | Multichip module having a stacked chip arrangement | |
| US6461897B2 (en) | Multichip module having a stacked chip arrangement | |
| KR100280762B1 (ko) | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| JP4808408B2 (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| KR20050071637A (ko) | 광 센서 패키지 | |
| US7598123B2 (en) | Semiconductor component and method of manufacture | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US6037661A (en) | Multichip module | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| US20020140073A1 (en) | Multichip module | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JPS61137335A (ja) | 半導体装置 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08279590A (ja) | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 | |
| JP2682200B2 (ja) | 半導体装置 | |
| CN111276407B (zh) | 半导体封装结构及其制作方法 | |
| JPH05109976A (ja) | 半導体装置 | |
| JP2003347504A (ja) | 半導体装置及びその製造方法 | |
| JP2001127244A (ja) | マルチチップ半導体装置およびその製造方法 | |
| KR100192395B1 (ko) | 다층 패키지 구조 및 제조방법 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 |