JPH0485878A

JPH0485878A - 半導体装置

Info

Publication number: JPH0485878A
Application number: JP2198797A
Authority: JP
Inventors: Koji Kato; 加藤　晃次
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-07-26
Filing date: 1990-07-26
Publication date: 1992-03-18
Also published as: EP0495114A4; EP0495114A1; WO1992002051A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、強誘電体を用いた半導体装置、特に電気的に
書き換え可能な、不揮発性の半導体記憶装置に関するも
のである。

［発明の概要］本発明は、強誘電体膜を用いた、メモリの構造において
、半導体基板上に形成されたソース、ドレインとなる高
濃度拡散層上に、強誘電体を挟む電極のうちいずれか一
方もしくは両方を、酸化物導電体とすることにより、強
誘電体膜を半導体基板上に集積化させ、情報の書換え回
数に優れた不揮発性メモリを得るようにしたものである
。

［従来の技術］従来の半導体不揮発性メモリとしては、絶縁ゲート中の
トラップまたは浮遊ゲートにシリコン基板からの電荷を
注入することによりシリコン基板の表面ポテンシャルが
変調される現象を用いた、ＭＩＳ型トシトランジスタ一
般に使用されており、ＥＦＲＯＭ　（紫外線消去型不揮
発性メモリ）やＥＥＰＲＯＭ　（電気的書き換え可能型
不揮発性メモリ）などとして実用化されている。

［発明が解決しようとする課題］しかしこれらの不揮発性メモリは、情報の書き換え電圧
が、通常約２０Ｖ前後と高いことや、書き換え時間が非
常に長い（例えばＥＥＰＲＯＭの場合数＋ｍ５ｅｃ）な
どの欠点を有す。また、情報の書き換え回数が、約１０
５回程度であり、非常に少なく、繰り返し使用する場合
には問題が多い。

電気的に分極が反転可能である強誘電体を用いた、不揮
発性メモリについては、書き込み時間と読み出し時間が
原理的にほぼ同じであり、また電源を切っても分極は保
持されるため、理想的な不揮発性メモリとなる可能性を
有する。このような強誘電体を用いた不揮発性メモリに
ついては、例えば米国特許４１４９３０２の様に、シリ
コン基板上に強誘電体からなるキャパシタを集積した構
造や、米国特許３８３２７００のようにＭ　Ｉ　Ｓ型ト
ランジスタのケート部分に強誘電体膜を配置した不揮発
性メモリなどの提案がなされている。しかし、実際には
、強誘電体キャパシタが集積化に適さなかったり、信頼
性が低かったりしたために実用化には、いまだ至ってい
ない。そこで本発明はこのような課題を解決するもので
、その目的とする所は、強誘電体キャパシタの電極の酸
素アニールに対する信頼性を向上し、優れた不揮発性半
導体記憶装置を提供する所にある。

［課題を解決するための手段］本発明の半導体記憶装置は、強誘電体を用いたキャパシ
タの電極として、酸化物導電体を有することを特徴とす
る。

［実施例］第１図は本発明の実施例による、半導体記憶装置の断面
図である。

第２図は本発明の実施例による、半導体記憶装置の主要
工程断面図である。

第３図は従来の技術による、半導体記憶装置の断面図で
ある。

１は半導体基板を示し、２は素子分ｌａ膜を示し、３．
４はｎ型拡散層によるソース、ドレイン領域を示し、５
はゲート膜を示し、６はゲート電極を示し、７は眉間絶
縁膜を示し、８は接続穴（以下、コンタクトホールと称
す）を示し、９は下部電極バリアメタル層を示し、１０
は下部電極を示し、１１は強誘電体膜を示し、１２は上
部１ｉ極を示し、１３は層間絶縁膜を示し、１４は上部
電極の配線層を示し、１５は金属を用いた上部電極を示
し、１６は金属を用いた下部電極を示す。

さて、従来の強誘電体膜を用いた、不揮発性メモリの構
造としては、第３図の如く、メモリセルのキャパシタの
電極には、例えば白金などの金属電極１５、及び１６と
、例えばチタンや窒化チタンなどのバリアメタル９を用
いていた。この様な構造でつくられた不揮発性メモリは
、例えば、６００℃の酸素雰囲気中で１時間アニールす
ると、例えば白金などの金属下部電極１６に剥離が起こ
った。この原因を詳細に調べてみると、例えばチタンや
窒化チタンなどのバリアメタル９が酸化していることが
解った。そこで、本実施例のように、例えばＩＴＯ（酸
化インジウム、及び酸化錫の混合物）などの酸化物導電
体を、少なくとも下部電極として用いることにより、酸
素の拡散を遮断することができるため、例えば上記のよ
うなアニルの後でも、例えばチタンや窒化チタンなどの
バリアメタルの酸化がおきることはなかった。また、こ
の効果は上部、及び下部両方の電極を、例えばＩＴＯな
どの酸化物導電体とすることによっても、実現されるこ
とはいうまでもない。

以下第２図に従い、本発明の半導体装置を説明する。こ
こでは説明の都合上、ｐ型Ｓｉ基板上に作られたＭＯＳ
）ランジスタのソース、或はドレインに、本発明のキャ
パシタを接続した例につき説明する。

（第２図（ａ））　　１は、例えば、ｐ型のＳｉ基板で
あり、例えば２０Ω・Ｃｍの比抵抗の基板を用いる。２
は素子分離用の絶縁膜であり、例えばＬＯＣＯ３法によ
り、約６００ＯＡ形成する。

６はゲート電極となる、例えばポリＳｉであり、例えば
４０００Ａの膜厚で形成する。３と４はＭＯＳトランジ
スタのソース、−ドレインとなるｎ型拡散層であり、例
えばイオン注入法により、リンを４ｘｌＯ１５ｃｍ−２
注入することにより形成する。

５はゲート膜であり、例えば３００Ａの厚みに形成する
。７はゲート電極と、下部電極を分離するための層間絶
縁膜であり、例えばＳｉＣ２を例えば気相成長法により
、例えば６０００Ａ形成する。

８は７に設けられた、４と下部電極バリアメタル層９と
のコンタクトホールである。ここまでの工程においては
、従来技術を用いて製造することは十分に可能である。

（第２図（ｂ））　次に強誘電体膜の下部電極バリアメ
タル層として、９の如く、例えばＴｉを、例えばスパッ
タ法により、例えば５００人形成する。そして、下部電
極９として、例えばＩＴＯを、例えば３０００Ａ形成し
、従来技術である露光技術を用いて、所定のパターンを
形成する。次に、強誘電体膜１１として、例えば、Ｐｂ
ＴｉＯ３を、例えばスパッタ法により、例えば５０００
Ａ形成し、例えば０２雰囲気中で６００’　Ｃで、１時
間アニールする。

次に上部電極１２として、例えばＩＴＯを、例えば３０
００Ａ、例えばスパッタ法により形成する。次に、１１
の強誘電体膜と、１２の上部電極を、従来の露光技術を
用い、所定のパターンに形成する。

（第２図（ｃ））　　１３は下部電極１０と、上部電極
１２と配線層１４とを分離するための層間絶縁膜であり
、例えばＳｉＣ２を例えば気相成長法により、例えば６
０００Ａ形成する。

次に、従来の露光技術により、上部電極１２と配線層１
４とのコンタクトホールを形成し、配線層１４として、
例えばＡ１を、例えば５０００Ａ、例えばスパッタ法に
より形成する。最後に、従来の露光技術を用い、配線層
１４のパターンを形成し、本発明の構造を得る。

［発明の効果］以上述べてきたように、本発明の半導体装置によれば、
強誘電体キャパシタの電極に、酸化物導電体を用いたた
め、酸素雰囲気中でのアニールによる、電極下地材料の
酸化をに伴う、信頼性の低下を防ぐことが可能となり、
優れた半導体記憶装置を提供することができるという効
果を有する。

【図面の簡単な説明】

第１１］は、本発明の実施例による、半導体装置の断面
図で゛ある。第２図（ａ）〜（Ｃ）は、本発明の実施例による、半導
体装置の主要工程断面図である。第３図は従来の技術による、半導体装置の断面図である
。１・２・３．４・５・６・７・８・９・１０・１１・１２・１３・１４・１５・１６・・Ｓｉ基板・素子分離膜・ｎ型拡散層・ゲート膜・ゲート電極・層間絶縁膜・コンタクトホール・下部電極バリアメタル層・下部電極・強誘電体膜・上部電極・層間絶縁膜・配線層・金属上部電極・金属下部電極第第＼図図第図

Claims

【特許請求の範囲】

（１）強誘電体膜が、能動素子が形成された同一半導体
基板上に強誘電体膜を挟むように形成された電極を介し
て集積された半導体装置において、前記強誘電体膜を挟
むように形成された２つの電極のうち、一方もしくは両
方の電極が酸化物導電体であることを特徴とする半導体
装置。
（２）前記酸化物導電体が、ＩＴＯ（酸化インジウム、
酸化すずの混晶）、酸化ルテニウム、酸化レニウム、酸
化タングステン、酸化クロム、酸化モリブデンのうちい
ずれかを主成分とすることを特徴とする、請求項（１）
記載の半導体装置。