JP3270020B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3270020B2 JP3270020B2 JP11147799A JP11147799A JP3270020B2 JP 3270020 B2 JP3270020 B2 JP 3270020B2 JP 11147799 A JP11147799 A JP 11147799A JP 11147799 A JP11147799 A JP 11147799A JP 3270020 B2 JP3270020 B2 JP 3270020B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- ferroelectric
- sin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体を用い
た、メモリ、その中でも特に電気的に書き換え可能な不
揮発性メモリの構造に関するものである。
た、メモリ、その中でも特に電気的に書き換え可能な不
揮発性メモリの構造に関するものである。
【０００２】〔発明の概要〕本発明は、強誘電体膜を用
いた、キャパシタを半導体基板上に集積したメモリの構
造において、半導体基板上に形成されたトランジスタな
どの能動素子と、強誘電体からなるキャパシタとの間に
主成分がＳｉＮからなる絶縁膜を形成したことにより、
トランジスタ特性の優れ、かつ強誘電体キャパシタの比
誘電率などの特性の優れたメモリを得るようにしたもの
である。
いた、キャパシタを半導体基板上に集積したメモリの構
造において、半導体基板上に形成されたトランジスタな
どの能動素子と、強誘電体からなるキャパシタとの間に
主成分がＳｉＮからなる絶縁膜を形成したことにより、
トランジスタ特性の優れ、かつ強誘電体キャパシタの比
誘電率などの特性の優れたメモリを得るようにしたもの
である。
【０００３】
【従来の技術】従来の半導体不揮発性メモリとしては、
絶縁ゲート中のトラップまたは浮遊ゲートにシリコン基
板からの電荷を注入することによりシリコン基板の表面
ポテンシャルが変調される現象を用いた、ＭＩＳ型トラ
ンジスタが一般に使用されており、ＥＰＲＯＭ（紫外線
消去型不揮発性メモリ）やＥＥＰＲＯＭ（電気的書き換
え可能型不揮発性メモリ）などとして実用化されてい
る。
絶縁ゲート中のトラップまたは浮遊ゲートにシリコン基
板からの電荷を注入することによりシリコン基板の表面
ポテンシャルが変調される現象を用いた、ＭＩＳ型トラ
ンジスタが一般に使用されており、ＥＰＲＯＭ（紫外線
消去型不揮発性メモリ）やＥＥＰＲＯＭ（電気的書き換
え可能型不揮発性メモリ）などとして実用化されてい
る。
【０００４】
【発明が解決しようとする課題】しかしこれらの不揮発
性メモリは、情報書き換え電圧が、通常約２０Ｖ前後と
高いことや、書き換え時間が非常に長い（例えばＥＥＰ
ＲＯＭの場合数十ｍSEC）などの欠点を有す。また、情
報の書き換え回数が、約１０5 回程度であり、非常に少
なく、繰り返し使用する場合には問題が多い。
性メモリは、情報書き換え電圧が、通常約２０Ｖ前後と
高いことや、書き換え時間が非常に長い（例えばＥＥＰ
ＲＯＭの場合数十ｍSEC）などの欠点を有す。また、情
報の書き換え回数が、約１０5 回程度であり、非常に少
なく、繰り返し使用する場合には問題が多い。
【０００５】電気的に分極が反転可能である強誘電体を
用いた不揮発性メモリについては、書き込み時間と読み
出し時間が原理的にほぼ同じであり、また電源を切って
も分極は保持されるため、理想的な不揮発性メモリとな
る可能性を有する。このような強誘電体を用いた不揮発
性メモリについては、例えば米国特許４１４９３０２の
様に、シリコン基板上に強誘電体からなるキャパシタを
集積した構造や、米国特許３８３２７００のようにＭＩ
Ｓ型トランジスタのゲート部分に強誘電体膜を配置した
不揮発性メモリなどの提案がなされている。また、最近
では、第3図において、ＭＯＳ型半導体装置に積層した
構造の不揮発性メモリがＩＥＤＭ‘８７ＰＰ・８５０−
８５１に提案されている。第3図において、３０１はＰ
型Ｓｉ基板であり、３０２は素子分離用のＬＯＣＯＳ酸
化膜、３０３はソースとなるＮ型拡散層であり、３０４
はドレインとなるＮ型拡散層である。３０５はゲート電
極であり、３０６は層間絶縁膜である。３０８はゲート
絶縁膜である。３０９が強誘電体膜であり、電極３１０
と３１１により挟まれ、キャパシタを構成している。３
０７は第２層間絶縁膜であり、３１２が配線電極となる
Ａｌである。さて、このような構造の強誘電体メモリに
おいて、強誘電体の特性を向上させるため、酸素を含む
雰囲気中でアニールをする必要がある。このような酸素
アニールを行うと、トランジスタのしきい値電圧などの
特性の変動が起こる。そこで、本発明はこのような課題
を解決するもので、その目的とするところは、強誘電体
の特性の向上のために酸素アニールをしてもトランジス
タなどの特性の変動のない強誘電体メモリ、特に不揮発
性メモリを提供するところにある。
用いた不揮発性メモリについては、書き込み時間と読み
出し時間が原理的にほぼ同じであり、また電源を切って
も分極は保持されるため、理想的な不揮発性メモリとな
る可能性を有する。このような強誘電体を用いた不揮発
性メモリについては、例えば米国特許４１４９３０２の
様に、シリコン基板上に強誘電体からなるキャパシタを
集積した構造や、米国特許３８３２７００のようにＭＩ
Ｓ型トランジスタのゲート部分に強誘電体膜を配置した
不揮発性メモリなどの提案がなされている。また、最近
では、第3図において、ＭＯＳ型半導体装置に積層した
構造の不揮発性メモリがＩＥＤＭ‘８７ＰＰ・８５０−
８５１に提案されている。第3図において、３０１はＰ
型Ｓｉ基板であり、３０２は素子分離用のＬＯＣＯＳ酸
化膜、３０３はソースとなるＮ型拡散層であり、３０４
はドレインとなるＮ型拡散層である。３０５はゲート電
極であり、３０６は層間絶縁膜である。３０８はゲート
絶縁膜である。３０９が強誘電体膜であり、電極３１０
と３１１により挟まれ、キャパシタを構成している。３
０７は第２層間絶縁膜であり、３１２が配線電極となる
Ａｌである。さて、このような構造の強誘電体メモリに
おいて、強誘電体の特性を向上させるため、酸素を含む
雰囲気中でアニールをする必要がある。このような酸素
アニールを行うと、トランジスタのしきい値電圧などの
特性の変動が起こる。そこで、本発明はこのような課題
を解決するもので、その目的とするところは、強誘電体
の特性の向上のために酸素アニールをしてもトランジス
タなどの特性の変動のない強誘電体メモリ、特に不揮発
性メモリを提供するところにある。
【０００６】
【課題を解決するための手段】本発明の請求項１にかか
る半導体装置は、上部電極と下部電極の一対の電極に強
誘電体膜が挟まれてなるキャパシタが、能動素子が形成
された同一半導体基板上に集積された半導体装置におい
て、前記能動素子の上方に形成され、主成分がＳｉＮか
らなる第一絶縁膜と、前記第一絶縁膜上に形成され、主
成分がＳｉＯ２からなる第二絶縁膜と、前記第二絶縁膜
上に形成された前記下部電極を有することを特徴とす
る。また、本発明の請求項２にかかる半導体装置は、前
記下部電極はＰｔ、Ａｌ、ＭｏＳｉ、ＷＳｉのいずれか
からなることを特徴とする。また、本発明の請求項３に
かかる半導体装置は、前記主成分がＳｉＮからなる第一
絶縁膜が酸素を含むことを特徴とする。また、本発明の
請求項４にかかる半導体装置は、前記能動素子と前記キ
ャパシタとが厚み方向において積層構造をなすことを特
徴とする。
る半導体装置は、上部電極と下部電極の一対の電極に強
誘電体膜が挟まれてなるキャパシタが、能動素子が形成
された同一半導体基板上に集積された半導体装置におい
て、前記能動素子の上方に形成され、主成分がＳｉＮか
らなる第一絶縁膜と、前記第一絶縁膜上に形成され、主
成分がＳｉＯ２からなる第二絶縁膜と、前記第二絶縁膜
上に形成された前記下部電極を有することを特徴とす
る。また、本発明の請求項２にかかる半導体装置は、前
記下部電極はＰｔ、Ａｌ、ＭｏＳｉ、ＷＳｉのいずれか
からなることを特徴とする。また、本発明の請求項３に
かかる半導体装置は、前記主成分がＳｉＮからなる第一
絶縁膜が酸素を含むことを特徴とする。また、本発明の
請求項４にかかる半導体装置は、前記能動素子と前記キ
ャパシタとが厚み方向において積層構造をなすことを特
徴とする。
【０００７】
【発明の実施の形態】図１は、本発明の半導体装置の一
実施例における主要断面図である。以下、図１におい
て、本発明の半導体装置を説明する。ここでは説明の都
合上Ｓｉ基板を用い、Ｎチャンネルトランジスタを用い
た例につき説明する。
実施例における主要断面図である。以下、図１におい
て、本発明の半導体装置を説明する。ここでは説明の都
合上Ｓｉ基板を用い、Ｎチャンネルトランジスタを用い
た例につき説明する。
【０００８】１０１はＰ型Ｓｉ基板であり、例えば２０
０ｈｍ・ｃｍの比抵抗のウエハを用いる。１０２は素子
分離用の絶縁膜であり、例えば、従来技術であるＬＯＣ
ＯＳ法により酸化膜を６０００Ａ形成する。１０３はソ
ースとなるＮ型拡散層であり、例えばリンを８０Ｋｅｖ
５Ｅ１５ｃｍ−２イオン注入することにより形成する。
１０４はドレインとなるＮ型拡散層であり、１０３と同
時にイオン注入により形成する。１０５はゲート電極で
あり、例えばリンでドープされたポリＳｉを用いる。１
０８はゲート電極であり、例えば熱酸化法により、Ｓｉ
Ｏ2膜を２５０Ａ形成する。１０９が強誘電であるＰｂ
Ｔｉｏ3 、ＰＺＴ（ＰｂＺｒＯ3、ＰｂＴｉＯ3、ＰＬＺＴ
（Ｌａ、ＰｂＺｒＯ3、ＰｂＴｉＯ3 ）であり、例えば
スパッタ法などにより形成する。１１１は強誘電体膜の
電極うちの一方の電極（以下、下部電極とよぶ）で有
り、例えばＰｔ、Ａｌ、ＭｏＳｉ、ＷＳｉなどであり、
スパッタ法で形成する。１１０は強誘電体膜の電極のう
ちもう一方の電極（以下、上部電極という）で有り、例
えばＰｔ、Ａｌ、ＭｏＳｉ、ＷＳｉなどであり、例えば
スパッタ法で形成する。１０６と１０７は層間絶縁膜で
あり、例えば気相成長法によりＳｉＯ2膜をそれぞれ３
０００Ａ形成する。１１３が本発明の要旨によるＳｉＮ
を主成分とする絶縁膜（第一絶縁膜）であり、図１の場
合には、１１１の下部電極と１０６の層間絶縁膜の間
に、気相成長法により形成する。１１２は１０３のソー
ス拡散層と１１０の上部電極を接続する配線電極であ
り、例えばＡｌで形成する。なお、この１１２の配線電
極はその他の配線、例えばＭＯＳトランジスタ間の接続
に使っても良い。
０ｈｍ・ｃｍの比抵抗のウエハを用いる。１０２は素子
分離用の絶縁膜であり、例えば、従来技術であるＬＯＣ
ＯＳ法により酸化膜を６０００Ａ形成する。１０３はソ
ースとなるＮ型拡散層であり、例えばリンを８０Ｋｅｖ
５Ｅ１５ｃｍ−２イオン注入することにより形成する。
１０４はドレインとなるＮ型拡散層であり、１０３と同
時にイオン注入により形成する。１０５はゲート電極で
あり、例えばリンでドープされたポリＳｉを用いる。１
０８はゲート電極であり、例えば熱酸化法により、Ｓｉ
Ｏ2膜を２５０Ａ形成する。１０９が強誘電であるＰｂ
Ｔｉｏ3 、ＰＺＴ（ＰｂＺｒＯ3、ＰｂＴｉＯ3、ＰＬＺＴ
（Ｌａ、ＰｂＺｒＯ3、ＰｂＴｉＯ3 ）であり、例えば
スパッタ法などにより形成する。１１１は強誘電体膜の
電極うちの一方の電極（以下、下部電極とよぶ）で有
り、例えばＰｔ、Ａｌ、ＭｏＳｉ、ＷＳｉなどであり、
スパッタ法で形成する。１１０は強誘電体膜の電極のう
ちもう一方の電極（以下、上部電極という）で有り、例
えばＰｔ、Ａｌ、ＭｏＳｉ、ＷＳｉなどであり、例えば
スパッタ法で形成する。１０６と１０７は層間絶縁膜で
あり、例えば気相成長法によりＳｉＯ2膜をそれぞれ３
０００Ａ形成する。１１３が本発明の要旨によるＳｉＮ
を主成分とする絶縁膜（第一絶縁膜）であり、図１の場
合には、１１１の下部電極と１０６の層間絶縁膜の間
に、気相成長法により形成する。１１２は１０３のソー
ス拡散層と１１０の上部電極を接続する配線電極であ
り、例えばＡｌで形成する。なお、この１１２の配線電
極はその他の配線、例えばＭＯＳトランジスタ間の接続
に使っても良い。
【０００９】さて、本発明の作用で圧が、図１のような
構造にすることにより、強誘電体のキャパシタを形成
後、酸素を含む雰囲気中でアニールした場合でも、酸素
は１１３のＳｉＮで阻止され、ＳｉＮの下のＭＯＳトラ
ンジスタには影響がでなくなり、例えばＭＯＳトランジ
スタのしきい値電圧もアニール前と変化がない値が得ら
れた。
構造にすることにより、強誘電体のキャパシタを形成
後、酸素を含む雰囲気中でアニールした場合でも、酸素
は１１３のＳｉＮで阻止され、ＳｉＮの下のＭＯＳトラ
ンジスタには影響がでなくなり、例えばＭＯＳトランジ
スタのしきい値電圧もアニール前と変化がない値が得ら
れた。
【００１０】図２は本発明の半導体装置の他の実施例に
おける主要断面図である。
おける主要断面図である。
【００１１】図２の実施例は図１の実施例を比較した場
合の特徴は、１０７の層間絶縁膜と、１１３のＳｉＮ膜
を主成分とする絶縁膜（第一絶縁膜）との間にさらに２
０１のＳｉＯ2を主成分とする絶縁膜（第二絶縁膜）を
形成している点にある。
合の特徴は、１０７の層間絶縁膜と、１１３のＳｉＮ膜
を主成分とする絶縁膜（第一絶縁膜）との間にさらに２
０１のＳｉＯ2を主成分とする絶縁膜（第二絶縁膜）を
形成している点にある。
【００１２】図１において、１１１の下部電極は１１３
のＳｉＮを主成分とする絶縁膜（第一絶縁膜）と直接接
していたため、アニール条件によっては、ＳｉＮのスト
レスにより剥がれなどの問題が発生した。図２のように
下部電極とＳＩＮの間にＳｉＯ2を主成分とする絶縁膜
（第二絶縁膜）を挟むことにより、本発明の効果、即
ち、酸素を含む雰囲気中でアニールしてもＭＯＳトラン
ジスタの特性がかわらず、かつ、剥がれなどの問題は解
決された。
のＳｉＮを主成分とする絶縁膜（第一絶縁膜）と直接接
していたため、アニール条件によっては、ＳｉＮのスト
レスにより剥がれなどの問題が発生した。図２のように
下部電極とＳＩＮの間にＳｉＯ2を主成分とする絶縁膜
（第二絶縁膜）を挟むことにより、本発明の効果、即
ち、酸素を含む雰囲気中でアニールしてもＭＯＳトラン
ジスタの特性がかわらず、かつ、剥がれなどの問題は解
決された。
【００１３】
【発明の効果】本発明のように、強誘電体膜からなるキ
ャパシタが、集積された半導体装置において、トランジ
スタなどの能動素子と、強誘電体からなるキャパシタと
の間に、主成分がＳｉＮからなる絶縁膜を形成すること
により、強誘電体膜の特性の向上のために酸素アニール
を行ってもトランジスタなどの特性の変動のない半導体
装置が得られるという効果を有する。
ャパシタが、集積された半導体装置において、トランジ
スタなどの能動素子と、強誘電体からなるキャパシタと
の間に、主成分がＳｉＮからなる絶縁膜を形成すること
により、強誘電体膜の特性の向上のために酸素アニール
を行ってもトランジスタなどの特性の変動のない半導体
装置が得られるという効果を有する。
【図１】本発明の半導体装置の一実施例のおける主要断
面図。
面図。
【図２】本発明の半導体装置のための実施例における主
要断面図。
要断面図。
【図３】従来の半導体装置における主要断面図。
１０１、３０１・・・Ｓｉ基板 １０２、３０２・・・素子分離絶縁膜 １０３、３０３・・・ソース拡散層 １０４、３０４・・・ドレイン拡散層 １０５、３０５・・・ゲート電極 １０６、１０７、３０６、３０７・・・層間絶縁膜 １０８、３０８・・・ゲート電極 １０９、３０９・・・強誘電体膜 １１０、３１０・・・上部電極 １１１、３１１・・・下部電極 １１２、３１２・・・配線電極 １１３・・・ＳｉＮ膜 ２０１・・・ＳｉＯ2膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792
Claims (4)
- 【請求項１】 上部電極と下部電極の一対の電極に強誘
電体膜が挟まれてなるキャパシタが、能動素子が形成さ
れた同一半導体基板上に集積された半導体装置におい
て、 前記能動素子の上方に形成され、主成分がＳｉＮからな
る第一絶縁膜と、 前記第一絶縁膜上に形成され、主成分がＳｉＯ２からな
る第二絶縁膜と、 前記第二絶縁膜上に形成された前記下部電極を有するこ
とを特徴とする半導体装置。 - 【請求項２】 前記下部電極はＰｔ、Ａｌ、ＭｏＳｉ、
ＷＳｉのいずれかからなることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記主成分がＳｉＮからなる第一絶縁膜
が酸素を含むことを特徴とする請求項１乃至２に記載の
半導体装置。 - 【請求項４】 前記能動素子と前記キャパシタとが厚み
方向において積層構造をなすことを特徴とする請求項１
乃至３のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11147799A JP3270020B2 (ja) | 1999-04-19 | 1999-04-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11147799A JP3270020B2 (ja) | 1999-04-19 | 1999-04-19 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02208965A Division JP3111416B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11139219A Division JPH11354730A (ja) | 1999-05-19 | 1999-05-19 | 半導体装置 |
| JP13922099A Division JP3387850B2 (ja) | 1999-05-19 | 1999-05-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330392A JPH11330392A (ja) | 1999-11-30 |
| JP3270020B2 true JP3270020B2 (ja) | 2002-04-02 |
Family
ID=14562257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11147799A Expired - Lifetime JP3270020B2 (ja) | 1999-04-19 | 1999-04-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3270020B2 (ja) |
-
1999
- 1999-04-19 JP JP11147799A patent/JP3270020B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330392A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092140B2 (ja) | 半導体装置の製造方法 | |
| JPH04158570A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH1022466A (ja) | 強誘電体不揮発性メモリ・セルおよびメモリ・セルの形成方法 | |
| JPH0590606A (ja) | 半導体装置 | |
| JPH02232973A (ja) | 半導体装置 | |
| JP3387850B2 (ja) | 半導体装置の製造方法 | |
| JP3270020B2 (ja) | 半導体装置 | |
| JP3345781B2 (ja) | 半導体装置の製造方法 | |
| JP3111416B2 (ja) | 半導体装置 | |
| JP3120477B2 (ja) | 半導体装置 | |
| JPH0319372A (ja) | 半導体装置 | |
| JPH11354730A (ja) | 半導体装置 | |
| WO1992002047A1 (en) | Semiconductor device and its manufacturing method | |
| JP3079542B2 (ja) | 半導体装置の製造方法 | |
| WO1992002049A1 (en) | Semiconductor device | |
| JPH08148589A (ja) | 半導体装置およびその製造方法 | |
| JPH1154636A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2918098B2 (ja) | 半導体不揮発性メモリ | |
| JPH02307275A (ja) | 半導体装置 | |
| JPH11330275A (ja) | 半導体装置およびその製造方法 | |
| JP2000082793A (ja) | 半導体装置の製造方法 | |
| WO1992007383A1 (en) | Semiconductor device | |
| JP4459335B2 (ja) | 強誘電体トランジスタ型不揮発性記憶素子とその製造方法 | |
| JPH0513708A (ja) | 半導体装置 | |
| JPH0493065A (ja) | 半導体装置の構造及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |