JPH0478181B2 - - Google Patents
Info
- Publication number
- JPH0478181B2 JPH0478181B2 JP25797186A JP25797186A JPH0478181B2 JP H0478181 B2 JPH0478181 B2 JP H0478181B2 JP 25797186 A JP25797186 A JP 25797186A JP 25797186 A JP25797186 A JP 25797186A JP H0478181 B2 JPH0478181 B2 JP H0478181B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- conductor
- forming
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 63
- 239000000919 ceramic Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 229920001721 polyimide Polymers 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000009719 polyimide resin Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000007639 printing Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は配線基板およびその製造方法に係り、
特にハイブリツドIC用の多層配線基板およびそ
の製造方法に関する。
特にハイブリツドIC用の多層配線基板およびそ
の製造方法に関する。
(従来の技術)
近年、電子機器の小型軽量化、多機能化、高速
化、高信頼化等の要求の高まりに伴ない、アルミ
ナ等のセラミツクの多層配線基板上にICチツプ
や抵抗、コンデンサのようなチツプ部品を多数搭
載し、全体を金属製キヤツプで気密に封止した構
造のハイブリツドICが多用されてきている。
化、高信頼化等の要求の高まりに伴ない、アルミ
ナ等のセラミツクの多層配線基板上にICチツプ
や抵抗、コンデンサのようなチツプ部品を多数搭
載し、全体を金属製キヤツプで気密に封止した構
造のハイブリツドICが多用されてきている。
そしてこのハイブリツドICに用いられるセラ
ミツク多層配線基板は、通常グリーンシート法、
厚膜、あるいは厚膜薄膜混成法のいずれかの方法
により、製造されている。
ミツク多層配線基板は、通常グリーンシート法、
厚膜、あるいは厚膜薄膜混成法のいずれかの方法
により、製造されている。
しかしながらこのようなセラミツク多層配線基
板は、絶縁体層が比較的大きな誘電率(ε)を有
するセラミツク(ε=8〜10)や結晶化ガラス
(ε=9〜20)で構成されているため、配線の浮
遊容量をあまり低く抑えることができず、搭載さ
れた素子の高速動作化を阻んでいる。
板は、絶縁体層が比較的大きな誘電率(ε)を有
するセラミツク(ε=8〜10)や結晶化ガラス
(ε=9〜20)で構成されているため、配線の浮
遊容量をあまり低く抑えることができず、搭載さ
れた素子の高速動作化を阻んでいる。
そこでこのような問題に対処するために最近高
速素子搭載用の配線基板として銅−ポリイミド多
層配線基板が開発されつつある。この配線基板
は、第4図に示すように厚さが1μm〜10μm程度
の薄膜導体パターン1とポリイミド層2とをセラ
ミツク基板3上に積層した構造を有し、次のよう
にして製造されている。
速素子搭載用の配線基板として銅−ポリイミド多
層配線基板が開発されつつある。この配線基板
は、第4図に示すように厚さが1μm〜10μm程度
の薄膜導体パターン1とポリイミド層2とをセラ
ミツク基板3上に積層した構造を有し、次のよう
にして製造されている。
すなわち、蒸着或いはスパツタリングにより銅
を主導体とした2ないし3種の導体の層をセラミ
ツク基板3の全面に形成させて後フオトリソグラ
フイ等により不要部分をエツチングし薄膜導体パ
ターン1を形成する第1の工程と、ポリイミドを
スピンコート乾燥した後、フオトリソグラフイに
より上下の導体パターン1間を電気的に接続する
通孔4を形成する第2の工程とを、繰返すことに
より製造されている。
を主導体とした2ないし3種の導体の層をセラミ
ツク基板3の全面に形成させて後フオトリソグラ
フイ等により不要部分をエツチングし薄膜導体パ
ターン1を形成する第1の工程と、ポリイミドを
スピンコート乾燥した後、フオトリソグラフイに
より上下の導体パターン1間を電気的に接続する
通孔4を形成する第2の工程とを、繰返すことに
より製造されている。
そしてこのような薄膜法により製造された銅−
ポリイミド多層配線基板は、絶縁体層を構成する
ポリイミド樹脂の誘電率が極めて低く(ε=3〜
4)、しかも他の金属に比べて電気抵抗の小さな
銅により導体パターン1が形成されているため、
搭載された素子を高速動作させることができる。
ポリイミド多層配線基板は、絶縁体層を構成する
ポリイミド樹脂の誘電率が極めて低く(ε=3〜
4)、しかも他の金属に比べて電気抵抗の小さな
銅により導体パターン1が形成されているため、
搭載された素子を高速動作させることができる。
(発明が解決しようとする問題点)
しかしながらこのような配線基板においては、
ポリイミド樹脂が吸湿性を有するため、この上に
ICチツプ等を搭載して金属製キヤツプ等で気密
に封止した場合、ポリイミド層2の厚さ方向から
湿気が搭載領域内に侵入してしまう。
ポリイミド樹脂が吸湿性を有するため、この上に
ICチツプ等を搭載して金属製キヤツプ等で気密
に封止した場合、ポリイミド層2の厚さ方向から
湿気が搭載領域内に侵入してしまう。
そして、この湿気がマイグレーシヨンによる多
層配線部の短絡事故、ICやワイヤの腐蝕事故、
或いは温度サイクル試験時の結露による短絡事故
を引き起こすという問題があつた。
層配線部の短絡事故、ICやワイヤの腐蝕事故、
或いは温度サイクル試験時の結露による短絡事故
を引き起こすという問題があつた。
本発明はこれらの問題を解決するためになされ
たもので、耐湿性が改善され気密に封止された領
域内への湿気の侵入がなく、しかも信頼性が高く
高速動作が可能なハイブリツドIC用などの多層
配線基板およびその製造方法を提供することを目
的とする。
たもので、耐湿性が改善され気密に封止された領
域内への湿気の侵入がなく、しかも信頼性が高く
高速動作が可能なハイブリツドIC用などの多層
配線基板およびその製造方法を提供することを目
的とする。
[発明の構成]
(問題点を解決するための手段)
本発明の配線基板は、セラミツク基板と、この
セラミツク基板の所定面中央部に配設された低誘
電率絶縁材料を絶縁体層としてCu系導体パター
ンを多層的に有する多層配線部と、前記セラミツ
ク基板の所定面周辺部に前記多層配線部に対し離
間して形設された入出力パツドと、この入出力パ
ツドと一体をなし一端が多層配線部の端子にそれ
ぞれ電気的に接続された導電配線パターンと、こ
の導電配線パターンの少なくとも一部をそれぞれ
被覆しながらかつ前記多層配線部を囲繞するよう
前記セラミツク基板の所定面に環状に形設された
耐湿性材料からなる絶縁体層と、この絶縁体層上
に形設された環状導電体層と、前記多層配線部を
覆うように基部が前記環状導電体層に取着された
導電性キヤツプとを具備することを特徴としてい
る。
セラミツク基板の所定面中央部に配設された低誘
電率絶縁材料を絶縁体層としてCu系導体パター
ンを多層的に有する多層配線部と、前記セラミツ
ク基板の所定面周辺部に前記多層配線部に対し離
間して形設された入出力パツドと、この入出力パ
ツドと一体をなし一端が多層配線部の端子にそれ
ぞれ電気的に接続された導電配線パターンと、こ
の導電配線パターンの少なくとも一部をそれぞれ
被覆しながらかつ前記多層配線部を囲繞するよう
前記セラミツク基板の所定面に環状に形設された
耐湿性材料からなる絶縁体層と、この絶縁体層上
に形設された環状導電体層と、前記多層配線部を
覆うように基部が前記環状導電体層に取着された
導電性キヤツプとを具備することを特徴としてい
る。
また本発明の配線基板の製造方法は、セラミツ
ク基板の所定面周辺部に入出力パツドを厚膜法に
より形成する工程と、一端が前記入出力パツドに
接続されかつ前記セラミツク基板の所定面中央部
に向かう導体配線パターンを厚膜法により形成す
る工程と、前記導電配線パターンの少なくとも一
部をそれぞれ被覆しながらかつ前記セラミツク基
板の所定面中央部を囲繞するように環状に結晶化
ガラスからなる絶縁体層を形成する工程と、前記
絶縁体層上に環状導電体層を厚膜法により形成す
る工程と、前記セラミツク基板の所定面中央部に
ポリイミド樹脂を絶縁体層とし端子が前記入出力
パツドの他端に接続されるCu系導体パターンを
多層的に有する多層配線部を薄膜法により形成す
る工程と、前記多層配線部を覆うように導電性キ
ヤツプの基部を前記環状導電体層に取着する工程
とからなることを特徴としている。
ク基板の所定面周辺部に入出力パツドを厚膜法に
より形成する工程と、一端が前記入出力パツドに
接続されかつ前記セラミツク基板の所定面中央部
に向かう導体配線パターンを厚膜法により形成す
る工程と、前記導電配線パターンの少なくとも一
部をそれぞれ被覆しながらかつ前記セラミツク基
板の所定面中央部を囲繞するように環状に結晶化
ガラスからなる絶縁体層を形成する工程と、前記
絶縁体層上に環状導電体層を厚膜法により形成す
る工程と、前記セラミツク基板の所定面中央部に
ポリイミド樹脂を絶縁体層とし端子が前記入出力
パツドの他端に接続されるCu系導体パターンを
多層的に有する多層配線部を薄膜法により形成す
る工程と、前記多層配線部を覆うように導電性キ
ヤツプの基部を前記環状導電体層に取着する工程
とからなることを特徴としている。
(作用)
本発明の配線基板においては、金属製キヤツプ
取着用のシールリングパターンとなる環状導電体
層と、入出力パツド、およびこれらの入出力パツ
ドと内部配線とを電気的に接続するための導電配
線パターンが厚膜法により形成されており、シー
ルリングパターンの内側のセラミツク基板上に薄
膜法により導体パターンとポリイミド樹脂からな
る絶縁体層とが交互に積層された銅−ポリイミド
多層配線部が設けられている。
取着用のシールリングパターンとなる環状導電体
層と、入出力パツド、およびこれらの入出力パツ
ドと内部配線とを電気的に接続するための導電配
線パターンが厚膜法により形成されており、シー
ルリングパターンの内側のセラミツク基板上に薄
膜法により導体パターンとポリイミド樹脂からな
る絶縁体層とが交互に積層された銅−ポリイミド
多層配線部が設けられている。
従つて、セラミツクに比べて誘電率が極めて低
いポリイミド樹脂で絶縁体層が構成されているこ
とにより、高速動作が可能となる。
いポリイミド樹脂で絶縁体層が構成されているこ
とにより、高速動作が可能となる。
また、多層配線部が導電性キヤツプで気密に封
止されて外気に直接触れることがなく、しかもシ
ールリングパターンより外側の絶縁体層がセラミ
ツク及び結晶化ガラスで構成されており、これか
ら厚さ方向に湿気が侵入してくることがないの
で、短絡腐蝕事故等が発生することがなく、信頼
性の高いハイブリツドICが得られる。
止されて外気に直接触れることがなく、しかもシ
ールリングパターンより外側の絶縁体層がセラミ
ツク及び結晶化ガラスで構成されており、これか
ら厚さ方向に湿気が侵入してくることがないの
で、短絡腐蝕事故等が発生することがなく、信頼
性の高いハイブリツドICが得られる。
さらに、環状導電体層や入出力パツド等の導体
厚膜を、特にハンダぬれ性が良好でハンダとの拡
散速度の速い導体ペーストの印刷、乾燥、焼成に
より形成された場合には、これらの上に導電性キ
ヤツプや入出力リードあるいは入出力ピンをハン
ダ等により固着した場合の固着力が大きく、ハン
ダ溶着作業が簡単であるという利点がある。
厚膜を、特にハンダぬれ性が良好でハンダとの拡
散速度の速い導体ペーストの印刷、乾燥、焼成に
より形成された場合には、これらの上に導電性キ
ヤツプや入出力リードあるいは入出力ピンをハン
ダ等により固着した場合の固着力が大きく、ハン
ダ溶着作業が簡単であるという利点がある。
(実施例)
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第1図および第2図は、それぞれ本発明の配線
基板の一実施例を示す斜視図および要部拡大断面
図である。
基板の一実施例を示す斜視図および要部拡大断面
図である。
これらの図において符号5はアルミナ等のセラ
ミツクからなる基板を示し、このセラミツク基板
5表面の周辺部には、複数の入出力導体パツド6
とこれらの入出力導体パツド6から内側に向かつ
てそれぞれ延出された複数本の比較的短尺の導体
パターン7とが、以下に示す厚膜法によりそれぞ
れ整列して形成されている。
ミツクからなる基板を示し、このセラミツク基板
5表面の周辺部には、複数の入出力導体パツド6
とこれらの入出力導体パツド6から内側に向かつ
てそれぞれ延出された複数本の比較的短尺の導体
パターン7とが、以下に示す厚膜法によりそれぞ
れ整列して形成されている。
すなわちこれらの厚膜導体は、Cuペースト、
Ag−Ptペースト、Au−Ptペースト、Ag−Pdペ
ーストのような、ハンダぬれ性が良くかつハンダ
との拡散速度が比較的速い導体ペーストを、5〜
20μmの厚さにスクリーン印刷し続いて乾燥、焼
成することによつて形成されている。
Ag−Ptペースト、Au−Ptペースト、Ag−Pdペ
ーストのような、ハンダぬれ性が良くかつハンダ
との拡散速度が比較的速い導体ペーストを、5〜
20μmの厚さにスクリーン印刷し続いて乾燥、焼
成することによつて形成されている。
またこうして形成された入出力導体パツド6列
の内側には、短尺の厚膜導体パターン7の両端部
をそれぞれ露出させ中央部のみを被覆するような
幅のリング状の絶縁体層8が、結晶化ガラスペー
ストを印刷、乾燥、焼成することによつて形成さ
れている。
の内側には、短尺の厚膜導体パターン7の両端部
をそれぞれ露出させ中央部のみを被覆するような
幅のリング状の絶縁体層8が、結晶化ガラスペー
ストを印刷、乾燥、焼成することによつて形成さ
れている。
さらにこのリング状の絶縁体層8の上にはこれ
と相似形でこれよりいくらか幅の狭いリング状の
導体パターン9が、前述の厚膜導体ペーストを同
様にして印刷、乾燥、焼成することにより形成さ
れている。
と相似形でこれよりいくらか幅の狭いリング状の
導体パターン9が、前述の厚膜導体ペーストを同
様にして印刷、乾燥、焼成することにより形成さ
れている。
またさらにこのようなリング状の厚膜導体パタ
ーン9の内側のセラミツク基板5表面には、銅を
主導体とした2ないし3種の導体からなる厚さが
1μ〜10μ程度の薄膜導体パターン10と同程度の
厚さのポリイミド層11とを、以下に示すような
薄膜法により交互に積層してなる銅−ポリイミド
多層配線部12が設けられている。
ーン9の内側のセラミツク基板5表面には、銅を
主導体とした2ないし3種の導体からなる厚さが
1μ〜10μ程度の薄膜導体パターン10と同程度の
厚さのポリイミド層11とを、以下に示すような
薄膜法により交互に積層してなる銅−ポリイミド
多層配線部12が設けられている。
すなわちこの多層配線部12は、まずリング状
の導体パターン9の内側のセラミツク基板5上に
銅を主導体とした2ないし3種の導体、たとえば
Cr/Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/Cr、
Cr/Cu/Au、Ti/Cu/Au等の導体を、蒸着或
いはスパツタリングすることにより薄膜を形成し
た後、フオトリソグラフイにより不要の部分をエ
ツチングすることにより第1層目の薄膜導体パタ
ーン10を形成する。そしてこの第1層目の薄膜
導体パターン10においては、これらの端部を短
尺の厚膜導体パターン7の全内側端部上に重ね合
わせて形成し、短尺の厚膜導体パターン7を介し
て入出力導体パツド6と多層配線部とが電気的に
接続されるように構成する。
の導体パターン9の内側のセラミツク基板5上に
銅を主導体とした2ないし3種の導体、たとえば
Cr/Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/Cr、
Cr/Cu/Au、Ti/Cu/Au等の導体を、蒸着或
いはスパツタリングすることにより薄膜を形成し
た後、フオトリソグラフイにより不要の部分をエ
ツチングすることにより第1層目の薄膜導体パタ
ーン10を形成する。そしてこの第1層目の薄膜
導体パターン10においては、これらの端部を短
尺の厚膜導体パターン7の全内側端部上に重ね合
わせて形成し、短尺の厚膜導体パターン7を介し
て入出力導体パツド6と多層配線部とが電気的に
接続されるように構成する。
このように形成された薄膜導体パターン10上
に、有機材料であるポリイミド樹脂をスピンコー
トし乾燥硬化させてポリイミド層11を形成した
後、フオトリソグラフイによりエツチングを行つ
て導体パターン10間を電気的に接続するための
通孔13を形成する。
に、有機材料であるポリイミド樹脂をスピンコー
トし乾燥硬化させてポリイミド層11を形成した
後、フオトリソグラフイによりエツチングを行つ
て導体パターン10間を電気的に接続するための
通孔13を形成する。
このような工程を繰返し薄膜導体パターン10
とポリイミド層11とを所定の数だけ交互に積層
し、さらに最上層の薄膜導体部に、ICチツプの
ような能動素子や抵抗、コンデンサのような受動
素子を搭載するための複数のダイパツド14と、
ボンデイングワイヤを介して、搭載された能動素
子と多層配線部12とを電気的に接続するための
複数のアウターリードボンデイングパツド
(OLB)15とを形成することにより銅−ポリイ
ミド多層配線部12が完成する。
とポリイミド層11とを所定の数だけ交互に積層
し、さらに最上層の薄膜導体部に、ICチツプの
ような能動素子や抵抗、コンデンサのような受動
素子を搭載するための複数のダイパツド14と、
ボンデイングワイヤを介して、搭載された能動素
子と多層配線部12とを電気的に接続するための
複数のアウターリードボンデイングパツド
(OLB)15とを形成することにより銅−ポリイ
ミド多層配線部12が完成する。
このように構成される実施例の配線基板上に
は、通常次のようにして素子が搭載され、ハイブ
リツドICが製作される。
は、通常次のようにして素子が搭載され、ハイブ
リツドICが製作される。
すなわち、第3図に示すように、多層配線部1
2のダイパツド14上には、ICチツプ16や抵
抗等(図示を省略。)がそれぞれ導電性エポキシ
17のような接着剤で接着され、これらのICチ
ツプ16とOLB15との間は、Au線やAl線のよ
うなボンデイングワイヤ18により電気的に接続
される。そしてリング状の厚膜導体パターン9の
上には、コバールやFe/Ni42アロイのようなセ
ラミツクと熱膨脹係数がほぼ等しい金属からなる
キヤツプ19がSn/Pb63/37合金のような共晶
ハンダ20により固着され、ICチツプ16等が
搭載された領域はヘリウムや窒素のような不活性
ガス21が封入された状態で気密に封止される。
2のダイパツド14上には、ICチツプ16や抵
抗等(図示を省略。)がそれぞれ導電性エポキシ
17のような接着剤で接着され、これらのICチ
ツプ16とOLB15との間は、Au線やAl線のよ
うなボンデイングワイヤ18により電気的に接続
される。そしてリング状の厚膜導体パターン9の
上には、コバールやFe/Ni42アロイのようなセ
ラミツクと熱膨脹係数がほぼ等しい金属からなる
キヤツプ19がSn/Pb63/37合金のような共晶
ハンダ20により固着され、ICチツプ16等が
搭載された領域はヘリウムや窒素のような不活性
ガス21が封入された状態で気密に封止される。
さらに入出力導体パツド6上には、共晶ハンダ
等を用いてクリツプリード等の入出力リードや入
出力ピン(図示を省略。)が固着される。
等を用いてクリツプリード等の入出力リードや入
出力ピン(図示を省略。)が固着される。
従つて、実施例の配線基板を用いこのようにし
て構成されるハイブリツドICにおいては、ICチ
ツプ16等が搭載される領域の絶縁体層が、セラ
ミツクや結晶化ガラスと比べて非常に低い誘電率
を有するポリイミド樹脂で構成されているので、
配線の浮遊容量を小さくすることができ、動作の
高速化が進められる。
て構成されるハイブリツドICにおいては、ICチ
ツプ16等が搭載される領域の絶縁体層が、セラ
ミツクや結晶化ガラスと比べて非常に低い誘電率
を有するポリイミド樹脂で構成されているので、
配線の浮遊容量を小さくすることができ、動作の
高速化が進められる。
またこのようなICチツプ16等が搭載された
領域が金属製キヤツプ19で気密に封止されてお
り、かつ金属製キヤツプ19の外側に露出した周
辺部の絶縁体層は、耐湿性の高いセラミツク及び
結晶化ガラスで構成されているので、金属製キヤ
ツプ19内部の搭載領域への湿気の侵入がなく、
マイグレーシヨン、ワイヤ腐蝕、結露事故等が全
く発生することがない。
領域が金属製キヤツプ19で気密に封止されてお
り、かつ金属製キヤツプ19の外側に露出した周
辺部の絶縁体層は、耐湿性の高いセラミツク及び
結晶化ガラスで構成されているので、金属製キヤ
ツプ19内部の搭載領域への湿気の侵入がなく、
マイグレーシヨン、ワイヤ腐蝕、結露事故等が全
く発生することがない。
さらに、リング状の厚膜導体パターン9と入出
力導体パツド6とが、いずれもSn−Pb系のハン
ダとのぬれ性が良くかつハンダとの拡散速度の速
い導体の厚膜で構成されているので、これらの上
に金属製キヤツプ19あるいは入出力リード等を
ハンダ20により強固に固着することができる。
力導体パツド6とが、いずれもSn−Pb系のハン
ダとのぬれ性が良くかつハンダとの拡散速度の速
い導体の厚膜で構成されているので、これらの上
に金属製キヤツプ19あるいは入出力リード等を
ハンダ20により強固に固着することができる。
[発明の効果]
以上説明から明らかなように、本発明の配線基
板およびその製造方法によれば、気密に封止され
た素子の搭載領域内への湿気の侵入がなく、短絡
腐蝕事故等が発生せず、しかも信頼性が高く素子
の高速動作が可能なハイブリツドICを提供する
ことができる。
板およびその製造方法によれば、気密に封止され
た素子の搭載領域内への湿気の侵入がなく、短絡
腐蝕事故等が発生せず、しかも信頼性が高く素子
の高速動作が可能なハイブリツドICを提供する
ことができる。
第1図および第2図はそれぞれ本発明の配線基
板の一実施例を示す斜視図および要部拡大断面
図、第3図は実施例の配線基板を用いて製作した
ハイブリツドICの要部拡大断面図、第4図は従
来の銅−ポリイミド多層配線基板の断面図であ
る。 5……セラミツク基板、6……入出力導体パツ
ド、7……短尺の厚膜導体パターン、8……リン
グ状の絶縁体層、9……リング状の厚膜導体パタ
ーン、10……薄膜導体パターン、11……ポリ
イミド層、12……多層配線部、13……通孔、
14……ダイパツド、15……OLB、16……
ICチツプ、19……金属製キヤツプ、20……
ハンダ。
板の一実施例を示す斜視図および要部拡大断面
図、第3図は実施例の配線基板を用いて製作した
ハイブリツドICの要部拡大断面図、第4図は従
来の銅−ポリイミド多層配線基板の断面図であ
る。 5……セラミツク基板、6……入出力導体パツ
ド、7……短尺の厚膜導体パターン、8……リン
グ状の絶縁体層、9……リング状の厚膜導体パタ
ーン、10……薄膜導体パターン、11……ポリ
イミド層、12……多層配線部、13……通孔、
14……ダイパツド、15……OLB、16……
ICチツプ、19……金属製キヤツプ、20……
ハンダ。
Claims (1)
- 【特許請求の範囲】 1 セラミツク基板と、 このセラミツク基板の所定面中央部に配設され
た低誘電率絶縁材料を絶縁体層としてCu系導体
パターンを多層的に有する多層配線部と、 前記セラミツク基板の所定面周辺部に前記多層
配線素子に対し離間して形設された入出力パツド
と、 この入出力パツドと一体をなし前記多層配線部
の一端が多層配線部の端子に電気的に接続された
導電配線パターンと、 この導電配線パターンの少なくとも一部をそれ
ぞれ被覆しながらかつ前記多層配線素子を囲繞す
るよう前記セラミツク基板の所定面に環状に形設
された耐湿性材料からなる絶縁体層と、 この絶縁体層上に形設された環状導電体層と、 前記多層配線素子を覆うように基部が前記環状
導電体層に取着された導電性キヤツプと、 を具備することを特徴とする配線基板。 2 セラミツク基板が、アルミナからなる基板で
ある特許請求の範囲第1項記載の配線基板。 3 Cu系導体パターンが、Cr/Cu、Ti/Cu、
Cr/Cu/Cr、Ti/Cu/Ti、Cr/Cu/Au、或い
はTi/Cu/Auである特許請求の範囲第1項記載
の配線基板。 4 多層配線部を構成するCu系導体パターンの
最下層のCu系導体パターンの端部が、導電配線
パターンの他端に重ね合わせられて電気的に接続
されている特許請求の範囲第1項記載の配線基
板。 5 低誘電率絶縁材料が、ポリイミド樹脂である
特許請求の範囲第1項記載の配線基板。 6 耐湿性材料が、結晶化ガラスである特許請求
の範囲第1項記載の配線基板。 7 導電性キヤツプが、金属製キヤツプである特
許請求の範囲第1項記載の配線基板。 8 環状導電体層が、導電性キヤツプを取着する
ためのシーリングパターンである特許請求の範囲
第1項記載の配線基板。 9 セラミツク基板の所定面周辺部に入出力パツ
ドと一端がセラミツク基板の所定面中央部に向か
う導体配線パターンとを厚膜法により形成する工
程と、 前記導電配線パターンの少なくとも一部をそれ
ぞれ被覆しながらかつ前記セラミツク基板の所定
面中央部を囲繞するように環状に結晶化ガラスか
らなる絶縁体層を形成する工程と、 前記絶縁体層上に環状導電体層を厚膜法により
形成する工程と、 前記セラミツク基板の所定面中央部にポリイミ
ド樹脂を絶縁体層とし端子が前記導体配線パター
ンの他端に接続されるCu系導体パターンを多層
的に有する多層配線部を薄膜法により形成する工
程と、 前記多層配線部を覆うように導電性キヤツプの
基部を前記環状導電体層に取着する工程と、 からなることを特徴とする配線基板の製造方法。 10 入出力パツド、導体配線パターンおよび環
状導電体層を形成する工程は、それぞれハンダぬ
れ性が良くかつハンダとの拡散速度の速い厚膜導
体ペーストを印刷、乾燥、焼成してなるものであ
る特許請求の範囲第9項記載の配線基板の製造方
法。 11 絶縁体層を形成する工程は、厚膜結晶化ガ
ラスペーストを印刷、乾燥、焼成してなるもので
ある特許請求の範囲第9項記載の配線基板の製造
方法。 12 Cu系導体パターンを形成する工程は、
Cr/Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/Ti、
Cr/Cu/Au、或いはTi/Cu/Auからなる薄膜
を蒸着或いはスパツタリングし、フオトリソグラ
フイにより不要成分をエツチングしてなるもので
ある特許請求の範囲第9項記載の配線基板の製造
方法。 13 ポリイミド樹脂の絶縁体層を形成する工程
は、スピンコートによりポリイミド樹脂の薄膜を
形成し、フオトリソグラフイによりエツチングし
てなるものである特許請求の範囲第9項記載の配
線基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25797186A JPS63110755A (ja) | 1986-10-29 | 1986-10-29 | 配線基板およびその製造方法 |
EP87309593A EP0266210B1 (en) | 1986-10-29 | 1987-10-29 | Electronic apparatus comprising a ceramic substrate |
DE8787309593T DE3784213T2 (de) | 1986-10-29 | 1987-10-29 | Elektronischer apparat mit einem keramischen substrat. |
US07/817,996 US5153709A (en) | 1986-10-29 | 1992-01-09 | Electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25797186A JPS63110755A (ja) | 1986-10-29 | 1986-10-29 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63110755A JPS63110755A (ja) | 1988-05-16 |
JPH0478181B2 true JPH0478181B2 (ja) | 1992-12-10 |
Family
ID=17313757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25797186A Granted JPS63110755A (ja) | 1986-10-29 | 1986-10-29 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63110755A (ja) |
-
1986
- 1986-10-29 JP JP25797186A patent/JPS63110755A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS63110755A (ja) | 1988-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5969424A (en) | Semiconductor device with pad structure | |
US4827328A (en) | Hybrid IC device | |
US4246595A (en) | Electronics circuit device and method of making the same | |
EP0266210B1 (en) | Electronic apparatus comprising a ceramic substrate | |
US5227583A (en) | Ceramic package and method for making same | |
US5828093A (en) | Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted | |
JPH0454973B2 (ja) | ||
JPH08274575A (ja) | 素子複合搭載回路基板 | |
US20030096493A1 (en) | Perimeter anchored thick film pad | |
US4639830A (en) | Packaged electronic device | |
JPH0365034B2 (ja) | ||
JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
JPH04206658A (ja) | ハーメチックシール型電気回路装置 | |
JPH0478181B2 (ja) | ||
JPH0365033B2 (ja) | ||
JPH11345734A (ja) | 積層セラミックコンデンサ | |
JPS595977Y2 (ja) | 集積回路の塔載装置 | |
JPS59201452A (ja) | 高密度テ−プボンデイング用デバイス封止 | |
JP2841825B2 (ja) | 混成集積回路 | |
KR100417854B1 (ko) | 칩크기 패키지 구조 및 그 제조방법 | |
JPH0451488Y2 (ja) | ||
JPH07263823A (ja) | 多層配線基板およびそれを用いた半導体装置 | |
JPS62216348A (ja) | 半導体素子用パツケ−ジ及びその製造法 | |
JPS624854B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |