JPS63110755A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JPS63110755A JPS63110755A JP25797186A JP25797186A JPS63110755A JP S63110755 A JPS63110755 A JP S63110755A JP 25797186 A JP25797186 A JP 25797186A JP 25797186 A JP25797186 A JP 25797186A JP S63110755 A JPS63110755 A JP S63110755A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- wiring
- pattern
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims abstract description 74
- 239000000919 ceramic Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 229920001721 polyimide Polymers 0.000 claims description 25
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000009719 polyimide resin Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 239000010949 copper Substances 0.000 abstract description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 230000035515 penetration Effects 0.000 abstract 1
- 239000004642 Polyimide Substances 0.000 description 15
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 102220494225 GTPase RhebL1_F74A_mutation Human genes 0.000 description 1
- 241001424392 Lucia limbaria Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は配線基板およびその製造方法に係り、特にハイ
ブリッドＩＣ用の多層配線基板およびその製造方法に関
する。
ブリッドＩＣ用の多層配線基板およびその製造方法に関
する。
（従来の技術）
近年、電子機器の小型軽量化、多機能化、高速化、高信
顆化等の要求の高まりに伴ない、アルミナ等のセラミッ
クの多層配線基板上にＩＣチップや抵抗、コンデンサの
ようなチップ部品を多数搭載し、全体を金属間キャップ
で気密に封止したｆ７４ａのハイブリッドＩＣが多用さ
れてきている。
顆化等の要求の高まりに伴ない、アルミナ等のセラミッ
クの多層配線基板上にＩＣチップや抵抗、コンデンサの
ようなチップ部品を多数搭載し、全体を金属間キャップ
で気密に封止したｆ７４ａのハイブリッドＩＣが多用さ
れてきている。
そしてこのハイブリッドＩＣに用いられるセラミック多
層配線基板は、通常グリーンシート法、１−’７膜、！
）るいはｙｆ、膜薄膜混成法のいずれかの方法により、
製造されている。
層配線基板は、通常グリーンシート法、１−’７膜、！
）るいはｙｆ、膜薄膜混成法のいずれかの方法により、
製造されている。
しかしながらこのようなセラミック多層配線基板は、絶
縁体層か比軟的大きな誘電率（ε）を有するセラミック
（ε＝８〜１０）や結晶化ガラス（ε＝９〜２０）で構
成されているため、配線の浮遊容量をあまり低く抑える
ことができず、搭載された素子の高速動作化を阻んでい
る。
縁体層か比軟的大きな誘電率（ε）を有するセラミック
（ε＝８〜１０）や結晶化ガラス（ε＝９〜２０）で構
成されているため、配線の浮遊容量をあまり低く抑える
ことができず、搭載された素子の高速動作化を阻んでい
る。
そこでこのような問題に対処するために最近高速索子搭
載用の配線基板として銅−ポリイミド多層配線基板が開
発されつつある。この配線基板は、第４図に示すように
厚さが１μｍ〜１０μｍ程度の薄膜導体パターン１とポ
リイミド層２とをセラミック基板３上に積層した構造を
有し、次のようにして製造されている。
載用の配線基板として銅−ポリイミド多層配線基板が開
発されつつある。この配線基板は、第４図に示すように
厚さが１μｍ〜１０μｍ程度の薄膜導体パターン１とポ
リイミド層２とをセラミック基板３上に積層した構造を
有し、次のようにして製造されている。
すなわち、蒸着或いはスパッタリングにより銅を主導体
とした２ないし３種の導体の層をセラミック基板３の全
面に形成させて後フォトリソグラフィ等により不要部分
をエツチングし薄膜導体パターン１を形成する第１の工
程と、ポリイミドをスピンコート乾燥した後、フォトリ
ソグラフィにより上下の導体パターン１間を電気的に接
続する通孔１１を形成する第２の工程とを、繰返ずこと
により製造されている。
とした２ないし３種の導体の層をセラミック基板３の全
面に形成させて後フォトリソグラフィ等により不要部分
をエツチングし薄膜導体パターン１を形成する第１の工
程と、ポリイミドをスピンコート乾燥した後、フォトリ
ソグラフィにより上下の導体パターン１間を電気的に接
続する通孔１１を形成する第２の工程とを、繰返ずこと
により製造されている。
そしてこのような薄膜法により製造された銅−ポリイミ
ド多層配線基板は、絶縁体層を構成するポリイミド樹脂
の誘電率が極めて低く（ε＝３〜４）、しかも他の金属
に比べて電気抵抗の小さな銅により導体パターン１が形
成されているため、搭載された素子を高速動作させるこ
とができる。
ド多層配線基板は、絶縁体層を構成するポリイミド樹脂
の誘電率が極めて低く（ε＝３〜４）、しかも他の金属
に比べて電気抵抗の小さな銅により導体パターン１が形
成されているため、搭載された素子を高速動作させるこ
とができる。
（発明が解決しようとする問題点）
しかしながらこのような配線基板においては、ポリイミ
ドｖＩＪＮが吸湿性を有するため、この上にＩＣチップ
等をｆ？ｆ載して金属製キャップ等で気密に封止した場
合、ポリイミド層２の厚さ方向から湿気が搭載領域内に
侵入してしまう。
ドｖＩＪＮが吸湿性を有するため、この上にＩＣチップ
等をｆ？ｆ載して金属製キャップ等で気密に封止した場
合、ポリイミド層２の厚さ方向から湿気が搭載領域内に
侵入してしまう。
そして、この湿気がマイグレーションによる多層配線部
の短絡事故、ＩＣやワイヤの腐蝕事故、或いは温度サイ
クル試験時の結露による短絡事故を引き起こすという問
題があった。
の短絡事故、ＩＣやワイヤの腐蝕事故、或いは温度サイ
クル試験時の結露による短絡事故を引き起こすという問
題があった。
本発明はこれらの問題を解決するためになされたもので
、耐湿性が改善され気密に封止された領域内への湿気の
侵入がなく、しかも信頼性が高く高速動作が可能なハイ
ブリッドＩＣ用などの多層配線基板およびその製造方法
を提供することを目的とする。
、耐湿性が改善され気密に封止された領域内への湿気の
侵入がなく、しかも信頼性が高く高速動作が可能なハイ
ブリッドＩＣ用などの多層配線基板およびその製造方法
を提供することを目的とする。
［発明の構成コ
（問題点を解決するための手段）
本発明の配線基板は、セラミック基板と、このセラミッ
ク基板の所定面中央部に配設された低誘電率絶縁材料を
絶縁体層としＣｕ系導体パターンを多層的に有する多層
配線部と、前記セラミック基板の所定面周辺部に前記多
層配線部に対し離間して形設された入出力パッドと、こ
の入出力パッドと一体をなし一端が多層配線部の端子に
それぞれ電気的に接続された導電配線パターンと、この
導電配線パターンの少なくとも一部をそれぞれ被覆しな
がらかつ前記多層配線部を囲繞するよう前記セラミック
基板の所定面に環状に形設された耐湿性材料からなる絶
縁体層と、この絶縁体層上に形設された環状導電体層と
、前記多層配線部を覆うように基部が前記環状導電体層
に取着された導電性キャップとを具備することを特徴と
している。
ク基板の所定面中央部に配設された低誘電率絶縁材料を
絶縁体層としＣｕ系導体パターンを多層的に有する多層
配線部と、前記セラミック基板の所定面周辺部に前記多
層配線部に対し離間して形設された入出力パッドと、こ
の入出力パッドと一体をなし一端が多層配線部の端子に
それぞれ電気的に接続された導電配線パターンと、この
導電配線パターンの少なくとも一部をそれぞれ被覆しな
がらかつ前記多層配線部を囲繞するよう前記セラミック
基板の所定面に環状に形設された耐湿性材料からなる絶
縁体層と、この絶縁体層上に形設された環状導電体層と
、前記多層配線部を覆うように基部が前記環状導電体層
に取着された導電性キャップとを具備することを特徴と
している。
また本発明の配線基板の製造方法は、セラミック基板の
所定面周辺部に入出力パッドを厚膜法により形成する工
程と、一端が前記入出力パッドに接続されかつ前記セラ
ミック基板の所定面中央部に向かう導体配線パターンを
厚膜法により形成する工程と、前記導電配線パターンの
少なくとも一部をそれぞれ被覆しながらかつ前記セラミ
ック基板の所定面中央部を囲繞するように環状に結晶化
ガラスからなる絶縁体層を形成する工程と、前記絶縁体
層上に環状導電体層を厚膜法により形成する工程と、前
記セラミック基板の所定面中央部にポリイミド樹脂を絶
縁体層とし端子が前記入出力パッドの他端に接続される
Ｃｕ系導体パターンを多層的に有する多層配線部を薄膜
法により形成する工程と、前記多層配線部を覆うように
導電性キャップの基部を前記環状導電体層に取着する工
程とからなることを特徴としている。
所定面周辺部に入出力パッドを厚膜法により形成する工
程と、一端が前記入出力パッドに接続されかつ前記セラ
ミック基板の所定面中央部に向かう導体配線パターンを
厚膜法により形成する工程と、前記導電配線パターンの
少なくとも一部をそれぞれ被覆しながらかつ前記セラミ
ック基板の所定面中央部を囲繞するように環状に結晶化
ガラスからなる絶縁体層を形成する工程と、前記絶縁体
層上に環状導電体層を厚膜法により形成する工程と、前
記セラミック基板の所定面中央部にポリイミド樹脂を絶
縁体層とし端子が前記入出力パッドの他端に接続される
Ｃｕ系導体パターンを多層的に有する多層配線部を薄膜
法により形成する工程と、前記多層配線部を覆うように
導電性キャップの基部を前記環状導電体層に取着する工
程とからなることを特徴としている。
（作用）
本発明の配線基板においては、金属製キャッグ取着用の
シールリングパターンとなる環状導電体層と、人出力パ
ッド、およびこれらの入出力パッドと内部配線とを電気
的に接続するための導電配線パターンが厚膜法により形
成されており、シールリングパターンの内側のセラミッ
ク基板上に薄膜法により導体パターンとポリイミド樹脂
からなる絶縁体層とが交互に積層された銅−ポリイミド
多層配線部が設けられている。
シールリングパターンとなる環状導電体層と、人出力パ
ッド、およびこれらの入出力パッドと内部配線とを電気
的に接続するための導電配線パターンが厚膜法により形
成されており、シールリングパターンの内側のセラミッ
ク基板上に薄膜法により導体パターンとポリイミド樹脂
からなる絶縁体層とが交互に積層された銅−ポリイミド
多層配線部が設けられている。
従って、セラミックに比べて誘電率が極めて低いポリイ
ミド樹脂で絶縁体層が構成されていることにより、高速
動作が可能となる。
ミド樹脂で絶縁体層が構成されていることにより、高速
動作が可能となる。
また、多層配線部が導電性キャップで気密に封止されて
外気に直接触れることがなく、しかもシールリングパタ
ーンより外側の絶縁体層がセラミック及び結晶化ガラス
で構成されており、これからＪアさ方向に湿気が侵入し
てくることがないので、短絡腐蝕事故等が発生ずること
がなく、信頼性の高いハイブリッドＩＣが得られる。
外気に直接触れることがなく、しかもシールリングパタ
ーンより外側の絶縁体層がセラミック及び結晶化ガラス
で構成されており、これからＪアさ方向に湿気が侵入し
てくることがないので、短絡腐蝕事故等が発生ずること
がなく、信頼性の高いハイブリッドＩＣが得られる。
さらに、環状導電体層や入出力パッド等の導体１７膜を
、特にハンダぬれ性が良好でハンダとの拡散速度の速い
導体ペーストの印刷、乾燥、焼成により形成された場合
には、これらの上に導電性キャップや入出力リードある
いは入出力ピンをハンダ等により固着した場合の固着力
が大きく、ハンダ溶着作業が簡単であるという利点があ
る。
、特にハンダぬれ性が良好でハンダとの拡散速度の速い
導体ペーストの印刷、乾燥、焼成により形成された場合
には、これらの上に導電性キャップや入出力リードある
いは入出力ピンをハンダ等により固着した場合の固着力
が大きく、ハンダ溶着作業が簡単であるという利点があ
る。
（実施例）
以下、本発明の実施例を図面に基づいて説明する。
第１図および第２図は、それぞれ本発明の配線基板の一
実施例を示す斜視図および要部拡大断面図である。
実施例を示す斜視図および要部拡大断面図である。
これらの図において符号５はアルミナ等のセラミックか
らなる基板を示し、このセラミック基板５表面の周辺部
には、複数の入出力導体パッド６とこれらの入出力導体
パッド６から内側に向かってそれぞれ延出された複数本
の比較的短尺の導体パターン７とが、以下に示す厚膜法
によりそれぞれ整列して形成されている。
らなる基板を示し、このセラミック基板５表面の周辺部
には、複数の入出力導体パッド６とこれらの入出力導体
パッド６から内側に向かってそれぞれ延出された複数本
の比較的短尺の導体パターン７とが、以下に示す厚膜法
によりそれぞれ整列して形成されている。
すなわちこれらの厚膜導体は、Ｃｕペースト、Ａｇ−Ｐ
ｔペースト、Ａ ｕ −Ｐ ｔペースト、Ａｇ−Ｐｄベ
ーストのような、ハンダぬれ性が良くかつハンダとの拡
散速度が比較的速い導体ペーストを、５〜２０μｍの厚
さにスクリーン印刷し続いて乾燥、焼成することによっ
て形成されている。
ｔペースト、Ａ ｕ −Ｐ ｔペースト、Ａｇ−Ｐｄベ
ーストのような、ハンダぬれ性が良くかつハンダとの拡
散速度が比較的速い導体ペーストを、５〜２０μｍの厚
さにスクリーン印刷し続いて乾燥、焼成することによっ
て形成されている。
またこうして形成された入出力導体パッド６列の内側に
は、短尺の厚膜導体パターン７の両端部をそれぞれ露出
させ中央部のみを被覆するような幅のリング状の絶縁体
層８が、結晶化ガラスペーストを印刷、乾燥、焼成する
ことにより形成されている。
は、短尺の厚膜導体パターン７の両端部をそれぞれ露出
させ中央部のみを被覆するような幅のリング状の絶縁体
層８が、結晶化ガラスペーストを印刷、乾燥、焼成する
ことにより形成されている。
さらにこのリング状の絶縁体Ｒ８の上にはこれと相似形
でこれよりいくらか幅の狭いリング状の導体パターン９
が、前述の厚膜導体ペーストを同様にして印刷、乾燥、
焼成することにより形成されている。
でこれよりいくらか幅の狭いリング状の導体パターン９
が、前述の厚膜導体ペーストを同様にして印刷、乾燥、
焼成することにより形成されている。
またさらにこのようなリング状の厚膜導体パターン９の
内側のセラミック基板５表面には、銅を主導体とした２
ないし３種の導体からなる厚さが１μ〜１０μ程度の薄
膜導体パターン１０と同程度のＪ７さのポリイミド層１
１とを、以下に示すような薄膜法により交互に積層して
なる銅−ポリイミド多層配線部１２が設けられている。
内側のセラミック基板５表面には、銅を主導体とした２
ないし３種の導体からなる厚さが１μ〜１０μ程度の薄
膜導体パターン１０と同程度のＪ７さのポリイミド層１
１とを、以下に示すような薄膜法により交互に積層して
なる銅−ポリイミド多層配線部１２が設けられている。
すなわちこの多層配線部１２は、まずリング状の導体パ
ターン９の内側のセラミック基板５上に銅を主導体とし
た２ないし３種の導体、たとえばＣｒ／Ｃｕ＝ ’Ｉ’
ｉ／Ｃｕ、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｃｒ、Ｃｒ
／Ｃｕ／Ａｕ、Ｔｉ／Ｃｕ／ Ａ ｕ等の導体を、蒸着
或いはスパッタリングすることにより薄膜を形成した後
、フォトリソグラフィにより不要の部分をエツチングす
ることにより第１層目の薄膜導体パターン１０を形成す
る。
ターン９の内側のセラミック基板５上に銅を主導体とし
た２ないし３種の導体、たとえばＣｒ／Ｃｕ＝ ’Ｉ’
ｉ／Ｃｕ、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｃｒ、Ｃｒ
／Ｃｕ／Ａｕ、Ｔｉ／Ｃｕ／ Ａ ｕ等の導体を、蒸着
或いはスパッタリングすることにより薄膜を形成した後
、フォトリソグラフィにより不要の部分をエツチングす
ることにより第１層目の薄膜導体パターン１０を形成す
る。
そしてこの第１層目の薄膜導体パターン１０においては
、これらの端部を短尺の厚膜導体パターン７の全内側端
部上に重ね合わせて形成し、短尺の１γ膜導体パターン
７を介して入出力導体パッド６と多層配線部とが電気的
に接続されるように構成する。
、これらの端部を短尺の厚膜導体パターン７の全内側端
部上に重ね合わせて形成し、短尺の１γ膜導体パターン
７を介して入出力導体パッド６と多層配線部とが電気的
に接続されるように構成する。
このように形成された薄膜導体パターン１０上に、有機
不イロであるポリイミド樹脂をスピンコートし乾燥硬化
させてポリイミド層１１を形成した後、フォトリソグラ
フィによりエツチングを行って導体パターン１０間を電
気的に接続するための通孔１３を形成する。
不イロであるポリイミド樹脂をスピンコートし乾燥硬化
させてポリイミド層１１を形成した後、フォトリソグラ
フィによりエツチングを行って導体パターン１０間を電
気的に接続するための通孔１３を形成する。
このような工程を繰返し薄膜導体パターン１゜とポリイ
ミドＪｕｌとを所定の数だけ交互にＴ？１層し、さらに
最上層の薄膜導体部に、ＩＣチップのような能動素子や
抵抗、コンデンサのような受動素子を搭載するための複
数のダイパッド１４と、ボンディングワイヤを介して、
ｒ４ｍされた能動素子と多層配線部１２とを電気的に接
続するための複数のアウターリードポンディングパッド
（ＯＬＢ）１５とを形成することにより銅−ポリイミド
多層配線部１２が完成する。
ミドＪｕｌとを所定の数だけ交互にＴ？１層し、さらに
最上層の薄膜導体部に、ＩＣチップのような能動素子や
抵抗、コンデンサのような受動素子を搭載するための複
数のダイパッド１４と、ボンディングワイヤを介して、
ｒ４ｍされた能動素子と多層配線部１２とを電気的に接
続するための複数のアウターリードポンディングパッド
（ＯＬＢ）１５とを形成することにより銅−ポリイミド
多層配線部１２が完成する。
このように構成される実施例の配線基板上には、通常衣
のようにして素子が搭載され、ハイブリッドＩＣが製作
される。
のようにして素子が搭載され、ハイブリッドＩＣが製作
される。
すなわち、第３図に示すように、多層配線部１２のダイ
パッド１４上には、ＩＣチップ１６や抵抗等（図示を省
略。）がそれぞれ導電性エポキシ１７のような接着剤で
接着され、これらのＩＣチツブ１６ど０ＬＢ１５との間
は、Ａｕ線やＡ、！２線のようなボンデイン、グワイヤ
１８により電気的に接続される。そしてリング状の１７
膜導体パターン９の上には、コバールやＦｅ／Ｎｉ４２
アロイのようなセラミックと熱膨張係数がほぼ等しい金
属からなるキャップ１９がＳ ｎ ／ Ｐ ｂ ６３／
３７合金のような共晶ハンダ２０により固着され、ＩＣ
チップ１６等が搭載された領域はヘリウムや窒素のよう
な不活性ガス２１が封入された状態で気密に封止される
。
パッド１４上には、ＩＣチップ１６や抵抗等（図示を省
略。）がそれぞれ導電性エポキシ１７のような接着剤で
接着され、これらのＩＣチツブ１６ど０ＬＢ１５との間
は、Ａｕ線やＡ、！２線のようなボンデイン、グワイヤ
１８により電気的に接続される。そしてリング状の１７
膜導体パターン９の上には、コバールやＦｅ／Ｎｉ４２
アロイのようなセラミックと熱膨張係数がほぼ等しい金
属からなるキャップ１９がＳ ｎ ／ Ｐ ｂ ６３／
３７合金のような共晶ハンダ２０により固着され、ＩＣ
チップ１６等が搭載された領域はヘリウムや窒素のよう
な不活性ガス２１が封入された状態で気密に封止される
。
さらに入出力導体バンド６上には、共晶ハンダ等を用い
てクリンプリード等の入出力リードや入出力ビン（図示
を省略。）が固着される。
てクリンプリード等の入出力リードや入出力ビン（図示
を省略。）が固着される。
従って、実施例の配線基板を用いこのようにして構成さ
れるハイブリッドＩＣにおいては、ＩＣチップ１６等が
搭載される領域の絶縁体層が、セラミックや結晶化ガラ
スと比べて非常に低い誘電率を有するポリイミド樹脂で
構成されているので、配線の浮遊容量を小さくすること
ができ、動作の高速化が進められる。
れるハイブリッドＩＣにおいては、ＩＣチップ１６等が
搭載される領域の絶縁体層が、セラミックや結晶化ガラ
スと比べて非常に低い誘電率を有するポリイミド樹脂で
構成されているので、配線の浮遊容量を小さくすること
ができ、動作の高速化が進められる。
またこのようなＩＣチップ１６等が搭載されたｇｒｉＬ
ｌｌが金属製キャップ１９で気密に封止されており、か
つ金属製キャップ１９の外側に露出した周辺部の絶縁体
層は、耐湿性の高いセラミック及び結晶化ガラスで構成
されているので、金属製キャップ１９内部の搭載領域へ
の湿気の侵入がなく、マイグレーション、ワイヤ腐蝕、
結露事故等が全く発生することがない。
ｌｌが金属製キャップ１９で気密に封止されており、か
つ金属製キャップ１９の外側に露出した周辺部の絶縁体
層は、耐湿性の高いセラミック及び結晶化ガラスで構成
されているので、金属製キャップ１９内部の搭載領域へ
の湿気の侵入がなく、マイグレーション、ワイヤ腐蝕、
結露事故等が全く発生することがない。
さらに、リング状の厚膜導体パターン９と入出力導体パ
ッド６とが、いずれも５ｎ−Ｐｂ系のハンダとのぬれ性
が良くかつハンダとの拡散速度の速い導体の１７膜で構
成されているので、これらの上に金属製キャップ１９あ
るいは入出力リード等をハンダ２０により強固に固着す
ることができる。
ッド６とが、いずれも５ｎ−Ｐｂ系のハンダとのぬれ性
が良くかつハンダとの拡散速度の速い導体の１７膜で構
成されているので、これらの上に金属製キャップ１９あ
るいは入出力リード等をハンダ２０により強固に固着す
ることができる。
［発明の効果］
以上説明から明らかなように、本発明の配線基板および
その製造方法によれば、気密に封止された素子の搭載領
域内への湿気の侵入がなく、短絡ＩＫ蝕重事故が発生せ
ず、しかも信頼性が高く素子の高速動作が可能なハイブ
リッドＩＣを提供することができる。
その製造方法によれば、気密に封止された素子の搭載領
域内への湿気の侵入がなく、短絡ＩＫ蝕重事故が発生せ
ず、しかも信頼性が高く素子の高速動作が可能なハイブ
リッドＩＣを提供することができる。
第１図および第２図はそれぞれ本発明の配線基板の一実
施例を示す斜視図および要部拡大断面図、第３図は実施
例の配線基板を用いて製作したハイブリッドＩＣの要部
拡大断面図、第４図は従来の銅−ポリイミド多層配線基
板の断面図である。 ５・・・・・・セラミック基板 ６・・・・・・入出力導体パッド ７・・・・・・短尺の厚膜導体パターン８・・・・・・
リング状の絶縁体層 ９・・・・・・リング状の厚膜導体パターン１０・・・
・・・・・・薄膜導体パターン１１・・・・・・・・・
ポリイミド層 １２・・・・・・・・・多層配線部 １３・・・・・・・・・通孔 １４・・・・・・・・・ダイパッド １５・・・・・・・・・０ＬＢ １６・・・・・・・・・ＩＣチップ １９・・・・・・・・・金属製キャップ２０・・・・・
・・・・ハンダ 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図 ℃ 第 ３ 図
施例を示す斜視図および要部拡大断面図、第３図は実施
例の配線基板を用いて製作したハイブリッドＩＣの要部
拡大断面図、第４図は従来の銅−ポリイミド多層配線基
板の断面図である。 ５・・・・・・セラミック基板 ６・・・・・・入出力導体パッド ７・・・・・・短尺の厚膜導体パターン８・・・・・・
リング状の絶縁体層 ９・・・・・・リング状の厚膜導体パターン１０・・・
・・・・・・薄膜導体パターン１１・・・・・・・・・
ポリイミド層 １２・・・・・・・・・多層配線部 １３・・・・・・・・・通孔 １４・・・・・・・・・ダイパッド １５・・・・・・・・・０ＬＢ １６・・・・・・・・・ＩＣチップ １９・・・・・・・・・金属製キャップ２０・・・・・
・・・・ハンダ 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図 ℃ 第 ３ 図
Claims (13)
- （１）セラミック基板と、 このセラミック基板の所定面中央部に配設された低誘電
率絶縁材料を絶縁体層としＣｕ系導体パターンを多層的
に有する多層配線部と、 前記セラミック基板の所定面周辺部に前記多層配線素子
に対し離間して形設された入出力パッドと、 この入出力パッドと一体をなし前記多層配線部の一端が
多層配線部の端子に電気的に接続された導電配線パター
ンと、 この導電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記多層配線素子を囲繞するよう前記セラ
ミック基板の所定面に環状に形設された耐湿性材料から
なる絶縁体層と、 この絶縁体層上に形設された環状導電体層と、 前記多層配線素子を覆うように基部が前記環状導電体層
に取着された導電性キャップと、 を具備することを特徴とする配線基板。 - （２）セラミック基板が、アルミナからなる基板である
特許請求の範囲第１項記載の配線基板。 - （３）Ｃｕ系導体パターンが、Ｃｒ／Ｃｕ、Ｔｉ／Ｃｕ
、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｔｉ、Ｃｒ／Ｃｕ／
Ａｕ、或いはＴｉ／Ｃｕ／Ａｕである特許請求の範囲第
１項記載の配線基板。 - （４）多層配線部を構成するＣｕ系導体パターンの最下
層のＣｕ系導体パターンの端部が、導電配線パターンの
他端に重ね合わせられて電気的に接続されている特許請
求の範囲第１項記載の配線基板。 - （５）低誘電率絶縁材料が、ポリイミド樹脂である特許
請求の範囲第１項記載の配線基板。 - （６）耐湿性材料が、結晶化ガラスである特許請求の範
囲第１項記載の配線基板。 - （７）導電性キャップが、金属製キャップである特許請
求の範囲第１項記載の配線基板。 - （８）環状導電体層が、導電性キャップを取着するため
のシーリングパターンである特許請求の範囲第１項記載
の配線基板。 - （９）セラミック基板の所定面周辺部に入出力パッドと
一端がセラミック基板の所定面中央部に向かう導体配線
パターンとを厚膜法により形成する工程と、 前記導電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記セラミック基板の所定面中央部を囲繞
するように環状に結晶化ガラスからなる絶縁体層を形成
する工程と、 前記絶縁体層上に環状導電体層を厚膜法により形成する
工程と、 前記セラミック基板の所定面中央部にポリイミド樹脂を
絶縁体層とし端子が前記導体配線パターンの他端に接続
されるＣｕ系導体パターンを多層的に有する多層配線部
を薄膜法により形成する工程と、 前記多層配線部を覆うように導電性キャップの基部を前
記環状導電体層に取着する工程と、 からなることを特徴とする配線基板の製造方法。 - （１０）入出力パッド、導体配線パターンおよび環状導
電体層を形成する工程は、それぞれハンダぬれ性が良く
かつハンダとの拡散速度の速い厚膜導体ペーストを印刷
、乾燥、焼成してなるものである特許請求の範囲第９項
記載の配線基板の製造方法。 - （１１）絶縁体層を形成する工程は、厚膜結晶化ガラス
ペーストを印刷、乾燥、焼成してなるものである特許請
求の範囲第９項記載の配線基板の製造方法。 - （１２）Ｃｕ系導体パターンを形成する工程は、Ｃｒ／
Ｃｕ、Ｔｉ／Ｃｕ、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｔ
ｉ、Ｃｒ／Ｃｕ／Ａｕ、或いはＴｉ／Ｃｕ／Ａｕからな
る薄膜を蒸着或いはスパッタリングし、フォトリソグラ
フィにより不要部分をエッチングしてなるものである特
許請求の範囲第９項記載の配線基板の製造方法。 - （１３）ポリイミド樹脂の絶縁体層を形成する工程は、
スピンコートによりポリイミド樹脂の薄膜を形成し、フ
ォトリソグラフィによりエッチングしてなるものである
特許請求の範囲第９項記載の配線基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25797186A JPS63110755A (ja) | 1986-10-29 | 1986-10-29 | 配線基板およびその製造方法 |
| EP87309593A EP0266210B1 (en) | 1986-10-29 | 1987-10-29 | Electronic apparatus comprising a ceramic substrate |
| DE8787309593T DE3784213T2 (de) | 1986-10-29 | 1987-10-29 | Elektronischer apparat mit einem keramischen substrat. |
| US07/817,996 US5153709A (en) | 1986-10-29 | 1992-01-09 | Electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25797186A JPS63110755A (ja) | 1986-10-29 | 1986-10-29 | 配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110755A true JPS63110755A (ja) | 1988-05-16 |
| JPH0478181B2 JPH0478181B2 (ja) | 1992-12-10 |
Family
ID=17313757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25797186A Granted JPS63110755A (ja) | 1986-10-29 | 1986-10-29 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63110755A (ja) |
-
1986
- 1986-10-29 JP JP25797186A patent/JPS63110755A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0478181B2 (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0266210B1 (en) | Electronic apparatus comprising a ceramic substrate | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| US5227583A (en) | Ceramic package and method for making same | |
| US6077728A (en) | Method of producing a ceramic package main body | |
| JPH0454973B2 (ja) | ||
| JPH08274575A (ja) | 素子複合搭載回路基板 | |
| US4639830A (en) | Packaged electronic device | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JPS63110755A (ja) | 配線基板およびその製造方法 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JPH0365033B2 (ja) | ||
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JPS59201452A (ja) | 高密度テ−プボンデイング用デバイス封止 | |
| JP3314609B2 (ja) | 半導体装置 | |
| JP2575749B2 (ja) | 半導体装置におけるリードの製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP3105362B2 (ja) | 高密度ｉｃパッケージ及びその製造方法 | |
| JPH0223031B2 (ja) | ||
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JPS6235552A (ja) | 半導体搭載装置の製造方法 | |
| JPH05343470A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |