JPH07263823A - 多層配線基板およびそれを用いた半導体装置 - Google Patents

多層配線基板およびそれを用いた半導体装置

Info

Publication number
JPH07263823A
JPH07263823A JP4661894A JP4661894A JPH07263823A JP H07263823 A JPH07263823 A JP H07263823A JP 4661894 A JP4661894 A JP 4661894A JP 4661894 A JP4661894 A JP 4661894A JP H07263823 A JPH07263823 A JP H07263823A
Authority
JP
Japan
Prior art keywords
base substrate
ceramic base
ground
power supply
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4661894A
Other languages
English (en)
Inventor
Masaji Aota
正司 青田
Minoru Futai
稔 二井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4661894A priority Critical patent/JPH07263823A/ja
Publication of JPH07263823A publication Critical patent/JPH07263823A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 （修正有） 【構成】 外形および導体配線が標準化されたセラミッ
クベース基板１上に薄膜多層配線部４を形設した多層配
線基板において、薄膜第１導体層にサーマルヴィア受け
ランド１０を規則的に格子状に配設している。薄膜多層
配線部を形成する際、半導体素子の搭載位置に応じて選
択的にサーマルヴィア１４を形成する。 【効果】 薄膜多層配線部の第１導体層を標準化できる
ので、標準化されたセラミックベース基板のみならず、
前記薄膜多層配線部の第１導体層が着膜された状態で作
り置ける。その結果前記薄膜多層配線部第１導体層の設
計製作にかかる手間が省け、製品の開発費低減、設計・
製作期間の短縮が実現する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はマルチチップモジュー
ル用の多層配線基板およびそれを用いた半導体装置に関
し、特にセラミックベース基板上に薄膜多層配線部を形
成し、この薄膜多層配線部にサーマルヴィアを形成する
多層配線基板およびそれを用いた半導体装置に関する。
【０００２】
【従来の技術】近年コンピュータや通信機器の高速化に
伴い半導体素子間の空間的な距離によって生じる遅延時
間が問題になってきており、個々の半導体素子をパッケ
ージングしプリント基板に実装する方法では充分な性能
を発揮できなくなってきている。この問題を解決する方
法の一つとして、複数の半導体素子をベアチップ状態で
多層配線基板に実装したマルチチップモジュール（ＭＣ
Ｍ）と呼ばれる半導体装置が知られている。
【０００３】マルチチップモジュールは一般に使用され
る基板の種類によって分類されるが、セラミックグリー
ンシートに配線を施し、これらを積層して同時焼成した
セラミック多層基板を用いるＭＣＭ−Ｃ、薄膜多層基板
を用いるＭＣＭ−Ｄ等がある。中でもＭＣＭ−Ｄが電気
的特性、配線密度の観点から注目されている。
【０００４】ＭＣＭ−Ｄの場合、薄膜配線を形成するた
めには土台となるベース基板が必要になり、ベース基板
としてはシリコンウェハ、アルミニウム等の金属板、ア
ルミナ、窒化アルミニウム等のセラミック基板が使用さ
れる。セラミック基板を用いた場合は、ベース基板内部
に配線を形成でき、しかもベース基板がパッケージを兼
ねることができるため実装密度が向上するという特徴が
あり、この構造は特にＭＣＭ−Ｄ／Ｃと呼ばれている。
【０００５】しかしながら薄膜多層配線部は絶縁層とし
て通常ポリイミド等の有機絶縁膜を使用するので熱伝導
度において充分でない。従って高発熱の半導体素子を搭
載する場合には、半導体素子を搭載するダイパッドと熱
伝導率の高いセラミック多層基板の間に、熱伝導率の高
い物質で形成された放熱路（サーマルヴィア）を形成す
ることが行われている。
【０００６】図１２はこのＭＣＭ−Ｄ／Ｃの典型的な構
成を示す一部切り欠き斜視図であり、図１３はサーマル
ヴィアを含む要部断面図である．図１２において３１は
セラミックベース基板で内層配線３２ａ、３２ｂ、表面
と内層配線間あるいは内層配線間を接続するヴィアホー
ル３３が形成されており、その下面にはヴィアホール３
３の一部と接続する外部端子３４が配設されている。セ
ラミック多層基板３１の上面中央部には薄膜多層配線部
３５が形成されており、その上には半導体素子３６が搭
載されボンディングワイヤ３７で薄膜配線部３５に接続
されている。薄膜配線部３５の周辺にはこれを囲繞する
シールリング３８が形設されており、図示しない金属キ
ャップの周縁部がこれに溶接等で接合される。
【０００７】図１３はサーマルヴィアの実施態様を示し
た要部断面図であるが、図１２と同一部分には同一番号
を付して一部説明を省略する。図１３において４１は半
導体素子３６が搭載されるダイパッドで、４２はこれに
熱的に接続されたサーマルヴィアである。サーマルヴィ
ア４２はセラミックベース基板の表層でサーマルヴィア
受けランド４３に熱的に接続されている。即ちサーマル
ヴィア４２はサーマルヴィア受けランド４３をベースと
して銅めっきで形成され、熱的に良好な放熱路形成して
いるのである。
【０００８】そしてこのサーマルヴィア受けランド４３
は、薄膜多層配線部の第１導体層（セラミックベース基
板から数えて第１番目の導体層）で形成されるのが一般
的で、製品毎に搭載する半導体素子の数、形状、位置等
が異なるため、製品毎に薄膜多層配線部の第１導体層を
設計しなければならなかった。
【０００９】
【発明が解決しようとする課題】上記のようにサーマル
ヴィア受けランド４３は、薄膜多層配線部の第１導体層
で製品毎に設計する必要があった。このことは開発期間
と開発費に一定の割合を占めることになる。
【００１０】これに対しセラミックベース基板は種々な
製品に共通な部分のみを形成して外形および導体配線を
標準化し、個々の製品の特徴部分は薄膜多層配線部で対
応するという考え方がある。本発明はこの標準化の考え
方を薄膜多層配線部の一部にも適用したもので、種々の
製品に対応できる標準化された多層配線基板とそれを用
いたマルチチップモジュール型の半導体装置を提供し、
開発費の削減、開発期間の短縮を図ろうとするものであ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明の多層配線基板は、電源用および接地用の面状
導体パターンが絶縁層を介して交互に積層されたセラミ
ックベース基板と、前記セラミックベース基板の電源用
および接地用の面状導体パターンのそれぞれとヴィアホ
ールを介して電気的に接続され、前記セラミックベース
基板の１主面の中央部に規則的に交互に配置されたそれ
ぞれ複数の電源用および接地用のヴィアホールコンタク
ト部と、このヴィアホールコンタクト部にそれぞれ接続
する複数のパッド電極と、前記セラミックベース基板の
中央部で前記パッド電極の非配置領域に相隔離して規則
的に配置されたサーマルヴィア受けランドと、を具備す
ることを特徴としている。
【００１２】さらに本発明の他の多層配線基板基板は、
電源用および接地用の面状導体パターンが絶縁層を介し
て交互に積層されたセラミックベース基板と、前記セラ
ミックベース基板の電源用および接地用の面状導体パタ
ーンのそれぞれとヴィアホールを介して電気的に接続さ
れ、前記セラミックベース基板の１主面の中央部に規則
的に交互に配置されたそれぞれ複数の電源用および接地
用のヴィアホールコンタクト部と、このヴィアホールコ
ンタクト部にそれぞれ接続する複数のパッド電極と、前
記セラミックベース基板の中央部で前記パッド電極の非
配置領域に相隔離して規則的に配置されたサーマルヴィ
ア受けランドと、前記セラミックベース基板の主面上に
設けられ、前記電源用および接地用のパッド電極に対し
選択的に接続された電源用および接地用の薄膜配線と、
信号用の薄膜配線が形成された薄膜多層配線部と、この
薄膜多層配線部を貫通するように形成され、前記サーマ
ルヴィア受けランドと選択的に接続するサーマルヴィア
とを具備することを特徴としている。
【００１３】加えて本発明の半導体装置は、電源用およ
び接地用の面状導体パターンが絶縁層を介して交互に積
層されたセラミックベース基板と、前記セラミックベー
ス基板の電源用および接地用の面状導体パターンのそれ
ぞれとヴィアホールを介して電気的に接続され、前記セ
ラミックベース基板の１主面の中央部に規則的に交互に
配置されたそれぞれ複数の電源用および接地用のヴィア
ホールコンタクト部と、このヴィアホールコンタクト部
にそれぞれ接続する複数のパッド電極と、前記セラミッ
クベース基板の中央部で前記パッド電極の非配置領域に
相隔離して規則的に配置されたサーマルヴィア受けラン
ドと、前記セラミックベース基板の主面上に設けられ、
前記電源用および接地用のパッド電極に対し選択的に接
続された電源用および接地用の薄膜配線と、信号用の薄
膜配線が形成された薄膜多層配線部と、この薄膜多層配
線部に搭載され、前記薄膜配線と電気的に接続された半
導体素子と、この半導体素子が搭載されたダイパッドの
裏面下で前記薄膜多層配線部を貫通するように形成さ
れ、前記サーマルヴィア受けランドと選択的に接続する
サーマルヴィアとを具備することを特徴としている。
【００１４】
【作用】本発明では外形および導体配線が標準化された
セラミックベース基板の一主面に形成する薄膜多層配線
部の第１導体層（前記セラミックベース基板の一主面よ
り数えて最初に形成する導体層）に規則的に配列された
サーマルヴィア受けランドを形成しておくことにより、
従来は製品毎に設計・製作を行っていた前記薄膜多層配
線部第１導体層の標準化が可能になる。
【００１５】即ち薄膜多層配線部の第１導体層にはサー
マルヴィア受けランドが規則的に配列形成されているの
で、前記薄膜多層配線部の表面層に搭載される半導体素
子は、その位置に拘らずその直下に予め形成されている
サーマルヴィア受けランドを使用してサーマルヴィアを
形成することができる。
【００１６】
【実施例】以下本発明の実施例を図面を参照して説明す
る。図１は本発明の第１の実施例に係わるマルチチップ
モジュールの要部断面図で、１はアルミナ（ Al2 O3 ）
や窒化アルミニウム（AlN ）等からなるセラミックベー
ス基板で、電源層や接地層等の内層配線２ａ、２ｂが内
蔵されている。図では内層配線は２層になっているが層
数はこれに限られるものではなく、複数の電源層、複数
の接地層を設けることもできる。セラミックベース基板
１の下面には外部接続端子３が形設されている。この外
部接続端子３はセラミックベース基板１の上面端部に設
けてもよい。
【００１７】セラミックベース基板１の上面には薄膜多
層配線部４との接続に使用されるヴィアホールコンタク
ト部５が規則的に配列されており、どの様な製品にも適
用できる標準パターンになっている。このヴィアホール
コンタクト部５、内層配線２ａ、２ｂ、外部接続端子３
の所望の箇所をヴィアホール６で接続してセラミックベ
ース基板１を構成している。
【００１８】前記薄膜多層配線部４はポリイミドの絶縁
層７とCuを主体とした導体層８とを交互に積層して多層
配線をなしており、セラミックベース基板側より数えて
第１の導体層が前記ヴィアホールコンタクト部５に接続
する電極パッド９およびサーマルヴィア受けランド１０
を形成している。セラミックベース基板より数えて第２
の導体層乃至第３の導体層は信号層であり、表面層には
半導体素子１１を搭載接続するためのパッド１２ａ、１
２ｂが形成されている。半導体素子１１はダイパッド１
２ａに導電性樹脂等でダイマウントされ、ボンディング
ワイヤ１３でボンディングパッド１２ｂに接続されてい
る。なお内層の導体層数は上記に限られるものではなく
２層以上であってもよい。
【００１９】前記ダイパッド１２ａの下部には，前記サ
ーマルヴィア受けランド１０に達するサーマルヴィア１
４がCu等のめっきで形成されており、半導体素子９で発
生した熱を放熱性が良好なセラミックベース基板１に伝
導する働きをしている。
【００２０】また前記電極パッド９に導出された電源電
圧、接地電位は、薄膜多層配線部４内のヴィアホール１
５と導体層８の一部を介して所望の箇所へ接続されてい
る。信号配線の入出力線もヴィアホール１５、パッド電
極９、ヴィアホールコンタクト部５、ヴィアホール６を
介して外部端子３に接続されている。
【００２１】次に上記構成におけるベース基板１および
薄膜多層配線部４の実施態様をさらに詳細に説明する。
図２はベース基板１の平面図の一部でヴィアホールコン
タクト部５の配列状態を示したものである。ベース基板
１は例えばアルミナ（ Al2 O3 ）や窒化アルミニウム
（AlN ）等からなるセラミックグリーンシートと称され
る絶縁シートの表面上に、例えばタングステンペースト
をスクリーン印刷することにより面状導体パターンを形
成したものを複数層重ねた後に同時焼成することによっ
て形成される。
【００２２】上記複数層の絶縁シートの各表面上に形成
された面状導体パターンには電源電圧が接続される面状
導体パターン（図１における２ａ）と、接地電圧が接続
される面状導体パターン（図１における２ｂ）との２種
類がある。前記ベース基板１ではそれぞれ１層づつと表
面絶縁層を重ねて焼成されている。
【００２３】図２のベース基板１の中央部１６は前記面
状導体パターンが内部に形成される領域で、電源用の面
状導体パターン２ａと接続される図中白丸で示した電源
用ヴィアホールコンタクト部５ａと、接地用の面状導体
パターン２ｂと接続される図中黒丸で示した接地用ヴィ
アホールコンタクト部５ｂとが規則的に交互に格子状に
形成されている。またベース基板１の周辺部には信号配
線等を外部に取り出す為のヴィアホールコンタクト部５
ｃが複数配置されている。
【００２４】前記ヴィアホールコンタクト部５ａ、５
ｂ、５ｃは、それぞれ前記各層の絶縁シートに形成され
た貫通口内に例えばタングステンペーストを充填し、グ
リーンシートの焼成時に同時に焼成することによってヴ
ィアホール６を形成し、上下方向に電気的接続が図られ
ている。そしてその各先端面は薄膜多層配線部４の形成
面に露出している。
【００２５】このように構成されたベース基板１の上に
薄膜多層配線部４を次のように形成する。即ち前記ベー
ス基板の表面に鏡面研摩等の前処理を施し、蒸着または
スパッタにてバリアメタルーCu−バリアメタルの第一導
体層をベース基板全面に形成する。バリアメタルはCuと
ポリイミドの接着力向上と、Cuがポリイミド前駆体であ
るワニスに侵されることを防止するために使用されるも
ので、CrやTiが使用される。次にフォトレジストをスピ
ンコート・露光・現像し、所定の必要パターン以外の部
分をエッチング除去し前記フォトレジストを剥離するこ
とにより、第１導体層（パターン）を形成する。
【００２６】図３はこの第１導体層のコーナー部を拡大
して示した平面図である。ベース基板１の中央部１６の
内部には前記ヴィアホールコンタクト部５ａおよび５ｂ
に対応した電極パッド９ａおよび９ｂが規則的に交互に
形設されており、その間の領域をサーマルヴィア受けラ
ンド１７が一定間隔で格子状に配列されている。またベ
ース基板１の周縁部には信号配線等の取り出し用の電極
パッド９ｃが形設されている。
【００２７】次に薄膜多層配線およびサーマルヴィアの
形成方法を図４ないし図１１に模式的に断面図で示す。
即ち図４に示すように第１導体層２２が形成されたセラ
ミックベース基板２１上に感光性ポリイミド２３をスピ
ンコート・露光・現像し、貫通口（ヴィアホール）２４
を形成しキュアすることにより第１絶縁層を形成する。
続いて図５に示すように全面にめっき用電極金属２５と
してCuを蒸着等で成膜し、図６に示すようにレジスト２
６を成膜しパターニングする。
【００２８】続いて図７に示すようにCuめっきを行い金
属柱２７を形成する。次に図８に示すようにレジスト２
６を剥離し、金属柱２７をレジストとしてめっき電極２
５をエッチングすることにより金属柱２７が露出する。
次に図９に示すようにポリイミド２８をスピンコート・
キュアし、図１０に示すように金属柱２７上のポリイミ
ドをラッピングやエッチングで取り除き、図１１に示す
ように第２導体層２９を形成すれば、フィルドヴィアと
称される金属が充填されたヴィアホール（金属柱２７）
が完成する。
【００２９】上記の工程を繰り返すことによりサーマル
ヴィアを含む薄膜多層配線部が完成する。但しサーマル
ヴィアは図１において半導体素子１１が搭載される直下
に設ければよいので、全てのサーマルヴィア受けランド
にサーマルヴィアを形成するわけではない。逆に薄膜多
層配線部４上のどの位置に半導体素子９を搭載してもサ
ーマルヴィア１４の形成位置には予めサーマルヴィアの
形成ピッチに合わせてサーマルヴィア受けランドが形成
してあるため、サーマルヴィア受けランドを製品毎に設
計する必要がない。
【００３０】サーマルヴィア受けランドはサーマルヴィ
ア形成が可能な最小ピッチで配置すれば最も効率の良い
標準化が可能となる。図４の例では50μｍ角のサーマル
ヴィア受けランドを 115μｍピッチで配列した。またサ
ーマルヴィア受けランドの形状としては図４の角型の他
に円形や多角形であってもよい。さらにサーマルヴィア
受けランドの配列は、本実施例では直交型の格子状とし
たが、斜交型の格子状等に変形することも可能である。
【００３１】次に本発明の第２の実施例を説明する。本
実施例の構成は図１ないし図３と同様であるが、図３に
おける電極パッド９ａ、９ｂ、９ｃおよびサーマルヴィ
ア受けランド１７をAg-Pd 、Cu等の厚膜ペーストをスク
リーン印刷して不活性雰囲気中で焼成して形成する所が
異なる。Ag-Pd 、Cuに代えてタングステンペーストを用
いてセラミックベース基板を製造する際に同時に形成す
るようにしても良い。このようにすればセラミックベー
ス基板製造の一環としてサーマルヴィア受けランドまで
を製造できるのでコストを低減できる。但し本実施例の
方法では薄膜法に比較して微細化が困難で寸法精度も良
くないので、寸法精度があまり要求されない低価格の用
途に好適である。
【００３２】
【発明の効果】以上説明した様に本発明では、セラミッ
クベース基板上に形成された薄膜多層配線部の第１導体
層に、規則的にサーマルヴィア受けランドを配設するこ
とにより、薄膜多層配線部の第１導体層を標準化でき
る。これにより外形および導体配線が標準化されたセラ
ミックベース基板のみならず、前記薄膜多層配線部の第
１導体層が着膜された状態で作り置けるため、前記薄膜
多層配線部第１導体層の設計製作にかかる手間が省け、
製品の開発費低減、設計・製作期間の短縮が実現する。
さらに寸法精度があまり要求されない用途には、薄膜の
第１導体層に代えて厚膜の第１導体層を使用することに
より一層の価格低減が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係わるマルチチップモ
ジュールの要部断面図。
【図２】本発明の第１の実施例に係わるセラミックベー
ス基板の表面パターンを示す平面図。
【図３】本発明の第１の実施例に係わる薄膜第１導体層
のパターンを示す要部平面図。
【図４】本発明の第１の実施例に係わる薄膜多層配線お
よびサーマルヴィアの製造工程を模式的に示す断面図。
【図５】図４の次工程を示す断面図。
【図６】図５の次工程を示す断面図。
【図７】図６の次工程を示す断面図。
【図８】図７の次工程を示す断面図。
【図９】図８の次工程を示す断面図。
【図１０】図９の次工程を示す断面図。
【図１１】図１０の次工程を示す断面図。
【図１２】典型的なマルチチップモジュールを示す一部
切り欠き斜視図。
【図１３】従来技術によるマルチチップモジュールのサ
ーマルヴィアを示す要部断面図。
【符号の説明】
１ … セラミックベース基板 ２ａ、２ｂ … 内層配線 ３ … 外部接続端子 ４ … 薄膜多層配線部 ５ … ヴィアホールコンタクト部 ６ … ヴィアホール ７ … ポリイミド絶縁層 ８ … 薄膜導体層 ９ … 電極パッド １０ … サーマルヴィア受けランド １１ … 半導体素子 １２ａ … ダイパッド １２ｂ … ボンディングパッド １３ … ボンディングワイヤ １４ … サーマルヴィア １５ … ヴィアホール １６ … セラミックベース基板中央部 １７ … サーマルヴィア受けランド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｃ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 電源用および接地用の面状導体パターン
    が絶縁層を介して交互に積層されたセラミックベース基
    板と、 前記セラミックベース基板の電源用および接地用の面状
    導体パターンのそれぞれとヴィアホールを介して電気的
    に接続され、前記セラミックベース基板の１主面の中央
    部に規則的に交互に配置されたそれぞれ複数の電源用お
    よび接地用のヴィアホールコンタクト部と、 このヴィアホールコンタクト部にそれぞれ接続する複数
    のパッド電極と、 前記セラミックベース基板の中央部で前記パッド電極の
    非配置領域に相隔離して規則的に配置されたサーマルヴ
    ィア受けランドと、を具備することを特徴とする多層配
    線基板。
  2. 【請求項２】 電源用および接地用の面状導体パターン
    が絶縁層を介して交互に積層されたセラミックベース基
    板と、 前記セラミックベース基板の電源用および接地用の面状
    導体パターンのそれぞれとヴィアホールを介して電気的
    に接続され、前記セラミックベース基板の１主面の中央
    部に規則的に交互に配置されたそれぞれ複数の電源用お
    よび接地用のヴィアホールコンタクト部と、 このヴィアホールコンタクト部にそれぞれ接続する複数
    のパッド電極と、 前記セラミックベース基板の中央部で前記パッド電極の
    非配置領域に相隔離して規則的に配置されたサーマルヴ
    ィア受けランドと、 前記セラミックベース基板の主面上に設けられ、前記電
    源用および接地用のパッド電極に対し選択的に接続され
    た電源用および接地用の薄膜配線と、信号用の薄膜配線
    とが形成された薄膜多層配線部と、 この薄膜多層配線部を貫通するように形成され、前記サ
    ーマルヴィア受けランドと選択的に接続するサーマルヴ
    ィアとを具備することを特徴とする多層配線基板。
  3. 【請求項３】 前記薄膜多層配線部の絶縁体がポリイミ
    ドであり、前記薄膜多層配線部の主導体が銅であること
    を特徴とする請求項２記載の多層配線基板。
  4. 【請求項４】 前記サーマルヴィアはヴィアホール内に
    前記主導体を充填して形成したものであることを特徴と
    する請求項３記載の多層配線基板。
  5. 【請求項５】 電源用および接地用の面状導体パターン
    が絶縁層を介して交互に積層されたセラミックベース基
    板と、 前記セラミックベース基板の電源用および接地用の面状
    導体パターンのそれぞれとヴィアホールを介して電気的
    に接続され、前記セラミックベース基板の１主面の中央
    部に規則的に交互に配置されたそれぞれ複数の電源用お
    よび接地用のヴィアホールコンタクト部と、 このヴィアホールコンタクト部にそれぞれ接続する複数
    のパッド電極と、 前記セラミックベース基板の中央部で前記パッド電極の
    非配置領域に相隔離して規則的に配置されたサーマルヴ
    ィア受けランドと、 前記セラミックベース基板の主面上に設けられ、前記電
    源用および接地用のパッド電極に対し選択的に接続され
    た電源用および接地用の薄膜配線と、信号用の薄膜配線
    とが形成された薄膜多層配線部と、 この薄膜多層配線部に搭載され、前記薄膜配線と電気的
    に接続された半導体素子と、 この半導体素子が搭載されたダイパッドの裏面下で前記
    薄膜多層配線部を貫通するように形成され、前記サーマ
    ルヴィア受けランドと選択的に接続するサーマルヴィア
    とを具備することを特徴とする半導体装置。
  6. 【請求項６】 前記薄膜多層配線部の絶縁体がポリイミ
    ドであり、前記薄膜配線の主導体が銅であることを特徴
    とする請求項５記載の半導体装置。
  7. 【請求項７】 前記サーマルヴィアはヴィアホール内に
    前記主導体を充填して形成したものであることを特徴と
    する請求項６記載の半導体装置。
JP4661894A 1994-03-17 1994-03-17 多層配線基板およびそれを用いた半導体装置 Pending JPH07263823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4661894A JPH07263823A (ja) 1994-03-17 1994-03-17 多層配線基板およびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4661894A JPH07263823A (ja) 1994-03-17 1994-03-17 多層配線基板およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH07263823A true JPH07263823A (ja) 1995-10-13

Family

ID=12752291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4661894A Pending JPH07263823A (ja) 1994-03-17 1994-03-17 多層配線基板およびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH07263823A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19627858A1 (de) * 1996-07-11 1998-01-22 Eurotec Ges Fuer Energiesparte Komplexes Leistungsbauelement
JP2019045777A (ja) * 2017-09-06 2019-03-22 セイコーエプソン株式会社 電気光学装置、電子機器及びプロジェクター

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19627858A1 (de) * 1996-07-11 1998-01-22 Eurotec Ges Fuer Energiesparte Komplexes Leistungsbauelement
JP2019045777A (ja) * 2017-09-06 2019-03-22 セイコーエプソン株式会社 電気光学装置、電子機器及びプロジェクター

Similar Documents

Publication Publication Date Title
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5901050A (en) Wired base plate and package for electronic parts
US6841862B2 (en) Semiconductor package board using a metal base
JP3879351B2 (ja) 半導体チップの製造方法
US7646086B2 (en) Semiconductor package
US8345438B2 (en) Electronic part module and method of making the same
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US5227583A (en) Ceramic package and method for making same
JPH07263619A (ja) 半導体装置
JPH09232508A (ja) パターン金属層と絶縁層を積層してなるリードフレームを用いたマルチチップパッケージ
JPH022699A (ja) 高密度ハイブリッド集積回路
JP2004055965A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP3016910B2 (ja) 半導体モジュール構造
US5271993A (en) Method of manufacturing insulation substrate for semiconductor device and metal pattern plate used therefor
JP3878795B2 (ja) 多層配線基板
JPH0817965A (ja) 電子コンポーネントおよびその製造方法
JPH07263823A (ja) 多層配線基板およびそれを用いた半導体装置
JPH10242335A (ja) 半導体装置
JP3792472B2 (ja) 多層配線基板
JP2006339293A (ja) 回路モジュール
JP3313233B2 (ja) 半導体装置
US20020027011A1 (en) Multi-chip module made of a low temperature co-fired ceramic and mounting method thereof
JP3314609B2 (ja) 半導体装置
JPH06326471A (ja) 多層配線基板
JP4666812B2 (ja) 多数個取り電子部品搭載用基板