JPH0365034B2 - - Google Patents

Info

Publication number
JPH0365034B2
JPH0365034B2 JP25916886A JP25916886A JPH0365034B2 JP H0365034 B2 JPH0365034 B2 JP H0365034B2 JP 25916886 A JP25916886 A JP 25916886A JP 25916886 A JP25916886 A JP 25916886A JP H0365034 B2 JPH0365034 B2 JP H0365034B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
conductor
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP25916886A
Other languages
English (en)
Other versions
JPS63111697A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP25916886A priority Critical patent/JPS63111697A/ja
Priority to EP87309593A priority patent/EP0266210B1/en
Priority to DE8787309593T priority patent/DE3784213T2/de
Publication of JPS63111697A publication Critical patent/JPS63111697A/ja
Publication of JPH0365034B2 publication Critical patent/JPH0365034B2/ja
Priority to US07/817,996 priority patent/US5153709A/en
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は配線基板およびその製造方法に係り、
特にハイブリツドIC用の多層配線基板およびそ
の製造方法に関する。
(従来の技術) 近年、電子機器の小型軽量化、多機能化、高速
化、高信頼化等の要求の高まりに伴ない、アルミ
ナ等のセラミツクの多層配線基板上にICチツプ
や抵抗、コンデンサのようなチツプ部品を多数搭
載し、全体を金属製キヤツプで気密に封止した構
造のハイブリツドICが多用されてきている。
そしてこのハイブリツドICに用いられるセラ
ミツク多層配線基板は、通常グリーンシート法、
厚膜法、あるいは厚膜薄膜混成法等の方法により
製造されている。
しかしながら、このようなセラミツク多層配線
基板は、比較的大きな誘電率(ε)を有するセラ
ミツク(ε=8〜10)や結晶化ガラス(ε=9〜
20)で絶縁体層が構成されているため、配線の浮
遊容量を低く抑えることができず、搭載された素
子の高速動作化が阻まれている。
そこでこのような問題に対処するため、最近高
速素子搭載用の配線基板として銅−ポリイミド多
層配線基板が開発されつつある。この配線基板
は、第4図に示すように、厚さが1μm〜10μm程
度の薄膜導体パターン2とポリイミド層3とをセ
ラミツク基板1上に積層した構造を有し、次のよ
うにして製造されている。
すなわち、蒸着あるいはスパツタリングにより
銅を主導体とした2ないし3種の導体の薄膜をセ
ラミツク基板1の全面に形成した後、フオトリソ
グラフイ等の方法で不要部分をエツチングし薄膜
導体パターン2を形成する第1の工程と、ポリイ
ミド樹脂をスピンコート乾燥した後、フオトリソ
グラフイにより上下の導体パターン2間を電気的
に接続する通孔4を形成する第2の工程とを繰返
すことにより製造されている。
そしてこのような薄膜法により製造された銅−
ポリイミド多層配線基板は、絶縁体層を構成する
ポリイミド樹脂の誘電率が極めて低く(ε=3〜
4)、しかも他の金属に比べて電気抵抗の小さな
銅により導体パターン2が形成されているため、
搭載された素子を高速動作させることができると
いう利点を有している。
(発明が解決しようとする問題点) しかしながらこのような配線基板においては、
ポリイミド樹脂が吸湿性を有するため、この上に
ICチツプ等を搭載し金属製キヤツプ等で気密に
封止してハイブリツドICを製作した場合、ポリ
イミド層3の厚さ方向から湿気が金属製キヤツプ
内部の搭載領域内に侵入してしまう。
そしてこの湿気がマイグレーシヨンによる多層
配線部の短絡事故、ICやワイヤの腐蝕事故、あ
るいは温度サイクル試験時の結露による短絡事故
等を引き起こすという問題があつた。
本発明はこれらの問題を解決するためになされ
たもので、耐湿性が改善され気密に封止された領
域内への湿気の侵入がなく、しかも信頼性が高く
高速動作が可能なハイブリツドIC用などの多層
配線基板およびその製造方法を提供することを目
的とする。
[発明の構成] (問題点を解決するための手段) 本発明の配線基板は、セラミツク基板と、この
セラミツク基板の所定面中央部に配設された低誘
電率絶縁材料を絶縁体層としCu系導体パターン
を多層的に有する多層配線部と、前記セラミツク
基板の所定面周辺部に前記多層配線部に対し離間
して形設された入出力パツドと、この入出力パツ
ドと前記多層配線部との間に配設され一端は入出
力パツドに他端は多層配線部の端子にそれぞれ電
気的に接続された導電配線パターンと、この導電
配線パターンの少なくとも一部をそれぞれ被覆し
ながらかつ前記多層配線部を囲撓するよう前記セ
ラミツク基板の所定面に環状に形設された耐湿性
材料からなる絶縁体層と、この絶縁体層上に形設
された環状導電体層と、前記多層配線部を覆うよ
うに基部が前記環状導電体層に取着された導電性
キヤツプとを具備することを特徴としている。
またその製造方法は、セラミツク基板の所定面
に一端が周辺部に他端が中央部に向かう導体配線
パターンを厚膜法により形成する工程と、前記導
電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記セラミツク基板の所定面中央部
を囲撓するように環状に結晶化ガラスからなる絶
縁体層を形成する工程と、前記絶縁体層上に環状
導電体層を厚膜法により形成する工程と、前記セ
ラミツク基板の所定面中央部にポリイミド樹脂を
絶縁体層とし端子が前記導体配線パターンに他端
に接続されるCu系導体パターンを多層的に有す
る多層配線部とのこの多層配線部の最上層のCu
系導体パターンと同時に少なくとも前記導体配線
パターンの一端に電気的に接続される入出力パツ
ドとを薄膜法により形成する工程と、前記多層配
線剤を覆うように導電性キヤツプの基部を前記環
状導電体層に取着する工程とからなることを特徴
としている。
(作用) 本発明の配線基板およびその製造方法において
は、内部配線と電気的に接続するための導電配線
パターンと環状導電体層とが厚膜法により形成さ
れており、環状導電体層の内側のセラミツク基板
上に薄膜法により低誘電率絶縁材料を絶縁体層と
しCu系導体パターンを多層的に有する多層配線
部が設けられている。
従つて多層配線素子にICチツプ等の素子を搭
載することにより、高速動作が可能なハイブリツ
ドICが得られる。
また、環状導電体層上に金属製キヤツプを取着
することにより多層配線部が気密に封止されて外
気に直接触れることがなく、しかもこの環状導電
体層より外側の絶縁体層がセラミツク及び結晶化
ガラスで構成され、ここから厚さ方向に湿気が侵
入してくることがないので、短絡腐蝕事故等が発
生することがなく、信頼性の高いハイブリツド
ICが得られる。
さらに、薄膜法により導電配線パターンの露出
部上にCu系の入出力パツドが形成されているの
で、この上に入出力リード等を固着しやすい。
またさらにシールリングパターンとなる環状導
電体層を、特にハンダぬれ性のよい厚膜導体ペー
ストで印刷形成した配線基板において、ハンダで
の金属製キヤツプ溶着作業がしやすい。
(実施例) 以下、本発明の実施例を図面に基づいて説明す
る。
第1図および第2図は、それぞれ本発明の配線
基板の一実施例を示す斜視図および要部拡大断面
図である。
これらの図において符号5はアルミナ等のセラ
ミツクからなる基板を示し、このセラミツク基板
5表面の周辺部には、基板中央部に向かつてそれ
ぞれ延出された複数本の比較的短尺の導体パター
ン6が以下に示す厚膜法によりそれぞれ形成され
ている。
すなわち、これらの短尺の厚膜導体パターン6
は例えばCUペースト、Ag−Ptペースト、Au−
Ptペースト。Ag−Pdペーストのような、Su−
Pb系のハンダとのぬれ性が良くかつこのハンダ
との拡散速度の遅い厚膜導体ペーストを、5〜
20μmの厚さにスクリーン印刷し続いて乾燥、焼
成することによつて形成されている。
またこうして形成された短尺の厚膜導体パター
ン6の上には、これらの両端部をそれぞれ露出さ
せ中央部のみを被覆するような幅のリング状の絶
縁体層7が、結晶化ガラスペーストを印刷、乾燥
焼成することによつて形成されている。さらにこ
のリング状の絶縁体層7の上には、これと相似形
でこれよりいくらか幅の狭いリング状の導体パタ
ーン8が、前述の厚膜導体ペーストを印刷、乾
燥、焼成することによつて形成されている。
またさらにこのようなリング状の厚膜導体パタ
ーン8の内側のセラミツク基板5表面には、銅を
主導体とした2ないし3種の導体からなる厚さが
1μm〜10μm程度の薄膜導体パターン9とほぼ同
じ厚さのポリイミド層10とを、以下に示すよう
な薄膜法によつて交互に積層してなる銅−ポリイ
ミド多層配線部11が設けられている。
すなわちこの多層配線部11は、まずリング状
の導体パターン8の内側のセラミツク基板5上に
銅を主導体とした2ないし3種の導体、例えば
Cr/Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/Cr、
Cr/Cu/Au、Ti/Cu/Au等の導体を蒸着ある
いはスパツタリングすることにより薄膜を形成し
た後、フオトリソグラフイにより不要の部分をエ
ツチングすることにより第1層目の薄膜導体パタ
ーン9を形成する。そしてこの第1層目の薄膜導
体パターンに9おいては、その端部12が短尺の
厚膜導体パターン6の全内側端部上に重なり合う
ように形成し、短尺の厚膜導体パターン6と多層
配線部11の導体パターンとが電気的に接続され
るように構成する。
このようにして形成された薄膜導体パターン9
上に、有機材料であるポリイミド樹脂をスピンコ
ートし乾燥硬化させてポリイミド層10を形成し
た後、フオトリソグラフイによりエツチングを行
つて導体パターン9間を電気的に接続するための
通孔13を形成する。
これらの工程を繰返して薄膜導体パターン9と
ポリイミド層10とを所定の層数を交互に積層
し、最後に最上層の薄膜導体パターン9を以下に
示すようにして形成する。
すなわち最上層においては、前記銅を主導体と
した2ないし3種の導体を基板全面に蒸着あるい
はスパツタリングした後、この薄膜導体をエツチ
ングすることにより、リング状の厚膜導体パター
ン8の内側にICチツプのような能動素子や抵抗、
コンデンサのような受動素子を搭載するための複
数のダイパツド14と、ボンデングワイヤを介し
て、搭載された能動素子と多層配線部11の導体
パターンとを電気的に接続するための複数のアウ
ターリードボンデイングパツド(OLB)15と
を形成するとともに、短尺の厚膜導体パータン6
の外側露出部上に、これより大サイズの複数個の
入出力導体パツド16をそれぞれ形成する。
このように構成される実施例の配線基板上に
は、通常次のようにして素子が搭載され、ハイブ
リツドICが構成される。
すなわち、第3図に示すように、多層配線部1
1のダイパツド14上には、ICチツプ17や抵
抗等(図示を省略。)がそれぞれ導電性エポキシ
18のような接着剤で接着され、これらのICチ
ツプ17とOLB15との間は、Au線やAl線のよ
うなボンデイングワイヤ19によつて電気的に接
続される。そしてリング状の厚膜導体パターン8
の上には、コバールやFe/Ni42アロイのような、
セラミツクと熱膨脹係数がほぼ等しい金属からな
るキヤツプ20が、Sn/Pb63/37合金のような
共晶ハンダ21によつて固着され、ICチツプ1
7等が搭載された領域はヘリウムや窒素のような
不活性ガス22が封入された状態で気密に封止さ
れる。
さらに薄膜の入出力導体パツド16上には、共
晶ハンダ等を用いてクリツプリード等の入出力リ
ードや入出力ピン(図示の省略。)が固着される。
従つて、実施例の配線基板を用いこのようにし
て構成されるハイブリツドICにおいては、ICチ
ツプ17等が搭載される多層配線部11の絶縁体
層がセラミツクや結晶化ガラスと比べて誘電率が
低いポリイミド樹脂で構成されているので、配線
の浮遊容量を小さくすることができ、動作の高速
化が進められる。
また、このようなICチツプ17等が搭載され
た領域が金属製キヤツプ20で気密に封止されて
おり、かつ金属製キヤツプ20の外側に露出した
基板周辺部の絶縁体層が、耐湿性の高いアルミナ
等のセラミツク及び結晶化ガラスで構成されてい
るので、金属製キヤツプ20内部の搭載領域への
湿気の侵入が完全に防止され、マイグレーシヨ
ン、ワイヤ腐蝕、結露事故等の発生がない。さら
にシールリンダパターンとなるリング状の導体パ
ターン8がハンダとのぬれ性の良い導体によつて
厚膜形成されており、かつ短尺の厚膜導体パター
ン6の露出部上にハンダ付け性に良い銅を主導体
とした2ないし3種の導体により薄膜入出力導体
パツド16が形成されているので、金属製キヤツ
プ20や入出力リード等の固着強度が高いハイブ
リツドICを得ることができる。
[発明の効果] 以上の説明から明らかなように、本発明の配線
基板およびその製造方法によれば、金属製キヤツ
プ等で気密に封止された素子の搭載領域内へ湿気
が侵入することがなく、短絡腐蝕事故等が発生す
ることがない。従つて、信頼性が高く素子の高速
動作が可能なハイブリツドICを得ることができ
る。
【図面の簡単な説明】
第1図および第2図は、それぞれ本発明の配線
基板の一実施例を示す斜視図および要部拡大断面
図、第3図は実施例の配線基板を用いて構成した
ハイブリツドICの要部拡大断面図、第4図は従
来の銅−ポリイミド多層配線の基板の断面図であ
る。 5……セラミツク基板、6……短尺の厚膜導体
パターン、7……リング状の絶縁体層、8……リ
ング状の厚膜導体パターン、9……薄膜導体パタ
ーン、10……ポリイミド層、11……多層配線
部、13……通孔、14……ダイパツド、15…
…OLB、17……ICチツプ、20……金属製キ
ヤツプ、21……ハンダ。

Claims (1)

  1. 【特許請求の範囲】 1 セラミツク基板と、 このセラミツク基板の所定面中央部に配設され
    た低誘電率絶縁材料を絶縁体層としCu系導体パ
    ターンを多層的に有する多層配線部と、 前記セラミツク基板の所定面周辺部に前記多層
    配線部に対し離間して形設された入出力パツド
    と、 この入出力パツドと前記多層配線部との間に配
    設され一端は入出力パツドに他端は多層配線部の
    端子にそれぞれ電気的に接続された導電配線パタ
    ーンと、 この導電配線パターンの少なくとも一部をそれ
    ぞれ被覆しながらかつ前記多層配線部を囲撓する
    よう前記セラミツク基板の所定面に環状に形設さ
    れた耐湿性材料からなる絶縁体層と、 この絶縁体層上に形設された環状導電体層と、 前記多層配線部を覆うように基部が前記環状導
    電体層に取着された導電性キヤツプと、 を具備することを特徴とする配線基板。 2 セラミツク基板が、アルミナからなる基板で
    ある特許請求の範囲第1項記載の配線基板。 3 Cu系導体パターンが、Cr/Cu、Ti/Cu、
    Cr/Cu/Cr、Ti/Cu/Ti、Cr/Cu/Au、或い
    はTi/Cu/Auである特許請求の範囲第1項記載
    の配線基板。 4 多層配線部を構成するCu系導体パターンの
    最下層のCu系導体パターンの端部が、導電配線
    パターンの他端に重ね合わせられて電気的に接続
    されている特許請求の範囲第1項記載の配線基
    板。 5 低誘電率絶縁材料が、ポリイミド樹脂である
    特許請求の範囲第1項記載の配線基板。 6 耐湿性材料が、結晶化ガラスである特許請求
    の範囲第1項記載の配線基板。 7 導電性キヤツプが、金属製キヤツプである特
    許請求の範囲第1項記載の配線基板。 8 環状導電体層が、導電性キヤツプを取着する
    ためのシールリングパターンである特許請求の範
    囲第1項記載の配線基板。 9 セラミツク基板の所定面に一端が周辺部に他
    端が中央部に向かう導体配線パターンを厚膜法に
    より形成する工程と、 前記導電配線パターンの少なくとも一部をそれ
    ぞれ被覆しながらかつ前記セラミツク基板の所定
    面中央部を囲撓するように環状に結晶化ガラスか
    らなる絶縁体層を形成する工程と、 前記絶縁体層上に環状導電体層を厚膜法により
    形成する工程と、 前記セラミツク基板の所定面中央部にポリイミ
    ド樹脂を絶縁体層とし端子が前記導体配線パター
    ンの他端に接続されるCu系導体パターンを多層
    的に有する多層配線部とこの多層配線部の最上層
    のCu系導体パターンと同時に少なくとも前記導
    体配線パターンの一端に電気的に接続される入出
    力パツドとを薄膜法により形成する工程と、 前記多層配線部を覆うように導電性キヤツプの
    基部を前記環状導電体層に取着する工程と、 からなることを特徴とする配線基板の製造方法。 10 導体配線パターンおよび環状導電体層を形
    成する工程は、それぞれハンダぬれ性が良くかつ
    ハンダとの拡散速度の遅い厚膜導体ペーストを印
    刷、乾燥、焼成してなるものである特許請求の範
    囲第9項記載の配線基板の製造方法。 11 絶縁体層を形成する工程は、厚膜結晶化ガ
    ラスペーストを印刷、乾燥、焼成してなるもので
    ある特許請求の範囲第9項記載の配線基板の製造
    方法。 12 Cu系導体パターンを形成する工程は、
    Cr/Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/Ti、
    Cr/Cu/Au、或いはTi/Cu/Auからなる薄膜
    を蒸着或いはスパツタリングし、フオトリソグラ
    フイにより不要部分をエツチングしてなるもので
    ある特許請求の範囲第9項記載の配線基板の製造
    方法。 13 ポリイミド樹脂の絶縁体層を形成する工程
    は、スピンコートによりポリイミド樹脂の薄膜を
    形成し、フオトリソグラフイによりエツチングし
    てなるものである特許請求の範囲第9項記載の配
    線基板の製造方法。
JP25916886A 1986-10-29 1986-10-30 配線基板およびその製造方法 Granted JPS63111697A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25916886A JPS63111697A (ja) 1986-10-30 1986-10-30 配線基板およびその製造方法
EP87309593A EP0266210B1 (en) 1986-10-29 1987-10-29 Electronic apparatus comprising a ceramic substrate
DE8787309593T DE3784213T2 (de) 1986-10-29 1987-10-29 Elektronischer apparat mit einem keramischen substrat.
US07/817,996 US5153709A (en) 1986-10-29 1992-01-09 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25916886A JPS63111697A (ja) 1986-10-30 1986-10-30 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPS63111697A JPS63111697A (ja) 1988-05-16
JPH0365034B2 true JPH0365034B2 (ja) 1991-10-09

Family

ID=17330299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25916886A Granted JPS63111697A (ja) 1986-10-29 1986-10-30 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPS63111697A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02101545U (ja) * 1989-01-30 1990-08-13
JP3162485B2 (ja) * 1992-06-24 2001-04-25 株式会社東芝 マルチチップモジュール
JP6923316B2 (ja) * 2016-12-19 2021-08-18 ローム株式会社 センサモジュール

Also Published As

Publication number Publication date
JPS63111697A (ja) 1988-05-16

Similar Documents

Publication Publication Date Title
US7557307B2 (en) Electronic component and its manufacturing method
EP0266210B1 (en) Electronic apparatus comprising a ceramic substrate
US5897724A (en) Method of producing a hybrid integrated circuit
US5227583A (en) Ceramic package and method for making same
US5828093A (en) Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted
US20050224934A1 (en) Circuit device
US6077728A (en) Method of producing a ceramic package main body
EP1313143B1 (en) Perimeter anchored thick film pad
JPH08274575A (ja) 素子複合搭載回路基板
US4639830A (en) Packaged electronic device
JPH0365034B2 (ja)
WO1997030461A1 (en) Resistor network in ball grid array package
JP2002373961A (ja) 樹脂封止型電子装置
JPH0365033B2 (ja)
JPH0478181B2 (ja)
JPH0595071U (ja) 厚膜回路基板
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JPS6318335B2 (ja)
JP3314609B2 (ja) 半導体装置
JP3565872B2 (ja) 薄膜多層配線基板
JP3250166B2 (ja) 積層複合電子部品
JPH11150205A (ja) チップ型cr素子
JPH07263823A (ja) 多層配線基板およびそれを用いた半導体装置
JPS62216348A (ja) 半導体素子用パツケ−ジ及びその製造法
JPS63170993A (ja) 回路基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term