JPH045260B2 - - Google Patents
Info
- Publication number
- JPH045260B2 JPH045260B2 JP57195558A JP19555882A JPH045260B2 JP H045260 B2 JPH045260 B2 JP H045260B2 JP 57195558 A JP57195558 A JP 57195558A JP 19555882 A JP19555882 A JP 19555882A JP H045260 B2 JPH045260 B2 JP H045260B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- photoresist film
- photoresist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229920002120 photoresistant polymer Polymers 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 238000001020 plasma etching Methods 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 113
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000011161 development Methods 0.000 description 9
- 230000018109 developmental process Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパターン形成方法に係り、詳しくはエ
ツチングパターンの周縁部をテーパ形状に形成す
るパターン形成方法に関する。
ツチングパターンの周縁部をテーパ形状に形成す
るパターン形成方法に関する。
例えば、半導体集積回路装置おいて、シリコン
等の半導体基板の主面上に対して絶縁膜を形成
し、この絶縁膜に対して例えば端子電極部となる
開孔を、上記半導体基板面に達する状態で形成す
る。そして、この開孔部を含んで絶縁膜上にアル
ミニウム薄膜等によつて配線部を形成するもので
あるが、上記絶縁膜に形成した開孔部の段差部に
おいて、薄膜配線の段切れが生じ易いものであ
る。このため、絶縁膜に対して半導体基板面に至
る開孔を形成する場合、この開孔部の周縁部をテ
ーパ状に形成し、配線の段切り事故の発生を防止
するように工夫されている。
等の半導体基板の主面上に対して絶縁膜を形成
し、この絶縁膜に対して例えば端子電極部となる
開孔を、上記半導体基板面に達する状態で形成す
る。そして、この開孔部を含んで絶縁膜上にアル
ミニウム薄膜等によつて配線部を形成するもので
あるが、上記絶縁膜に形成した開孔部の段差部に
おいて、薄膜配線の段切れが生じ易いものであ
る。このため、絶縁膜に対して半導体基板面に至
る開孔を形成する場合、この開孔部の周縁部をテ
ーパ状に形成し、配線の段切り事故の発生を防止
するように工夫されている。
従来、このように半導体基板面に形成される絶
縁膜に対して、テーパ状周縁を有する開孔を形成
するパターン形成方法は、例えば特開昭57−
75431号公報に示されるように、絶縁膜上にフオ
トレジスト膜を形成し、上記開孔に対応するパタ
ーンで露光し現像した後、このフオトレジストパ
ターンを熱処理して変形させ、このパターン開孔
部の周縁部にテーパを形成させる。そして、反応
性イオン食刻を施し、絶縁膜である被処理膜に対
してテーパ状周縁を有する開孔を形成するように
している。
縁膜に対して、テーパ状周縁を有する開孔を形成
するパターン形成方法は、例えば特開昭57−
75431号公報に示されるように、絶縁膜上にフオ
トレジスト膜を形成し、上記開孔に対応するパタ
ーンで露光し現像した後、このフオトレジストパ
ターンを熱処理して変形させ、このパターン開孔
部の周縁部にテーパを形成させる。そして、反応
性イオン食刻を施し、絶縁膜である被処理膜に対
してテーパ状周縁を有する開孔を形成するように
している。
しかしながら、このような方法で開孔パターン
を形成したのでは、フオトレジスト膜にテーパを
形成する熱処理によつて該フオトレジストが変質
し、その除去が極めて困難となり、半導体集積回
路の製造工程において大きな障害となるという問
題がある。
を形成したのでは、フオトレジスト膜にテーパを
形成する熱処理によつて該フオトレジストが変質
し、その除去が極めて困難となり、半導体集積回
路の製造工程において大きな障害となるという問
題がある。
本発明は上記のような従来方法の不具合に鑑み
てなされたものであり、特にフオトレジストに対
してテーパ形成するための熱処理を行わず、フオ
トレジストの除去作業を簡単に実行し得る状態と
しながら、絶縁膜等の被処理膜に対して周縁部を
テーパ状にしたパターンを形成することのできる
新しいパターン形成方法を提供することを目的と
するものである。
てなされたものであり、特にフオトレジストに対
してテーパ形成するための熱処理を行わず、フオ
トレジストの除去作業を簡単に実行し得る状態と
しながら、絶縁膜等の被処理膜に対して周縁部を
テーパ状にしたパターンを形成することのできる
新しいパターン形成方法を提供することを目的と
するものである。
そこで、本発明者らは、フオトレジスト膜を露
光する場合に、パターンマスクとフオトレジスト
膜との間隔により投影されるパターン像の該パタ
ーン周縁部における露光の強度分布が連続的に変
化し、該間隔に応じてその変化割合が変わること
に着目し、フオトレジスト膜パターンの周縁部分
をテーパ形状とする方法として従来の熱処理によ
る方法に代わり、レジストパターン周縁部の溶解
度を変化させるようにパターンマスクとフオトレ
ジスト膜との間隔を所定の間隔に設定して露光
し、現像処理後のレジストパターン周縁部にテー
パを形成する方法を採用することを見出した。
光する場合に、パターンマスクとフオトレジスト
膜との間隔により投影されるパターン像の該パタ
ーン周縁部における露光の強度分布が連続的に変
化し、該間隔に応じてその変化割合が変わること
に着目し、フオトレジスト膜パターンの周縁部分
をテーパ形状とする方法として従来の熱処理によ
る方法に代わり、レジストパターン周縁部の溶解
度を変化させるようにパターンマスクとフオトレ
ジスト膜との間隔を所定の間隔に設定して露光
し、現像処理後のレジストパターン周縁部にテー
パを形成する方法を採用することを見出した。
すなわち、上記目的を達成するために、本発明
に係るパターン形成方法は、 パターン形成すべき被処理膜上に、所定の膜厚
でフオトレジスト膜を形成する塗布工程と、 このフオトレジスト膜との間に所定の間隔を介
してパターンマスクを設定し露光する露光工程
と、 この露光工程で露光されたフオトレジスト膜を
現像処理し、露光パターンの周縁部分を上記所定
の間隔および該フオトレジスト膜の前記所定の膜
厚で決められるテーパ角度に傾斜づける現像工程
と、 この現像されたフオトレジストパターンに対応
して上記被処理膜を反応性イオンエツチングする
蝕刻工程とを具備し、さらに、 前記フオトレジスト膜の所定の膜厚は、前記蝕
刻工程において前記被処理膜がそのパターン形成
すべき領域においてのみエツチングされるように
予め設定されており、上記所定の間隔は、前記傾
斜をつけるべきテーパ角度に対応させて、前記フ
オトレジスト膜の所定の膜厚に関連して予め設定
されていることを特徴とする技術的手段を採用し
たものである。
に係るパターン形成方法は、 パターン形成すべき被処理膜上に、所定の膜厚
でフオトレジスト膜を形成する塗布工程と、 このフオトレジスト膜との間に所定の間隔を介
してパターンマスクを設定し露光する露光工程
と、 この露光工程で露光されたフオトレジスト膜を
現像処理し、露光パターンの周縁部分を上記所定
の間隔および該フオトレジスト膜の前記所定の膜
厚で決められるテーパ角度に傾斜づける現像工程
と、 この現像されたフオトレジストパターンに対応
して上記被処理膜を反応性イオンエツチングする
蝕刻工程とを具備し、さらに、 前記フオトレジスト膜の所定の膜厚は、前記蝕
刻工程において前記被処理膜がそのパターン形成
すべき領域においてのみエツチングされるように
予め設定されており、上記所定の間隔は、前記傾
斜をつけるべきテーパ角度に対応させて、前記フ
オトレジスト膜の所定の膜厚に関連して予め設定
されていることを特徴とする技術的手段を採用し
たものである。
この発明においては、フオトレジスト膜の露光
工程において、このフオトレジスト膜と所定の間
隔を介してパターンマスクを設定し、露光するこ
とによつて、投影されるパターン像のパターン周
縁部において光の回析により露光の強度分布は連
続的に変化したものとなり、その結果現像工程に
おける該パターン周縁部の溶解度はその露光の強
度分布に対応したものとなる。
工程において、このフオトレジスト膜と所定の間
隔を介してパターンマスクを設定し、露光するこ
とによつて、投影されるパターン像のパターン周
縁部において光の回析により露光の強度分布は連
続的に変化したものとなり、その結果現像工程に
おける該パターン周縁部の溶解度はその露光の強
度分布に対応したものとなる。
ここで、パターンマスクとフオトレジスト膜と
の間に設定された間隔は、フオトレジスト膜の膜
厚とに関連して、現像工程における現像処理で該
フオトレジスト膜のパターン周縁部に形成させる
テーパ角度に対応させて予め設定されているもの
であるために、パターンマスクとフオトレジスト
膜との間隔を所定の間隔に設定することにより、
フオトレジスト膜パターンの周縁部に所定のテー
パ形状を形成し、且つこのテーパ角を制御するこ
とができる。そして、被処理膜のエツチング時
に、この被処理膜テーパ状に蝕刻することができ
る。
の間に設定された間隔は、フオトレジスト膜の膜
厚とに関連して、現像工程における現像処理で該
フオトレジスト膜のパターン周縁部に形成させる
テーパ角度に対応させて予め設定されているもの
であるために、パターンマスクとフオトレジスト
膜との間隔を所定の間隔に設定することにより、
フオトレジスト膜パターンの周縁部に所定のテー
パ形状を形成し、且つこのテーパ角を制御するこ
とができる。そして、被処理膜のエツチング時
に、この被処理膜テーパ状に蝕刻することができ
る。
また、塗布工程において被処理膜上に形成され
るフオトレジスト膜は、その膜厚が、被処理膜の
エツチング時にそのパターン形成すべき領域にお
いてのみエツチングされるように所定の膜厚に設
定されているために、被処理膜のエツチング完了
前に他領域上のフオトレジスト膜がエツチオフさ
れて非所望なエツチングが発生することは防止さ
れる。
るフオトレジスト膜は、その膜厚が、被処理膜の
エツチング時にそのパターン形成すべき領域にお
いてのみエツチングされるように所定の膜厚に設
定されているために、被処理膜のエツチング完了
前に他領域上のフオトレジスト膜がエツチオフさ
れて非所望なエツチングが発生することは防止さ
れる。
すなわち、本発明に係るパターン形成方法によ
れば、従来の熱処理に代わり、レジストパターン
周縁部においてその溶解度を露光強度に分布をも
たせて変化させるようにすることに発想を切り換
え、パターンマスクとフオトレジスト膜との間隔
を所定の間隔に設定して露光し、現像処理によつ
て該パターン周縁部に該所定の間隔と該フオトレ
ジスト膜の膜厚で決められるテーパを形成するよ
うにしているため、反応性イオンエツチング完了
後に残存するレジスト膜の除去作業を容易に実行
することができるという優れた効果がある。
れば、従来の熱処理に代わり、レジストパターン
周縁部においてその溶解度を露光強度に分布をも
たせて変化させるようにすることに発想を切り換
え、パターンマスクとフオトレジスト膜との間隔
を所定の間隔に設定して露光し、現像処理によつ
て該パターン周縁部に該所定の間隔と該フオトレ
ジスト膜の膜厚で決められるテーパを形成するよ
うにしているため、反応性イオンエツチング完了
後に残存するレジスト膜の除去作業を容易に実行
することができるという優れた効果がある。
以下この発明の一実施例を説明する。第１図は
半導体基板面に形成された絶縁膜を被処理膜と
し、この被処理膜に対して周縁部をテーパ状にし
た開孔を形成する手段を工程順にしたがつて示し
たもので、まずＡ図に示すようにシリコン半導体
基板１１の主面上にプラズマCVD法等によつて、
膜厚1μmの窒化シリコン膜１２が被着されるもの
で、この窒化シリコン膜１２が被処理膜とされ
る。そして、この窒化シリコン膜１２上には、フ
オトレジスト膜１３を被着形成する。ここで、フ
オトレジスト膜１３は、例えばポジ型レジスト
（マイクロポジツト1300−37；商品名）を膜厚1.5
〜3.5μm、望ましくは2.5μmで被着し、約90℃で
20分程度ベーキングしてなる。
半導体基板面に形成された絶縁膜を被処理膜と
し、この被処理膜に対して周縁部をテーパ状にし
た開孔を形成する手段を工程順にしたがつて示し
たもので、まずＡ図に示すようにシリコン半導体
基板１１の主面上にプラズマCVD法等によつて、
膜厚1μmの窒化シリコン膜１２が被着されるもの
で、この窒化シリコン膜１２が被処理膜とされ
る。そして、この窒化シリコン膜１２上には、フ
オトレジスト膜１３を被着形成する。ここで、フ
オトレジスト膜１３は、例えばポジ型レジスト
（マイクロポジツト1300−37；商品名）を膜厚1.5
〜3.5μm、望ましくは2.5μmで被着し、約90℃で
20分程度ベーキングしてなる。
次に、Ｂ図で示すように上記フオトレジスト膜
１３の面に対設するようにして、被処理膜に形成
すべき開孔に対応する光透過部１４のパターンを
有するマスク１５を設定するもので、この場合フ
オトレジスト膜１３とマスク１５との間に間隙ｌ
を設定する。そして、図に矢印で示すように露光
する。この場合、マスク１５は通常のエマルジヨ
ンマスクあるいはクロムマスクの何れを用いても
よく、露光量は40〜100mV・sec／cm2、望ましく
は60mW・sec／cm2とし、間隙ｌは例えば25μmに
設定する。
１３の面に対設するようにして、被処理膜に形成
すべき開孔に対応する光透過部１４のパターンを
有するマスク１５を設定するもので、この場合フ
オトレジスト膜１３とマスク１５との間に間隙ｌ
を設定する。そして、図に矢印で示すように露光
する。この場合、マスク１５は通常のエマルジヨ
ンマスクあるいはクロムマスクの何れを用いても
よく、露光量は40〜100mV・sec／cm2、望ましく
は60mW・sec／cm2とし、間隙ｌは例えば25μmに
設定する。
そして、この露光されたフオトレジスト膜１３
を、例えばフオトレジスト現像液MF312（商品
名）を用いて現像処理を行なう。このような現像
処理によつて、Ｃ図に示すようにフオトレジスト
膜１３には開孔パターン１６が形成され、その周
縁部には傾斜角αのテーパが形成されるもので、
ここでは「α＝45゜」であつた。
を、例えばフオトレジスト現像液MF312（商品
名）を用いて現像処理を行なう。このような現像
処理によつて、Ｃ図に示すようにフオトレジスト
膜１３には開孔パターン１６が形成され、その周
縁部には傾斜角αのテーパが形成されるもので、
ここでは「α＝45゜」であつた。
このようにフオトレジスト膜１３に開孔パター
ン１６を形成した後、レジスト現像、リンス液等
の除去およびある程度のレジストの架橋反応を促
進するための熱処理（ベーキング）を行なうもの
であるが、この熱処理はレジストの変形や変質の
生じない範囲内、例えば約120℃で約20分程度実
施する。
ン１６を形成した後、レジスト現像、リンス液等
の除去およびある程度のレジストの架橋反応を促
進するための熱処理（ベーキング）を行なうもの
であるが、この熱処理はレジストの変形や変質の
生じない範囲内、例えば約120℃で約20分程度実
施する。
次いでこのフオトレジストパターンの形成され
た状態で反応性イオンエツチング装置によつてエ
ツチング処理を施し、Ｄ図に示すように被処理膜
である窒化シリコン膜１２に対して傾斜角βのテ
ーパの周縁部に有する開孔１７を形成する。
た状態で反応性イオンエツチング装置によつてエ
ツチング処理を施し、Ｄ図に示すように被処理膜
である窒化シリコン膜１２に対して傾斜角βのテ
ーパの周縁部に有する開孔１７を形成する。
ここで、反応性イオンエツチングの反応ガスと
しては、CF4ガスとO2ガスとの混合ガスを用い、
エツチング装置内の圧力は0.1Torr程度に保つ。
そして、CF4ガス流量を100sccm、O2ガス流量を
20sccmとし、周波数13.56MHzの高周波電力を
30W／枚程度印加するもので、これによりフオト
レジスト膜１３のエツチング速度は2400Å／分、
窒化シリコン膜１２のエツチング速度は1800Å／
分、シリコン基板１１のエツチング速度は900
Å／分となる。
しては、CF4ガスとO2ガスとの混合ガスを用い、
エツチング装置内の圧力は0.1Torr程度に保つ。
そして、CF4ガス流量を100sccm、O2ガス流量を
20sccmとし、周波数13.56MHzの高周波電力を
30W／枚程度印加するもので、これによりフオト
レジスト膜１３のエツチング速度は2400Å／分、
窒化シリコン膜１２のエツチング速度は1800Å／
分、シリコン基板１１のエツチング速度は900
Å／分となる。
したがつて、この条件で反応性イオンエツチン
グすると、窒化シリコン膜１２に開孔１７が完成
するエツチング終了時点では、約1.2μmのフオト
レジスト膜１３が残存する状態となる。また、こ
の場合の窒化シリコン膜１２の開孔１７周縁部の
テーパ傾斜角βは約32゜であつた。
グすると、窒化シリコン膜１２に開孔１７が完成
するエツチング終了時点では、約1.2μmのフオト
レジスト膜１３が残存する状態となる。また、こ
の場合の窒化シリコン膜１２の開孔１７周縁部の
テーパ傾斜角βは約32゜であつた。
ここで、傾斜角βは、レジスト開孔１６の傾斜
角α、反応性イオンエツチング時のフオトレジス
ト膜１３のエツチング速度Ａ、被処理膜である窒
化シリコン膜１２のエツチング速度Ｂによつて、
近似的に次式で表現される。
角α、反応性イオンエツチング時のフオトレジス
ト膜１３のエツチング速度Ａ、被処理膜である窒
化シリコン膜１２のエツチング速度Ｂによつて、
近似的に次式で表現される。
β＝tan-1〔Ｃ・Ｂ／Ａsinα・tanα／（Ｃ−１）sin
α＋tanα〕 ただし、上式でＣはフオトレジスト膜１３の横
方向と縦方向のエツチング速度の比 Ｃ＝縦方向のエツチング速度／横方向のエツチング速
度 であり、したがつてこの例では「Ｃ≒2.0」であ
つた。
α＋tanα〕 ただし、上式でＣはフオトレジスト膜１３の横
方向と縦方向のエツチング速度の比 Ｃ＝縦方向のエツチング速度／横方向のエツチング速
度 であり、したがつてこの例では「Ｃ≒2.0」であ
つた。
したがつて、α，Ａ，Ｂ，Ｃを適な値とするこ
とによつて、βは種々の値に設定することが可能
である。そして、上式を満足するものであれば、
窒化シリコン膜以外の膜にも適用できる。ただ
し、いかなる場合においても、被処理膜のエツチ
ング完了前に、フオトレジスト膜１３の一部分で
もエツチオフされると、露光した被処理膜がエツ
チングされるおそれがあり、したがつてフオトレ
ジスト膜１３の膜厚設定にあたつては注意する必
要がある。
とによつて、βは種々の値に設定することが可能
である。そして、上式を満足するものであれば、
窒化シリコン膜以外の膜にも適用できる。ただ
し、いかなる場合においても、被処理膜のエツチ
ング完了前に、フオトレジスト膜１３の一部分で
もエツチオフされると、露光した被処理膜がエツ
チングされるおそれがあり、したがつてフオトレ
ジスト膜１３の膜厚設定にあたつては注意する必
要がある。
そして、残存するフオトレジスト膜１３を、例
えばレジスト剥離剤J100（商品名）等を用いて除
去し、Ｅ図に示すように窒化シリコン膜１２に対
するパターン形成を完了する。
えばレジスト剥離剤J100（商品名）等を用いて除
去し、Ｅ図に示すように窒化シリコン膜１２に対
するパターン形成を完了する。
一般に、フオトレジスト膜に対して光マスクを
介して露光する場合には、パターンの解像度を良
好なものとするために、フオトレジスト膜と光マ
スクとを密着させるようにしている。しかし、こ
のような密着手段により得られるフオトレジスト
膜のパターン周縁部における傾斜角αは、75〜
80゜程度となる。
介して露光する場合には、パターンの解像度を良
好なものとするために、フオトレジスト膜と光マ
スクとを密着させるようにしている。しかし、こ
のような密着手段により得られるフオトレジスト
膜のパターン周縁部における傾斜角αは、75〜
80゜程度となる。
しかし、実施例で示したようにフオトレジスト
膜１３とマスク１５との間に間隙ｌを設定する
と、マスク１５の黒色部の周辺で光の回折が起こ
り、間隙ｌが大きい程光は黒色部の内側に多く回
り込むようになる。このため、マスク１５の黒色
部に対応する位置のフオトレジスト膜１３も光回
折によつて露光されるようになる。この場合、回
折光の強度は、マスク１５の黒色部の周縁から黒
色部に入るにしたがつて大きく減少するようにな
り、フオトレジスト膜１３の露光領域も黒色部の
周縁から離れるほど膜表面近くに限定されてく
る。したがつて、ポジ型のフオトレジストを用い
ると、露光および現像後のレジスト開孔パターン
周縁部の形状は、テーパ形状となるもので、その
傾斜角αはレジストの種類、膜厚、露光量によつ
て種々の値をとることができる。
膜１３とマスク１５との間に間隙ｌを設定する
と、マスク１５の黒色部の周辺で光の回折が起こ
り、間隙ｌが大きい程光は黒色部の内側に多く回
り込むようになる。このため、マスク１５の黒色
部に対応する位置のフオトレジスト膜１３も光回
折によつて露光されるようになる。この場合、回
折光の強度は、マスク１５の黒色部の周縁から黒
色部に入るにしたがつて大きく減少するようにな
り、フオトレジスト膜１３の露光領域も黒色部の
周縁から離れるほど膜表面近くに限定されてく
る。したがつて、ポジ型のフオトレジストを用い
ると、露光および現像後のレジスト開孔パターン
周縁部の形状は、テーパ形状となるもので、その
傾斜角αはレジストの種類、膜厚、露光量によつ
て種々の値をとることができる。
第２図は、マスク１５とフオトレジスト膜１３
との間隙ｌと、レジスト開孔パターンのテーパ傾
斜角αとの関係の一例を示す。すなわち、マスク
１５とフオトレジスト膜１３との間隙ｌを適当な
値に設定することによつて、傾斜角αは40゜程度
から80゜程度まで制御可能である。
との間隙ｌと、レジスト開孔パターンのテーパ傾
斜角αとの関係の一例を示す。すなわち、マスク
１５とフオトレジスト膜１３との間隙ｌを適当な
値に設定することによつて、傾斜角αは40゜程度
から80゜程度まで制御可能である。
すなわち、上記のようなパターン形成方法によ
れば、熱処理によつてフオトレジストに対して変
形を与え、テーパ形状とするものとは異なり、フ
オトレジストに対して熱変質を与えることがな
く、反応性イオンエツチング完了後に残存するレ
ジスト膜の除去が極めて容易に行なうことができ
る。しかも、この場合の周縁部テーパ傾斜角α
は、広範囲にわて容易に制御できるものであり、
被処理膜の傾斜角βも広範囲に高精度に制御可能
となる。
れば、熱処理によつてフオトレジストに対して変
形を与え、テーパ形状とするものとは異なり、フ
オトレジストに対して熱変質を与えることがな
く、反応性イオンエツチング完了後に残存するレ
ジスト膜の除去が極めて容易に行なうことができ
る。しかも、この場合の周縁部テーパ傾斜角α
は、広範囲にわて容易に制御できるものであり、
被処理膜の傾斜角βも広範囲に高精度に制御可能
となる。
第３図はレジスト開孔部のテーパ傾斜角αと被
処理膜である窒化シリコン膜の開孔部テーパ傾斜
角βとの関係の例を示すもので、フオトレジスト
膜のエツチング速度Ａと窒化シリコン膜のエツチ
ング速度Ｂとの比「Ｂ／Ａ」に応じて傾斜角βを
広範囲で設定できることが確認できる。第３図は
「Ｃ≒2.0」とし、且つＢ／Ａを「1.0」「0.75」
「0.5」とした場合を、それぞれ曲線Ａ，Ｂ，Ｃと
して示している。
処理膜である窒化シリコン膜の開孔部テーパ傾斜
角βとの関係の例を示すもので、フオトレジスト
膜のエツチング速度Ａと窒化シリコン膜のエツチ
ング速度Ｂとの比「Ｂ／Ａ」に応じて傾斜角βを
広範囲で設定できることが確認できる。第３図は
「Ｃ≒2.0」とし、且つＢ／Ａを「1.0」「0.75」
「0.5」とした場合を、それぞれ曲線Ａ，Ｂ，Ｃと
して示している。
さらに、反応性イオンエツチングの完了後でも
充分な厚さのフオトレジスト膜を残存させること
が可能であり、半導体基板の凹凸等に起因したフ
オトレジスト膜の厚さのバラツキによるエツチン
グ中の部分的被処理膜の露出等の事故を確実に防
止できる。
充分な厚さのフオトレジスト膜を残存させること
が可能であり、半導体基板の凹凸等に起因したフ
オトレジスト膜の厚さのバラツキによるエツチン
グ中の部分的被処理膜の露出等の事故を確実に防
止できる。
以上のように上記したパターン形成方法によれ
ば、非常に簡単な工程によつて、例えば窒化シリ
コン膜等の絶縁膜に対して、周縁部をテーパ傾斜
部とした開孔パターンの形成することのできるも
のであり、半導体集積回路装置等の製造工程の簡
易化、高能率化に大きな効果を発揮するものであ
る。
ば、非常に簡単な工程によつて、例えば窒化シリ
コン膜等の絶縁膜に対して、周縁部をテーパ傾斜
部とした開孔パターンの形成することのできるも
のであり、半導体集積回路装置等の製造工程の簡
易化、高能率化に大きな効果を発揮するものであ
る。
尚、上記実施例においては、基板にシリコン
を、被処理膜は窒化シリコン膜を用いたが、これ
に限定されるものではなく、例えばアルミニウム
等の金属、SiO2等の絶縁物でもよく、またアル
ミニウム薄膜やSiO2薄膜を被着した基板であつ
ても同様に実施し得る。また被処理膜もポリシリ
コン膜、SiO2膜、PSG膜等に広く応用可能であ
り、被処理膜の膜質に応じたエツチングガスを用
いて前記した関係式を満足する条件を設定すれば
よいものである。
を、被処理膜は窒化シリコン膜を用いたが、これ
に限定されるものではなく、例えばアルミニウム
等の金属、SiO2等の絶縁物でもよく、またアル
ミニウム薄膜やSiO2薄膜を被着した基板であつ
ても同様に実施し得る。また被処理膜もポリシリ
コン膜、SiO2膜、PSG膜等に広く応用可能であ
り、被処理膜の膜質に応じたエツチングガスを用
いて前記した関係式を満足する条件を設定すれば
よいものである。
第１図のＡ〜Ｅはこの発明の一実施例に係るパ
ターン形成工程を順次説明する図、第２図はマス
クとフオトレジスト膜との間隙と現像により得ら
れる傾斜角αの関係を示す曲線図、第３図は上記
傾斜角αと被処理膜におけるテーパ傾斜角との関
係を示す曲線図である。 １１……半導体基板、１２……窒化シリコン
膜、１３……フオトレジスト膜、１５……マス
ク、１７，１８……開孔。
ターン形成工程を順次説明する図、第２図はマス
クとフオトレジスト膜との間隙と現像により得ら
れる傾斜角αの関係を示す曲線図、第３図は上記
傾斜角αと被処理膜におけるテーパ傾斜角との関
係を示す曲線図である。 １１……半導体基板、１２……窒化シリコン
膜、１３……フオトレジスト膜、１５……マス
ク、１７，１８……開孔。
Claims (1)
- 【特許請求の範囲】 １ パターン形成すべき被処理膜上に、所定の膜
厚でフオトレジスト膜を形成する塗布工程と、 このフオトレジスト膜との間に所定の間隔を介
してパターンマスクを設定し露光する露光工程
と、 この露光工程で露光されたフオトレジスト膜を
現像処理し、露光パターンの周縁部分を上記所定
の間隔および該フオトレジスト膜の前記所定の膜
厚で決められるテーパ角度に傾斜づける現像工程
と、 この現像されたフオトレジストパターンに対応
して上記被処理膜を反応性イオンエツチングする
蝕刻工程とを具備し、さらに、 前記フオトレジスト膜の所定の膜厚は、前記蝕
刻工程において前記被処理膜がそのパターン形成
すべき領域においてのみエツチングされるように
予め設定されており、上記所定の間隔は、前記傾
斜をつけるべきテーパ角度に対応させて、前記フ
オトレジスト膜の所定の膜厚に関連して予め設定
されていることを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19555882A JPS5984529A (ja) | 1982-11-08 | 1982-11-08 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19555882A JPS5984529A (ja) | 1982-11-08 | 1982-11-08 | パタ−ン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5984529A JPS5984529A (ja) | 1984-05-16 |
| JPH045260B2 true JPH045260B2 (ja) | 1992-01-30 |
Family
ID=16343103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19555882A Granted JPS5984529A (ja) | 1982-11-08 | 1982-11-08 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984529A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107901B2 (ja) * | 1987-04-20 | 1995-11-15 | 日本電気株式会社 | 縮小投影露光法によるテ−パ−形成方法 |
| JPH0797581B2 (ja) * | 1988-07-18 | 1995-10-18 | シャープ株式会社 | 半導体装置の製造方法 |
| EP0469370A3 (en) * | 1990-07-31 | 1992-09-09 | Gold Star Co. Ltd | Etching process for sloped side walls |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117136A (en) * | 1975-04-09 | 1976-10-15 | Tokyo Shibaura Electric Co | Plasma etching process |
| JPS5255867A (en) * | 1975-11-04 | 1977-05-07 | Toshiba Corp | Exposure method |
| JPS5775431A (en) * | 1980-10-28 | 1982-05-12 | Fujitsu Ltd | Formation of pattern |
-
1982
- 1982-11-08 JP JP19555882A patent/JPS5984529A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117136A (en) * | 1975-04-09 | 1976-10-15 | Tokyo Shibaura Electric Co | Plasma etching process |
| JPS5255867A (en) * | 1975-11-04 | 1977-05-07 | Toshiba Corp | Exposure method |
| JPS5775431A (en) * | 1980-10-28 | 1982-05-12 | Fujitsu Ltd | Formation of pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5984529A (ja) | 1984-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002688B1 (ko) | 플라즈마 에칭처리시의 측벽 형태제어용 이중층 감광성 내식막 기술 | |
| US5545512A (en) | Method of forming a pattern of silylated planarizing photoresist | |
| US6136676A (en) | Semiconductor device manufacturing method | |
| US5922516A (en) | Bi-layer silylation process | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| JPH045260B2 (ja) | ||
| JPH0466345B2 (ja) | ||
| JPH04348030A (ja) | 傾斜エッチング法 | |
| KR100392081B1 (ko) | 패턴형성방법 | |
| JPH10261628A (ja) | 半導体素子のコンタクトホール製造方法 | |
| JPS61113062A (ja) | フオトマスク | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| KR19980026094A (ko) | 패턴 형성 방법 | |
| JPS5933827A (ja) | 半導体装置の製造方法 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| KR0156106B1 (ko) | 금속배선 공정에서의 패턴 형성방법 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPS6224628A (ja) | ホトレジストパタ−ンの形成方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| KR100193651B1 (ko) | 웨이퍼 백사이드의 박막 제거방법 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH0666304B2 (ja) | ウエハ−表面の平坦化方法 | |
| JPH06151614A (ja) | 半導体装置の製造方法 | |
| JPH06163451A (ja) | 半導体装置の製造方法 |