JPH07107901B2 - 縮小投影露光法によるテ−パ−形成方法 - Google Patents
縮小投影露光法によるテ−パ−形成方法Info
- Publication number
- JPH07107901B2 JPH07107901B2 JP62097758A JP9775887A JPH07107901B2 JP H07107901 B2 JPH07107901 B2 JP H07107901B2 JP 62097758 A JP62097758 A JP 62097758A JP 9775887 A JP9775887 A JP 9775887A JP H07107901 B2 JPH07107901 B2 JP H07107901B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- resist layer
- hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体の製造方法に関し、特に下側導電層上に
絶縁層を介して上側導電層を形成する際のコンタクト部
における上側導電層の断線を防止した半導体装置の製造
方法に関する。
絶縁層を介して上側導電層を形成する際のコンタクト部
における上側導電層の断線を防止した半導体装置の製造
方法に関する。
半導体装置ではシリコン基板や下側配線層等の下側導電
層と、この上側に絶縁層を介して形成した配線層等の上
側導電層との相互接続を図るために、絶縁層にコンタク
ト用の透孔を開設し、この透孔を通して両者の電気的接
続を行っている。
層と、この上側に絶縁層を介して形成した配線層等の上
側導電層との相互接続を図るために、絶縁層にコンタク
ト用の透孔を開設し、この透孔を通して両者の電気的接
続を行っている。
ところで、この絶縁層に形成する透孔が断面急峻な形状
であると、上側導電層を形成する際のカバレッジ性によ
り断線が生じることがある。このため、前記透孔は断面
の傾斜を可及的に緩和することが必要であり、従来では
異方性エッチングと等方性エッチングとを併用する方法
を用いて透孔の開設を行っている。
であると、上側導電層を形成する際のカバレッジ性によ
り断線が生じることがある。このため、前記透孔は断面
の傾斜を可及的に緩和することが必要であり、従来では
異方性エッチングと等方性エッチングとを併用する方法
を用いて透孔の開設を行っている。
第２図（ａ）〜（ｅ）はこの種の従来方法であり、シリ
コン基板11とその上に形成する上側導電層との電気的接
続を行う例を示している。
コン基板11とその上に形成する上側導電層との電気的接
続を行う例を示している。
即ち、同図（ａ）のように、シリコン基板11上にPSG
（リンガラス）等の絶縁層12を形成した後、その上にポ
ジ型フォトレジスト13を塗布し、しかる上でこれを同図
（ｂ）のように所要のパターンを形成して透孔形成箇所
を開孔する。
（リンガラス）等の絶縁層12を形成した後、その上にポ
ジ型フォトレジスト13を塗布し、しかる上でこれを同図
（ｂ）のように所要のパターンを形成して透孔形成箇所
を開孔する。
次いで、ポジ型フォトレジスト13をマスクとし、バッフ
ァード弗酸を用いた湿式エッチング法等の等方性エッチ
ングにより同図（ｃ）のように絶縁層12の約半分までエ
ッチングし、サイドエッチングされた凹部14を形成す
る。
ァード弗酸を用いた湿式エッチング法等の等方性エッチ
ングにより同図（ｃ）のように絶縁層12の約半分までエ
ッチングし、サイドエッチングされた凹部14を形成す
る。
続いて、CHF3＋O2またはCF4＋H2をエッチングガスとし
て用いる反応性イオンエッチング等の異方性エッチング
により絶縁層12を前厚さに亘るまでエッチングし、同図
（ｄ）のように前記凹部14の下に透孔15を形成する。し
かる上で、前記ポジ型フォトレジスト13を除去すれば、
断面の特に開口縁部の傾斜が緩和された透孔16を開設で
き、この上にアルミニウム等の上側導電層17を形成する
ことにより、同図（ｅ）のようにシリコン基板11と配線
層17の電気接続構造を形成できる。
て用いる反応性イオンエッチング等の異方性エッチング
により絶縁層12を前厚さに亘るまでエッチングし、同図
（ｄ）のように前記凹部14の下に透孔15を形成する。し
かる上で、前記ポジ型フォトレジスト13を除去すれば、
断面の特に開口縁部の傾斜が緩和された透孔16を開設で
き、この上にアルミニウム等の上側導電層17を形成する
ことにより、同図（ｅ）のようにシリコン基板11と配線
層17の電気接続構造を形成できる。
上述した従来の透孔の開設方法では、先に行う湿式エッ
チング法により形成される凹部14の深さを均一に管理す
ることが難しいため、凹部14下に残される絶縁層12の厚
さが不均一となる。このため、後に続く異方性エッチン
グ時に残り膜厚の小さい箇所では、孔15が開設された後
も暫くの間はプラズマに晒されることになり、シリコン
基板11表面がプラズマダメージを受けて素子特性に悪影
響を生じることがある。
チング法により形成される凹部14の深さを均一に管理す
ることが難しいため、凹部14下に残される絶縁層12の厚
さが不均一となる。このため、後に続く異方性エッチン
グ時に残り膜厚の小さい箇所では、孔15が開設された後
も暫くの間はプラズマに晒されることになり、シリコン
基板11表面がプラズマダメージを受けて素子特性に悪影
響を生じることがある。
また、形成される透孔16は開孔縁部、即ち湿式エッチン
グにより形成された凹部14の傾斜が緩和されても、その
下部の異方性エッチングされた孔15の断面は急峻のまま
であり、プロセスいかんによってはこの部分で上側同電
層17の段切れが生じる恐れがあり、高い信頼性を得るこ
とは難しいという問題もある。
グにより形成された凹部14の傾斜が緩和されても、その
下部の異方性エッチングされた孔15の断面は急峻のまま
であり、プロセスいかんによってはこの部分で上側同電
層17の段切れが生じる恐れがあり、高い信頼性を得るこ
とは難しいという問題もある。
上述した異方性エッチングと等方性エッチングへ併用す
る従来の透孔の開設方法に対し、本発明は、縮小投影露
光法による目合露光時に、フォーカスを任意の値にデフ
ォーカスした状態で、目合露光を行ない開口パターンを
形成するレジスト層の断面形状を、ある範囲内で任意の
角度のテーパー状に形成し、このレジスト層をマスクと
して被エッチング材料を異方性エッチングして、レジス
ト層の開口位置の被エッチング材料に、ある範囲内で任
意の角度のテーパー状の透孔（第３図）を開設する内容
を有する。
る従来の透孔の開設方法に対し、本発明は、縮小投影露
光法による目合露光時に、フォーカスを任意の値にデフ
ォーカスした状態で、目合露光を行ない開口パターンを
形成するレジスト層の断面形状を、ある範囲内で任意の
角度のテーパー状に形成し、このレジスト層をマスクと
して被エッチング材料を異方性エッチングして、レジス
ト層の開口位置の被エッチング材料に、ある範囲内で任
意の角度のテーパー状の透孔（第３図）を開設する内容
を有する。
本発明は、一導電型半導体基板の表面に絶縁層を形成す
る工程と、前記絶縁層の表面にレジスト層を形成した後
に、縮小投影露光法によりフォーカスを−3.5μｍ以上
０μｍ未満の範囲の任意の値のデフォーカス状態で露光
しかつ現象して前記レジスト層開口の断面形状を任意の
テーパー状に形成する工程と、このレジスト層をマスク
として、前記絶縁層と前記レジスト層とのエッチング速
度比が10〜15の範囲で前記絶縁層を異方性エッチングし
てレジスト層の開口位置の絶縁層にテーパー状の透孔を
開設する工程とを有している。
る工程と、前記絶縁層の表面にレジスト層を形成した後
に、縮小投影露光法によりフォーカスを−3.5μｍ以上
０μｍ未満の範囲の任意の値のデフォーカス状態で露光
しかつ現象して前記レジスト層開口の断面形状を任意の
テーパー状に形成する工程と、このレジスト層をマスク
として、前記絶縁層と前記レジスト層とのエッチング速
度比が10〜15の範囲で前記絶縁層を異方性エッチングし
てレジスト層の開口位置の絶縁層にテーパー状の透孔を
開設する工程とを有している。
次に、本発明を図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に示
す断面図である。
す断面図である。
先ず、同図（ａ）のように、半導体基板、例えばシリコ
ン基板１の上にCVD法等を用いてボロンリン酸ガラス（B
PSG）からなる絶縁層２を厚さ1.0〜1.5μｍに成長させ
る。その上で、この絶縁層２上にフォトレジスト、例え
ばOFPR−800C（商品名：東京応化社製）を塗布してポジ
型フォトレジスト層３を形成しかつ同図（ｂ）のように
縮小投影露光法によりフォーカスを−3.5μｍ以上０μ
ｍ未満の範囲の任意の値のデフォーカス状態で露光しか
つ現像して所望するコンタクト孔の形状パターンに57〜
80゜のテーパー角を有する開孔４を形成する。開孔４の
形成後は、乾燥空気雰囲気で約30分間のポストベークを
行う。ポストベークの温度は100〜130℃の範囲内の所要
の温度に設定し、±５℃の精度で温度を制御する。
ン基板１の上にCVD法等を用いてボロンリン酸ガラス（B
PSG）からなる絶縁層２を厚さ1.0〜1.5μｍに成長させ
る。その上で、この絶縁層２上にフォトレジスト、例え
ばOFPR−800C（商品名：東京応化社製）を塗布してポジ
型フォトレジスト層３を形成しかつ同図（ｂ）のように
縮小投影露光法によりフォーカスを−3.5μｍ以上０μ
ｍ未満の範囲の任意の値のデフォーカス状態で露光しか
つ現像して所望するコンタクト孔の形状パターンに57〜
80゜のテーパー角を有する開孔４を形成する。開孔４の
形成後は、乾燥空気雰囲気で約30分間のポストベークを
行う。ポストベークの温度は100〜130℃の範囲内の所要
の温度に設定し、±５℃の精度で温度を制御する。
続いて、弗素系ガスを使用した反応性イオンエッチング
法又は弗素系ガスを使用した平行平板プラズマエッチン
グ法により、前記レジスト層３をマスクとして絶縁層２
をエッチングし透孔５を形成する。この時のエッチング
条件は、プラズマ励起周波数が13.56MHz,高周波電力が8
50〜950W,O2ガス流量が４〜8cc/min,CHF3ガス流量が15
〜25cc/min,エッチング中の反応室内の圧力が７〜13Pa,
基板冷却温度が10〜15℃である。この条件により、絶縁
層２とレジスト層３とのエッチング選択比を10〜15の範
囲の所望の値に設定できる。
法又は弗素系ガスを使用した平行平板プラズマエッチン
グ法により、前記レジスト層３をマスクとして絶縁層２
をエッチングし透孔５を形成する。この時のエッチング
条件は、プラズマ励起周波数が13.56MHz,高周波電力が8
50〜950W,O2ガス流量が４〜8cc/min,CHF3ガス流量が15
〜25cc/min,エッチング中の反応室内の圧力が７〜13Pa,
基板冷却温度が10〜15℃である。この条件により、絶縁
層２とレジスト層３とのエッチング選択比を10〜15の範
囲の所望の値に設定できる。
透孔５を開口後、レジスト層３を除去し、アルミを被着
し配線層６を形成する。
し配線層６を形成する。
第４図は本発明の他の実施例の断面図である。シリコン
基板41上に形成された絶縁層42を形成したアルミ等の配
線層46を形成する。その後、前記第１図の実施例と同様
にこの配線層46上にレジストを塗布し、縮小投影露光法
によりフォーカスを任意のデフォーカス状態で露光しか
つ現象して所望するテーパー状のレジスト層43を形成す
る。その後、このレジスト層43をマスクにしてBCl3＋CC
l4＋CF4系の混合ガスを用いる反応性イオンエッチング
を行ない、テーバー状に配線層46′がエッチングされ
る。さらにレジスト層43′を除去しテーパー状の配線層
46′を得る。本実施例では、アルミ等の配線層テーパー
状に形成可能なため、平坦な多層配線構造を実現できる
利点がある。
基板41上に形成された絶縁層42を形成したアルミ等の配
線層46を形成する。その後、前記第１図の実施例と同様
にこの配線層46上にレジストを塗布し、縮小投影露光法
によりフォーカスを任意のデフォーカス状態で露光しか
つ現象して所望するテーパー状のレジスト層43を形成す
る。その後、このレジスト層43をマスクにしてBCl3＋CC
l4＋CF4系の混合ガスを用いる反応性イオンエッチング
を行ない、テーバー状に配線層46′がエッチングされ
る。さらにレジスト層43′を除去しテーパー状の配線層
46′を得る。本実施例では、アルミ等の配線層テーパー
状に形成可能なため、平坦な多層配線構造を実現できる
利点がある。
以上説明したように本発明は、絶縁層上にレジスト層の
開口断面をテーパー状に形成し、このレジスト層をマス
クとしかつ絶縁層とレジスト層のエッチング速度比を所
要の範囲、好ましくは10〜15の範囲を保持したままで異
方性エッチングとして絶縁層をエッチングし、レジスト
層の開口位置の絶縁層にテーパー状の透孔を開設してい
るので、バラツキの大きい湿式エッチングを不要とし、
半導体基板へのプラズマダメージを抑制して素子特性へ
の悪影響を防止できるとともに、絶縁層の全厚さに亘っ
て緩やかな傾斜の透孔を形成でき、上側導電層における
段切れを防止して半導体装置の信頼性を向上できる。
開口断面をテーパー状に形成し、このレジスト層をマス
クとしかつ絶縁層とレジスト層のエッチング速度比を所
要の範囲、好ましくは10〜15の範囲を保持したままで異
方性エッチングとして絶縁層をエッチングし、レジスト
層の開口位置の絶縁層にテーパー状の透孔を開設してい
るので、バラツキの大きい湿式エッチングを不要とし、
半導体基板へのプラズマダメージを抑制して素子特性へ
の悪影響を防止できるとともに、絶縁層の全厚さに亘っ
て緩やかな傾斜の透孔を形成でき、上側導電層における
段切れを防止して半導体装置の信頼性を向上できる。
また、目合・露光時に縮小投影露光装置のフォーカスを
任意の値にすることにより、絶縁層のテーパー角度を68
゜から90゜まで任意に制御することが可能（第３図）で
あり、絶縁層とレジスト層のエッチング速度比を10〜15
の比較的高い範囲で異方性エッチングを行なっているの
で、レジスト後退去によるテーパー形成技術に比べ異方
性エッチングによるレジスト層の損耗を極めて少なくす
ることが可能なため、絶縁層のパターン寸法およびテー
パー角度を精度良く制御することが可能である。
任意の値にすることにより、絶縁層のテーパー角度を68
゜から90゜まで任意に制御することが可能（第３図）で
あり、絶縁層とレジスト層のエッチング速度比を10〜15
の比較的高い範囲で異方性エッチングを行なっているの
で、レジスト後退去によるテーパー形成技術に比べ異方
性エッチングによるレジスト層の損耗を極めて少なくす
ることが可能なため、絶縁層のパターン寸法およびテー
パー角度を精度良く制御することが可能である。
さらに、従来のように等方性エッチングと異方エッチン
グの両工程を必要とすることなく、透孔製造の工数の削
減を図ることもできる。
グの両工程を必要とすることなく、透孔製造の工数の削
減を図ることもできる。
第１図（ａ）〜（ｄ）は本発明の製造方法を工程順に示
す断面図、第２図（ａ）〜（ｅ）は従来方法を工程順に
示す断面図、第３図は本発明の製造方法を実施した場合
のステッパーのフォーカスと被エッチング材料の層およ
びレジスト層のテーパー角を示す図、第４図（ａ）〜
（ｄ）は本発明の実施例２を示す断面図である。 1,11,41……半導体基板（シリコン基板）、2,12,42……
絶縁層、3,13,43,43′……レジスト層（ポジ型フォトレ
ジスト）、４……開孔、５……透孔、6,46,46′……配
線層、14……凹部、16……透孔、17……上側導電層、θ
……テーパー角。
す断面図、第２図（ａ）〜（ｅ）は従来方法を工程順に
示す断面図、第３図は本発明の製造方法を実施した場合
のステッパーのフォーカスと被エッチング材料の層およ
びレジスト層のテーパー角を示す図、第４図（ａ）〜
（ｄ）は本発明の実施例２を示す断面図である。 1,11,41……半導体基板（シリコン基板）、2,12,42……
絶縁層、3,13,43,43′……レジスト層（ポジ型フォトレ
ジスト）、４……開孔、５……透孔、6,46,46′……配
線層、14……凹部、16……透孔、17……上側導電層、θ
……テーパー角。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 ５２６ Ｚ
Claims (1)
- 【請求項１】一導電型半導体基板の表面に絶縁層を形成
する工程と、前記絶縁層の表面にレジスト層を形成した
後に、縮小投影露光法によりフォーカスを−3.5μｍ以
上０μｍ未満の範囲の任意の値のデフォーカス状態で露
光しかつ現象して前記レジスト層開口の断面形状を任意
のテーパー状に形成する工程と、このレジスト層をマス
クとして、前記絶縁層と前記レジスト層とのエッチング
速度比が10〜15の範囲で前記絶縁層を異方性エッチング
してレジスト層の開口位置の絶縁層にテーパー状の透孔
を開設する工程とを含むことを特徴とする縮小投影露光
法によるテーパー形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097758A JPH07107901B2 (ja) | 1987-04-20 | 1987-04-20 | 縮小投影露光法によるテ−パ−形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097758A JPH07107901B2 (ja) | 1987-04-20 | 1987-04-20 | 縮小投影露光法によるテ−パ−形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261836A JPS63261836A (ja) | 1988-10-28 |
| JPH07107901B2 true JPH07107901B2 (ja) | 1995-11-15 |
Family
ID=14200777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097758A Expired - Lifetime JPH07107901B2 (ja) | 1987-04-20 | 1987-04-20 | 縮小投影露光法によるテ−パ−形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107901B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205314A (ja) * | 1989-02-03 | 1990-08-15 | Rohm Co Ltd | 半導体装置の製造方法 |
| US6159660A (en) * | 1997-02-03 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Opposite focus control to avoid keyholes inside a passivation layer |
| KR100363642B1 (ko) * | 1999-11-11 | 2002-12-05 | 아남반도체 주식회사 | 반도체 소자의 접촉부 형성 방법 |
| JP4244771B2 (ja) * | 2003-05-29 | 2009-03-25 | パナソニック株式会社 | フォーカスずれ量の測定方法および露光方法 |
| US9059086B2 (en) | 2011-01-14 | 2015-06-16 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984529A (ja) * | 1982-11-08 | 1984-05-16 | Nippon Denso Co Ltd | パタ−ン形成方法 |
| JPS61166130A (ja) * | 1985-01-18 | 1986-07-26 | Matsushita Electronics Corp | ホトレジストパタ−ンの形成方法 |
-
1987
- 1987-04-20 JP JP62097758A patent/JPH07107901B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63261836A (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523976A (en) | Method for forming semiconductor devices | |
| JPH0135495B2 (ja) | ||
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| EP0875928B1 (en) | Metallization in semiconductor devices | |
| EP0406025A2 (en) | Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness | |
| JPH07107901B2 (ja) | 縮小投影露光法によるテ−パ−形成方法 | |
| JP3063710B2 (ja) | 半導体装置の製造方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0467333B2 (ja) | ||
| JPS60227443A (ja) | 半導体装置の製造方法 | |
| JP2000173996A (ja) | 半導体装置およびその製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| KR0162144B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPS607736A (ja) | 半導体装置の製造方法 | |
| JP2944082B2 (ja) | 平坦化方法 | |
| JPS6155939A (ja) | 半導体装置の製造方法 | |
| JPS62115743A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JPH0349228A (ja) | 半導体集積回路の製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| KR0170956B1 (ko) | 광로 조절 장치의 콘택홀 형성 방법 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 |