JPH10261628A - 半導体素子のコンタクトホール製造方法 - Google Patents
半導体素子のコンタクトホール製造方法Info
- Publication number
- JPH10261628A JPH10261628A JP30811797A JP30811797A JPH10261628A JP H10261628 A JPH10261628 A JP H10261628A JP 30811797 A JP30811797 A JP 30811797A JP 30811797 A JP30811797 A JP 30811797A JP H10261628 A JPH10261628 A JP H10261628A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- contact hole
- nitride film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 工程の再現性が優れ、窒化膜が損傷されない
ため基板の損傷が防止されて最適工程条件の余裕度が増
加し、エッチング均一度が増加して工程歩留り及び素子
動作の信頼性を向上させるコンタクトホールの製造方法
を提供する。 【解決手段】 窒化膜１５をエッチング障壁層に用いる
自己整列的なコンタクトホール（self-align contact、
以下ＳＡＣという）で、窒化膜上部の層間絶縁膜１６エ
ッチング工程時に用いられる過炭素炭化弗素ガスに一酸
化炭素ガスを混合して用いたため、ＣＯから解離された
Ｃにより酸化膜１６と窒化膜１５間のエッチング選択比
の差が増加して窒化膜１５が損傷されず、Ｏによりエッ
チング停止が発生しない。
ため基板の損傷が防止されて最適工程条件の余裕度が増
加し、エッチング均一度が増加して工程歩留り及び素子
動作の信頼性を向上させるコンタクトホールの製造方法
を提供する。 【解決手段】 窒化膜１５をエッチング障壁層に用いる
自己整列的なコンタクトホール（self-align contact、
以下ＳＡＣという）で、窒化膜上部の層間絶縁膜１６エ
ッチング工程時に用いられる過炭素炭化弗素ガスに一酸
化炭素ガスを混合して用いたため、ＣＯから解離された
Ｃにより酸化膜１６と窒化膜１５間のエッチング選択比
の差が増加して窒化膜１５が損傷されず、Ｏによりエッ
チング停止が発生しない。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子のコンタ
クトホール製造方法に関し、特に窒化膜をコンタクトホ
ールエッチング時のエッチング停止層に用いる自己整列
コンタクト（ＳＡＣ）に適用する半導体素子のコンタク
トホール製造方法に関するものである。
クトホール製造方法に関し、特に窒化膜をコンタクトホ
ールエッチング時のエッチング停止層に用いる自己整列
コンタクト（ＳＡＣ）に適用する半導体素子のコンタク
トホール製造方法に関するものである。
【０００２】
【従来の技術】最近の半導体装置の高集積化傾向は微細
パターン形成技術の発展に大きな影響を受けており、半
導体装置の製造工程中でエッチング又はイオン注入工程
等のマスクで幅広く用いられる感光膜パターンの微細化
が必須条件である。
パターン形成技術の発展に大きな影響を受けており、半
導体装置の製造工程中でエッチング又はイオン注入工程
等のマスクで幅広く用いられる感光膜パターンの微細化
が必須条件である。
【０００３】前記感光膜パターンの分離能（Ｒ）は、縮
小露光装置の光源の波長（λ）及び工程変数（Ｋ）に比
例し、露光装置のレンズ口径（numerical aperture；Ｎ
Ａ、開口数）に反比例する。 ［Ｒ＝ｋ＊λ／ＮＡ，Ｒ＝解像度、λ＝光源の波長、Ｎ
Ａ＝開口数］
小露光装置の光源の波長（λ）及び工程変数（Ｋ）に比
例し、露光装置のレンズ口径（numerical aperture；Ｎ
Ａ、開口数）に反比例する。 ［Ｒ＝ｋ＊λ／ＮＡ，Ｒ＝解像度、λ＝光源の波長、Ｎ
Ａ＝開口数］
【０００４】ここで前記縮小露光装置の光分解能を向上
させるため光源の波長を減少させることになり、例え
ば、波長が４３６及び３６５ｎｍのＧ−ライン及びｉ−
ライン縮小露光装置は工程分解能がそれぞれ約０. ７、
０. ５μｍ程度が限界であり、０. ５μｍ以下の微細パ
ターンを形成するため波長の小さい遠紫外線（deep ult
ra violet ；ＤＵＶ）、例えば、波長が２４８ｎｍのＫ
ｒＦレーザや１９３ｎｍのＡｒＦレーザを光源に用いる
露光装置を利用したり、工程上の方法としては露光マス
ク（photo mask）で位相反転マスク（phase shift mas
k）を用いる方法と、イメージコントラストを向上させ
得る別途の薄膜をウェーハ上に形成するＣ・Ｅ・Ｌ（co
ntrast enhancement layer；以下ＣＥＬという）方法
や、二層の感光膜の間にＳ・Ｏ・Ｇ（spin on glass ；
ＳＯＧ）等の中間層を介在させた三層レジスト（Tri la
yer resister；以下ＴＬＲという）方法、又は感光膜の
上側に選択的にシリコンを注入させるシリレーション方
法等が開発され分解能限界値を下げている。
させるため光源の波長を減少させることになり、例え
ば、波長が４３６及び３６５ｎｍのＧ−ライン及びｉ−
ライン縮小露光装置は工程分解能がそれぞれ約０. ７、
０. ５μｍ程度が限界であり、０. ５μｍ以下の微細パ
ターンを形成するため波長の小さい遠紫外線（deep ult
ra violet ；ＤＵＶ）、例えば、波長が２４８ｎｍのＫ
ｒＦレーザや１９３ｎｍのＡｒＦレーザを光源に用いる
露光装置を利用したり、工程上の方法としては露光マス
ク（photo mask）で位相反転マスク（phase shift mas
k）を用いる方法と、イメージコントラストを向上させ
得る別途の薄膜をウェーハ上に形成するＣ・Ｅ・Ｌ（co
ntrast enhancement layer；以下ＣＥＬという）方法
や、二層の感光膜の間にＳ・Ｏ・Ｇ（spin on glass ；
ＳＯＧ）等の中間層を介在させた三層レジスト（Tri la
yer resister；以下ＴＬＲという）方法、又は感光膜の
上側に選択的にシリコンを注入させるシリレーション方
法等が開発され分解能限界値を下げている。
【０００５】一方、上下の導電配線を連結するコンタク
トホールは素子が高集積化するに従い自らの大きさと周
辺配線との間隔が低減し、コンタクトホール直径と深さ
の比であるエスペクト比（aspect ratio）が増加する。
従って、多層の導電配線を備える高集積半導体素子では
コンタクトを形成するため製造工程でのマスク等の間の
正確で厳しい整列が要求され工程余裕度が低減する。
トホールは素子が高集積化するに従い自らの大きさと周
辺配線との間隔が低減し、コンタクトホール直径と深さ
の比であるエスペクト比（aspect ratio）が増加する。
従って、多層の導電配線を備える高集積半導体素子では
コンタクトを形成するため製造工程でのマスク等の間の
正確で厳しい整列が要求され工程余裕度が低減する。
【０００６】このようなコンタクトホールは、間隔の保
持のためマスク整列時の誤配列トレランス（misalignme
nt tolerance）、露光工程時のレンズ歪み（lens disto
rtion ）、マスク製作及び写真エッチング工程時の臨界
大きさ変化（critical dimension variation）、マスク
間の整合（registration）等のような要因等を考慮して
マスクを形成する。
持のためマスク整列時の誤配列トレランス（misalignme
nt tolerance）、露光工程時のレンズ歪み（lens disto
rtion ）、マスク製作及び写真エッチング工程時の臨界
大きさ変化（critical dimension variation）、マスク
間の整合（registration）等のような要因等を考慮して
マスクを形成する。
【０００７】さらに、コンタクトホール形成時リソグラ
フィ（Lithography ）工程の限界を克服するため自己整
列方法でコンタクトホールを形成する技術が開発され
た。自己整列コンタクトホール形成方法中一番好ましい
もので窒化膜をエッチング障壁層に用いる方法がある。
フィ（Lithography ）工程の限界を克服するため自己整
列方法でコンタクトホールを形成する技術が開発され
た。自己整列コンタクトホール形成方法中一番好ましい
もので窒化膜をエッチング障壁層に用いる方法がある。
【０００８】図示されてはいないが、従来半導体素子の
コンタクトホール、例えば窒化膜をエッチング障壁にす
る電荷貯蔵電極コンタクトホールの製造方法に関し考察
して見れば以下の通りである。
コンタクトホール、例えば窒化膜をエッチング障壁にす
る電荷貯蔵電極コンタクトホールの製造方法に関し考察
して見れば以下の通りである。
【０００９】先ず、半導体基板上に所定の下部構造物、
例えばモス電界効果トランジスタ（Metal Oxide Semico
nductor Field Effect Transister ；以下ＭＯＳ ＦＥ
Ｔという）等を形成した後、前記構造の全表面にエッチ
ング障壁層で用いられる窒化膜と酸化膜材質の層間絶縁
膜を順次形成する。
例えばモス電界効果トランジスタ（Metal Oxide Semico
nductor Field Effect Transister ；以下ＭＯＳ ＦＥ
Ｔという）等を形成した後、前記構造の全表面にエッチ
ング障壁層で用いられる窒化膜と酸化膜材質の層間絶縁
膜を順次形成する。
【００１０】その次に、前記半導体基板で電荷貯蔵電極
コンタクトホールに予定されている部分上の層間絶縁膜
を露出させる感光膜パターンを形成した後、前記感光膜
パターンにより露出されている層間絶縁膜を過炭素炭化
弗素（carbon rich fluorocarbon）ガスを利用して乾式
エッチングし窒化膜を露出させ、再び窒化膜をエッチン
グしてコンタクトホールを形成する。
コンタクトホールに予定されている部分上の層間絶縁膜
を露出させる感光膜パターンを形成した後、前記感光膜
パターンにより露出されている層間絶縁膜を過炭素炭化
弗素（carbon rich fluorocarbon）ガスを利用して乾式
エッチングし窒化膜を露出させ、再び窒化膜をエッチン
グしてコンタクトホールを形成する。
【００１１】前記のような従来の技術に係る半導体素子
のコンタクトホール製造方法は、前記層間絶縁膜とエッ
チング障壁層間のエッチング選択比の差が５：１以上に
大きい条件で乾式エッチングして窒化膜を露出させ、再
び前記露出した窒化膜を除去して半導体基板を露出させ
るコンタクトホールを形成するが、前記エッチング工程
はエッチング選択比を増加させるため多量のポリマーを
発生させる過炭素炭化弗素ガス、例えばＣ2 Ｆ4 、Ｃ2
Ｆ6 、Ｃ3 Ｆ6 、Ｃ3 Ｆ8 、Ｃ4 Ｆ8 、Ｃ2 Ｈ2 、ＣＨ
3 Ｆ、Ｃ2 ＨＦ5 等を不活性ガスと混合して用いるが、
エッチング時に発生するポリマーが酸化膜材質の層間絶
縁膜上に蒸着されると、酸化膜から発生する酸素により
ポリマー等が持続的に除去されエッチングが発生する
が、ポリマーが窒化膜上に蒸着されるとエッチングソー
スが無いので窒化膜が損傷されない。
のコンタクトホール製造方法は、前記層間絶縁膜とエッ
チング障壁層間のエッチング選択比の差が５：１以上に
大きい条件で乾式エッチングして窒化膜を露出させ、再
び前記露出した窒化膜を除去して半導体基板を露出させ
るコンタクトホールを形成するが、前記エッチング工程
はエッチング選択比を増加させるため多量のポリマーを
発生させる過炭素炭化弗素ガス、例えばＣ2 Ｆ4 、Ｃ2
Ｆ6 、Ｃ3 Ｆ6 、Ｃ3 Ｆ8 、Ｃ4 Ｆ8 、Ｃ2 Ｈ2 、ＣＨ
3 Ｆ、Ｃ2 ＨＦ5 等を不活性ガスと混合して用いるが、
エッチング時に発生するポリマーが酸化膜材質の層間絶
縁膜上に蒸着されると、酸化膜から発生する酸素により
ポリマー等が持続的に除去されエッチングが発生する
が、ポリマーが窒化膜上に蒸着されるとエッチングソー
スが無いので窒化膜が損傷されない。
【００１２】従って、ポリマーが増加すると酸化膜と窒
化膜の間のエッチング選択比は増加するのに反し、ポリ
マーの量が異常に増加するかエッチングされない成分の
ポリマーが生成されると、或る段階でエッチングが停止
する問題点を有する。
化膜の間のエッチング選択比は増加するのに反し、ポリ
マーの量が異常に増加するかエッチングされない成分の
ポリマーが生成されると、或る段階でエッチングが停止
する問題点を有する。
【００１３】さらに、Ｃ／Ｆの比が増加する程ポリマー
の生成が増加され前記のエッチング停止の問題点が増加
する。
の生成が増加され前記のエッチング停止の問題点が増加
する。
【００１４】一方、酸化膜と窒化膜の間のエッチング選
択比の差が小さくなると、窒化膜が酸化膜エッチング時
に損傷しその下部の導電層、例えば半導体基板が損傷し
たり、上・下部配線間に短絡が発生し、最適工程条件の
工程余裕度が小さく、素子の再現性が低下して工程歩留
り及び素子動作の信頼性を低下させる他の問題を有す
る。
択比の差が小さくなると、窒化膜が酸化膜エッチング時
に損傷しその下部の導電層、例えば半導体基板が損傷し
たり、上・下部配線間に短絡が発生し、最適工程条件の
工程余裕度が小さく、素子の再現性が低下して工程歩留
り及び素子動作の信頼性を低下させる他の問題を有す
る。
【００１５】さらに、エッチングチェンバー自体も石英
や酸化アルミニウムのような酸素を発生させる材質で形
成されており、エッチング工程時のアウトガスによりウ
ェーハのエッジ部分と中心部分のエッチング均一度が低
下するさらに他の問題点を有する。
や酸化アルミニウムのような酸素を発生させる材質で形
成されており、エッチング工程時のアウトガスによりウ
ェーハのエッジ部分と中心部分のエッチング均一度が低
下するさらに他の問題点を有する。
【００１６】
【発明が解決しようとする課題】本発明は、前記のよう
な問題点を解決するためのものであり、本発明の目的は
窒化膜をエッチング障壁層に用いるＳＡＣ製造工程でコ
ンタクトホールエッチングの際、窒化膜と酸化膜の間の
適宜なエッチング選択比を得るため過炭素炭化弗素ガス
に自主的に解離され、ＣとＯの分圧を保持させるＣＯガ
スを添加させＣ成分により窒化膜が損傷しないほどのエ
ッチング選択比の差を保持するようにし、Ｏ成分により
ポリマーによるエッチング停止を防止して再現性が優
れ、最適工程条件の余裕度が増加し、エッチング均一度
が増加して工程歩留り及び素子動作の信頼性を向上させ
得る半導体素子のコンタクトホール製造方法を提供する
ことにある。
な問題点を解決するためのものであり、本発明の目的は
窒化膜をエッチング障壁層に用いるＳＡＣ製造工程でコ
ンタクトホールエッチングの際、窒化膜と酸化膜の間の
適宜なエッチング選択比を得るため過炭素炭化弗素ガス
に自主的に解離され、ＣとＯの分圧を保持させるＣＯガ
スを添加させＣ成分により窒化膜が損傷しないほどのエ
ッチング選択比の差を保持するようにし、Ｏ成分により
ポリマーによるエッチング停止を防止して再現性が優
れ、最適工程条件の余裕度が増加し、エッチング均一度
が増加して工程歩留り及び素子動作の信頼性を向上させ
得る半導体素子のコンタクトホール製造方法を提供する
ことにある。
【００１７】
【課題を解決するための手段】前記のような目的を達成
するための本発明に係る半導体素子のコンタクトホール
製造方法の特徴は、所定の下部構造物を有する半導体基
板上にエッチング障壁層を窒化膜で形成する工程と、前
記窒化膜上に層間絶縁膜を形成する工程と、前記層間絶
縁膜でコンタクトホールに予定されている部分を露出さ
せる感光膜パターンを形成する工程と、前記感光膜パタ
ーンにより露出している層間絶縁膜を除去して窒化膜を
露出させるが、過炭素炭化弗素ガスとＣＯガスの混合ガ
スを利用してエッチングする工程と、前記窒化膜を除去
しコンタクトホールを形成する工程を備えることにあ
る。
するための本発明に係る半導体素子のコンタクトホール
製造方法の特徴は、所定の下部構造物を有する半導体基
板上にエッチング障壁層を窒化膜で形成する工程と、前
記窒化膜上に層間絶縁膜を形成する工程と、前記層間絶
縁膜でコンタクトホールに予定されている部分を露出さ
せる感光膜パターンを形成する工程と、前記感光膜パタ
ーンにより露出している層間絶縁膜を除去して窒化膜を
露出させるが、過炭素炭化弗素ガスとＣＯガスの混合ガ
スを利用してエッチングする工程と、前記窒化膜を除去
しコンタクトホールを形成する工程を備えることにあ
る。
【００１８】
【発明の実施の形態】以下、本発明に係る半導体素子の
コンタクトホール製造方法に関し、添付図を参照して詳
細に説明する。
コンタクトホール製造方法に関し、添付図を参照して詳
細に説明する。
【００１９】図１乃至図２は、本発明に係る半導体素子
のコンタクトホール製造工程図であり、窒化膜をエッチ
ング障壁層に用いる電荷貯蔵電極用ＳＡＣの例である。
のコンタクトホール製造工程図であり、窒化膜をエッチ
ング障壁層に用いる電荷貯蔵電極用ＳＡＣの例である。
【００２０】先ず、半導体基板（１０）、例えばシリコ
ンウェーハ上にゲート酸化膜（１１）とゲート電極（１
２）、スペーサ（１３）及びＬ・Ｄ・Ｄ（lightly dope
d drain ；以下ＬＤＤという）構造のソース／ドレイン
領域（１４）に構成されるＭＯＳ ＦＥＴを形成した
後、前記構造の全表面にコンタクトホールエッチング時
のエッチング障壁層に利用される窒化膜（１５）を形成
し、その上部に層間絶縁膜（１６）を順次形成する。
ンウェーハ上にゲート酸化膜（１１）とゲート電極（１
２）、スペーサ（１３）及びＬ・Ｄ・Ｄ（lightly dope
d drain ；以下ＬＤＤという）構造のソース／ドレイン
領域（１４）に構成されるＭＯＳ ＦＥＴを形成した
後、前記構造の全表面にコンタクトホールエッチング時
のエッチング障壁層に利用される窒化膜（１５）を形成
し、その上部に層間絶縁膜（１６）を順次形成する。
【００２１】この際、前記層間絶縁膜（１６）はＢＰＳ
Ｇ（Boro Phospho Silicate Glass；以下ＢＰＳＧと称
する）やＴＥＯＳ（Tetra Ethyl Ortho Silicate；以下
ＴＥＯＳという）、ＰＳＧ（Phospho Silicate Glass；
ＰＳＧ）等の酸化膜材質で形成する。
Ｇ（Boro Phospho Silicate Glass；以下ＢＰＳＧと称
する）やＴＥＯＳ（Tetra Ethyl Ortho Silicate；以下
ＴＥＯＳという）、ＰＳＧ（Phospho Silicate Glass；
ＰＳＧ）等の酸化膜材質で形成する。
【００２２】その次に、電荷貯蔵電極コンタクトマスク
用感光膜パターン（１８）を形成する。（図１参照）
用感光膜パターン（１８）を形成する。（図１参照）
【００２３】以後、前記感光膜パターン（１８）により
露出している層間絶縁膜（１６）をＣＯガスと過炭化弗
素ガスを混合したエッチングガスを利用し乾式エッチン
グして窒化膜（１５）を露出させる。
露出している層間絶縁膜（１６）をＣＯガスと過炭化弗
素ガスを混合したエッチングガスを利用し乾式エッチン
グして窒化膜（１５）を露出させる。
【００２４】この際、前記乾式エッチング工程は過炭素
炭化弗素ガス、例えばＣ2 Ｆ4 、Ｃ2 Ｆ6 、Ｃ3 Ｆ6 、
Ｃ3 Ｆ8 、Ｃ4 Ｆ8 、ＣＨ3 Ｆ、Ｃ2 ＨＦ5 でなる群中
で任意のいずれか一つを用いたり、これら組合せ又は前
記選択されたガスにＣ2 Ｈ2、ＣＨ2 Ｆ2 、Ｈ2 の中で
一つ以上を混合して用いる。
炭化弗素ガス、例えばＣ2 Ｆ4 、Ｃ2 Ｆ6 、Ｃ3 Ｆ6 、
Ｃ3 Ｆ8 、Ｃ4 Ｆ8 、ＣＨ3 Ｆ、Ｃ2 ＨＦ5 でなる群中
で任意のいずれか一つを用いたり、これら組合せ又は前
記選択されたガスにＣ2 Ｈ2、ＣＨ2 Ｆ2 、Ｈ2 の中で
一つ以上を混合して用いる。
【００２５】ここで、前記ＣＯガスが解離されＣ成分は
窒化膜（１５）が損傷されない程度のエッチング選択比
の差を保持するようにし、Ｏ成分はエッチングソースと
なりポリマーによるエッチング停止を防止する。そし
て、前記の混合ガスに不活性ガス、例えば、Ａｒ、Ｈ
ｅ、Ｎｅ、又はＮ2 等と混合して用いる場合もある。
窒化膜（１５）が損傷されない程度のエッチング選択比
の差を保持するようにし、Ｏ成分はエッチングソースと
なりポリマーによるエッチング停止を防止する。そし
て、前記の混合ガスに不活性ガス、例えば、Ａｒ、Ｈ
ｅ、Ｎｅ、又はＮ2 等と混合して用いる場合もある。
【００２６】さらに、前記乾式エッチング工程は５００
〜３０００ワット(Watts) のソース電力、５００〜３０
００ワットのバイアス電力、１〜１５０ｍＴｏｒｒの圧
力、−５０〜５０℃程度の電極温度の工程条件で行い、
エッチングガスは５〜５０ｓｃｃｍ（standard cubic c
entimeter ）のＣ3 Ｆ8 、５〜３０ｓｃｃｍのＣ4 Ｆ
8 、又は１〜３０ｓｃｃｍのＣＨ3 Ｆのような過炭素炭
化弗素ガスに１〜３０ｓｃｃｍのＣＯガスを利用する
が、０〜５００ｓｃｃｍのＡｒガスや０〜５００ｓｃｃ
ｍのヘリウムガスを混合して行うこともできる。
〜３０００ワット(Watts) のソース電力、５００〜３０
００ワットのバイアス電力、１〜１５０ｍＴｏｒｒの圧
力、−５０〜５０℃程度の電極温度の工程条件で行い、
エッチングガスは５〜５０ｓｃｃｍ（standard cubic c
entimeter ）のＣ3 Ｆ8 、５〜３０ｓｃｃｍのＣ4 Ｆ
8 、又は１〜３０ｓｃｃｍのＣＨ3 Ｆのような過炭素炭
化弗素ガスに１〜３０ｓｃｃｍのＣＯガスを利用する
が、０〜５００ｓｃｃｍのＡｒガスや０〜５００ｓｃｃ
ｍのヘリウムガスを混合して行うこともできる。
【００２７】さらに、前記乾式エッチング工程に用いら
れる他の過炭素炭化弗素ガスのＣ2Ｆ4 、Ｃ2 Ｆ6 、Ｃ3
Ｆ6 、Ｃ2 ＨＦ5 及びＣ2 Ｈ2 の最適ガス流量は、そ
れぞれ５〜４０、１０〜５０、５〜４０、１〜３０及び
１〜３０ｓｃｃｍである。
れる他の過炭素炭化弗素ガスのＣ2Ｆ4 、Ｃ2 Ｆ6 、Ｃ3
Ｆ6 、Ｃ2 ＨＦ5 及びＣ2 Ｈ2 の最適ガス流量は、そ
れぞれ５〜４０、１０〜５０、５〜４０、１〜３０及び
１〜３０ｓｃｃｍである。
【００２８】その次に、前記露出している窒化膜（１
５）を連続的な乾式エッチング方法で除去し、半導体基
板（１０）を露出させるコンタクトホール（２０）を完
成する。（図２参照）
５）を連続的な乾式エッチング方法で除去し、半導体基
板（１０）を露出させるコンタクトホール（２０）を完
成する。（図２参照）
【００２９】図３乃至図６は、本発明に用いられた乾式
エッチングガスの流量に対する層間絶縁膜のエッチング
率を示すグラフ図である。
エッチングガスの流量に対する層間絶縁膜のエッチング
率を示すグラフ図である。
【００３０】前記図３は、Ｃ2 Ｆ4 、Ｃ2 Ｆ6 、Ｃ3 Ｆ
6 、Ｃ3 Ｆ8 又はＣ2 ＨＦ5 ガス流量に伴う層間絶縁膜
のエッチング率を示したものであり、ポジティブの傾斜
度を有する直線形に示される。ここで、前記Ｃ2 Ｆ4 、
Ｃ2 Ｆ6 、Ｃ3 Ｆ6 、Ｃ4 Ｆ8 及びＣ2 ＨＦ5 ガスは、
前記層間絶縁膜を形成する酸化膜の主要エッチングガス
である。
6 、Ｃ3 Ｆ8 又はＣ2 ＨＦ5 ガス流量に伴う層間絶縁膜
のエッチング率を示したものであり、ポジティブの傾斜
度を有する直線形に示される。ここで、前記Ｃ2 Ｆ4 、
Ｃ2 Ｆ6 、Ｃ3 Ｆ6 、Ｃ4 Ｆ8 及びＣ2 ＨＦ5 ガスは、
前記層間絶縁膜を形成する酸化膜の主要エッチングガス
である。
【００３１】前記図４は、Ｃ2 Ｈ2 、ＣＨ3 Ｆ、ＣＨ2
Ｆ2 又はＨ2 等のガス流量に伴う層間絶縁膜のエッチン
グ率を示したものであり、上側一部が凸状に形成される
が、Ｃ2 Ｈ2 、ＣＨ3 Ｆ、ＣＨ2 Ｆ2 又はＨ2 等のガス
流量に伴うエッチング率の極大点はＣ4 Ｆ8 ／Ａｒ、Ｃ
3 Ｆ8 ／Ａｒ及び他の変数に影響を受けて変化すること
もある。
Ｆ2 又はＨ2 等のガス流量に伴う層間絶縁膜のエッチン
グ率を示したものであり、上側一部が凸状に形成される
が、Ｃ2 Ｈ2 、ＣＨ3 Ｆ、ＣＨ2 Ｆ2 又はＨ2 等のガス
流量に伴うエッチング率の極大点はＣ4 Ｆ8 ／Ａｒ、Ｃ
3 Ｆ8 ／Ａｒ及び他の変数に影響を受けて変化すること
もある。
【００３２】前記図５は、ＣＯガス流量に伴う層間絶縁
膜のエッチング率を示したもので、上側一部が凸状に形
成されるがガス流量に伴うエッチング率の極大点は、他
の変数に影響を受けて変化することもある。
膜のエッチング率を示したもので、上側一部が凸状に形
成されるがガス流量に伴うエッチング率の極大点は、他
の変数に影響を受けて変化することもある。
【００３３】前記図６は、Ａｒ、Ｈｅ、Ｎｅ又はＮ2 等
のガス流量に伴う層間絶縁膜のエッチング率を示したも
ので、下側一部が凸状に形成されるがガス流量に伴うエ
ッチング率の極小点は他の変数に影響を受けて変化する
こともある。
のガス流量に伴う層間絶縁膜のエッチング率を示したも
ので、下側一部が凸状に形成されるがガス流量に伴うエ
ッチング率の極小点は他の変数に影響を受けて変化する
こともある。
【００３４】一方、前記図４乃至図６のグラフ図に示す
前記Ｃ2 Ｈ2 、ＣＨ3 Ｆ、ＣＨ2 Ｆ 2 、Ｈ2 等のガス、
ＣＯガス及びＡｒ、Ｈｅ、Ｎｅ、Ｎ2 等のガスは前記Ｃ
2 Ｆ4 、Ｃ2 Ｆ6 、Ｃ3 Ｆ6 、Ｃ3 Ｆ8 、Ｃ4 Ｆ8 及び
Ｃ2 ＨＦ5 等の主要エッチングガスとともに用いられ
る。
前記Ｃ2 Ｈ2 、ＣＨ3 Ｆ、ＣＨ2 Ｆ 2 、Ｈ2 等のガス、
ＣＯガス及びＡｒ、Ｈｅ、Ｎｅ、Ｎ2 等のガスは前記Ｃ
2 Ｆ4 、Ｃ2 Ｆ6 、Ｃ3 Ｆ6 、Ｃ3 Ｆ8 、Ｃ4 Ｆ8 及び
Ｃ2 ＨＦ5 等の主要エッチングガスとともに用いられ
る。
【００３５】
【発明の効果】以上で説明したように、本発明に係る半
導体素子のコンタクトホール製造方法は窒化膜をエッチ
ング障壁層に用いるＳＡＣで、窒化膜上部の層間絶縁膜
エッチング工程時に用いられる過炭素炭化弗素ガスに一
酸化炭素ガスを混合して用いたため、ＣＯから解離され
たＣにより酸化膜と窒化膜間のエッチング選択比の差が
増加して窒化膜が損傷されず、Ｏ成分がポリマーによる
エッチング停止を防止して工程の再現性が優れ、窒化膜
が損傷されないため基板の損傷が防止され、最適の工程
条件の余裕度が増加し、エッチング均一度が増加して工
程歩留り及び素子動作の信頼性を向上させ得る利点を有
する。
導体素子のコンタクトホール製造方法は窒化膜をエッチ
ング障壁層に用いるＳＡＣで、窒化膜上部の層間絶縁膜
エッチング工程時に用いられる過炭素炭化弗素ガスに一
酸化炭素ガスを混合して用いたため、ＣＯから解離され
たＣにより酸化膜と窒化膜間のエッチング選択比の差が
増加して窒化膜が損傷されず、Ｏ成分がポリマーによる
エッチング停止を防止して工程の再現性が優れ、窒化膜
が損傷されないため基板の損傷が防止され、最適の工程
条件の余裕度が増加し、エッチング均一度が増加して工
程歩留り及び素子動作の信頼性を向上させ得る利点を有
する。
【図１】本発明に係る半導体素子のコンタクトホール製
造工程図である。
造工程図である。
【図２】本発明に係る半導体素子のコンタクトホール製
造工程図である。
造工程図である。
【図３】本発明に用いられた乾式エッチングガスの流量
に対する層間絶縁膜のエッチング率を示すグラフ図であ
る。
に対する層間絶縁膜のエッチング率を示すグラフ図であ
る。
【図４】本発明に用いられた乾式エッチングガスの流量
に対する層間絶縁膜のエッチング率を示すグラフ図であ
る。
に対する層間絶縁膜のエッチング率を示すグラフ図であ
る。
【図５】本発明に用いられた乾式エッチングガスの流量
に対する層間絶縁膜のエッチング率を示すグラフ図であ
る。
に対する層間絶縁膜のエッチング率を示すグラフ図であ
る。
【図６】本発明に用いられた乾式エッチングガスの流量
に対する層間絶縁膜のエッチング率を示すグラフ図であ
る。
に対する層間絶縁膜のエッチング率を示すグラフ図であ
る。
【符号の説明】 １０ 半導体基板 １１ ゲート酸化膜 １２ ゲート電極 １３ スペーサー １４ ソース／ドレイン領域 １５ 窒化膜 １６ 層間絶縁膜 １８ 感光膜パターン ２０ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 正浩 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 現代電子産業株式会社内 (72)発明者 金 眞雄 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 現代電子産業株式会社内 (72)発明者 白 基鎬 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 現代電子産業株式会社内
Claims (8)
- 【請求項１】 下部構造物を有する半導体基板上にエッ
チング障壁層を窒化膜で形成する工程と、 前記窒化膜上に層間絶縁膜を形成する工程と、 前記層間絶縁膜でコンタクトホール部分を露出させる感
光膜パターンを形成する工程と、 前記感光膜パターンにより露出されている層間絶縁膜を
除去して窒化膜を露出させるが、過炭素炭化弗素ガスと
ＣＯガスの混合ガスを利用してエッチングする工程と、 前記窒化膜を除去してコンタクトホールを形成する工程
を備える半導体素子のコンタクトホール製造方法。 - 【請求項２】 前記層間絶縁膜は、ＢＰＳＧ、ＴＥＯＳ
又はＰＳＧ中いずれか一つで形成することを特徴とする
請求項１記載の半導体素子のコンタクトホール製造方
法。 - 【請求項３】 前記過炭素炭化弗素ガスは、Ｃ2 Ｆ4 、
Ｃ2 Ｆ6 、Ｃ3 Ｆ6、Ｃ3 Ｆ8 、Ｃ4 Ｆ8 、ＣＨ3 Ｆ、
Ｃ2 ＨＦ5 の中で任意のいずれか一つ、これらの組合せ
又は前記選択されたガスにＣ2 Ｆ4 、ＣＨ2 Ｆ2 、Ｈ2
の中で一つ以上を混合させたことを特徴とする請求項１
記載の半導体素子のコンタクトホール製造方法。 - 【請求項４】 前記過炭素炭化弗素ガスは、５〜５０ｓ
ｃｃｍのＣ3 Ｆ8 ガス、５〜３０ｓｃｃｍのＣ4 Ｆ8 ガ
ス、１〜３０ｓｃｃｍのＣＨ3 Ｆガス、５〜４０ｓｃｃ
ｍのＣ2 Ｆ4 ガス、２０〜５０ｓｃｃｍのＣ2 Ｆ6 ガ
ス、５〜４０ｓｃｃｍのＣ3 Ｆ6 ガス、１〜３０ｓｃｃ
ｍのＣ2 Ｆ2 ガス、又は１〜３０ｓｃｃｍのＣ2 ＨＦ5
ガスで用いることを特徴とする請求項１又は３記載の半
導体素子のコンタクトホール製造方法。 - 【請求項５】 前記ＣＯガスは、１〜３０ｓｃｃｍ程度
の流量で用いることを特徴とする請求項１記載の半導体
素子のコンタクトホール製造方法。 - 【請求項６】 前記混合ガスを利用したエッチング工程
は、混合エッチングガスに不活性ガスを添加して行うこ
とを特徴とする請求項１記載の半導体素子のコンタクト
ホール製造方法。 - 【請求項７】 前記不活性ガスは、０〜５００ｓｃｃｍ
のＡｒ又はＨｅが用いられることを特徴とする請求項６
記載の半導体素子のコンタクトホール製造方法。 - 【請求項８】 前記混合ガスを利用したエッチング工程
は、５００〜３０００ワットのソース電力、５００〜３
０００ワットのバイアス電力、１〜１５０ｍＴｏｒｒの
圧力、−５０〜５０℃程度の電極温度を工程条件として
行うことを特徴とする請求項１記載の半導体素子のコン
タクトホール製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19960047903 | 1996-10-24 | ||
| KR1019970053022A KR100258365B1 (ko) | 1996-10-24 | 1997-10-16 | 반도체소자의 콘택홀 제조방법 |
| KR47903/1996 | 1997-10-16 | ||
| KR53022/1997 | 1997-10-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261628A true JPH10261628A (ja) | 1998-09-29 |
Family
ID=26632221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30811797A Pending JPH10261628A (ja) | 1996-10-24 | 1997-10-23 | 半導体素子のコンタクトホール製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261628A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230387A (ja) * | 1999-12-24 | 2001-08-24 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2002500442A (ja) * | 1997-12-29 | 2002-01-08 | ラム リサーチ コーポレーション | 半導体デバイスのためのセルフアライメントコンタクト |
| WO2004003988A1 (ja) * | 2002-06-27 | 2004-01-08 | Tokyo Electron Limited | プラズマ処理方法 |
| US7052989B2 (en) | 2000-02-23 | 2006-05-30 | Sanyo Electric Co., Ltd. | Semiconductor device having opening and method of fabricating the same |
| US7473377B2 (en) | 2002-06-27 | 2009-01-06 | Tokyo Electron Limited | Plasma processing method |
| JP2013211578A (ja) * | 2013-05-20 | 2013-10-10 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
1997
- 1997-10-23 JP JP30811797A patent/JPH10261628A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002500442A (ja) * | 1997-12-29 | 2002-01-08 | ラム リサーチ コーポレーション | 半導体デバイスのためのセルフアライメントコンタクト |
| JP2001230387A (ja) * | 1999-12-24 | 2001-08-24 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US7052989B2 (en) | 2000-02-23 | 2006-05-30 | Sanyo Electric Co., Ltd. | Semiconductor device having opening and method of fabricating the same |
| WO2004003988A1 (ja) * | 2002-06-27 | 2004-01-08 | Tokyo Electron Limited | プラズマ処理方法 |
| US7473377B2 (en) | 2002-06-27 | 2009-01-06 | Tokyo Electron Limited | Plasma processing method |
| JP2013211578A (ja) * | 2013-05-20 | 2013-10-10 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803661B2 (en) | Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography | |
| US20050176257A1 (en) | Method of manufacturing a semiconductor apparatus with a tapered aperture pattern to form a predetermined line width | |
| US6136676A (en) | Semiconductor device manufacturing method | |
| US6531349B2 (en) | Method of etching polycrystalline silicon film by using two consecutive dry-etching processes | |
| JPH04266027A (ja) | 傾斜エッチング方法 | |
| US6787455B2 (en) | Bi-layer photoresist method for forming high resolution semiconductor features | |
| JPH0774170A (ja) | 配線パターンの製造方法 | |
| JP4389242B2 (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
| JPH10242117A (ja) | 半導体装置の製造方法 | |
| US6448179B2 (en) | Method for fabricating semiconductor device | |
| JPH10261628A (ja) | 半導体素子のコンタクトホール製造方法 | |
| US20070119813A1 (en) | Gate patterning method for semiconductor processing | |
| JP2000208497A (ja) | 半導体装置の製造方法 | |
| US6537906B1 (en) | Methods for fabricating semiconductor devices | |
| KR100258365B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| US7501679B2 (en) | Flash memory device and method for fabricating the same | |
| US7938972B2 (en) | Fabrication method of electronic device | |
| KR100308500B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JP2005123314A (ja) | パターン形成方法 | |
| KR100369867B1 (ko) | 반도체소자의제조방법 | |
| KR20000043225A (ko) | 반도체소자의 질화막 식각방법 | |
| KR100197655B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR19980026094A (ko) | 패턴 형성 방법 | |
| US7541286B2 (en) | Method for manufacturing semiconductor device using KrF light source | |
| JPH09232233A (ja) | 上部層を縮小する中間層リソグラフィ法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000125 |