JPH0451055B2 - - Google Patents

Info

Publication number
JPH0451055B2
JPH0451055B2 JP11307186A JP11307186A JPH0451055B2 JP H0451055 B2 JPH0451055 B2 JP H0451055B2 JP 11307186 A JP11307186 A JP 11307186A JP 11307186 A JP11307186 A JP 11307186A JP H0451055 B2 JPH0451055 B2 JP H0451055B2
Authority
JP
Japan
Prior art keywords
film
aluminum
semiconductor device
titanium nitride
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11307186A
Other languages
English (en)
Other versions
JPS62269332A (ja
Inventor
Hiroshi Kawashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11307186A priority Critical patent/JPS62269332A/ja
Publication of JPS62269332A publication Critical patent/JPS62269332A/ja
Publication of JPH0451055B2 publication Critical patent/JPH0451055B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/05186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係わり、特に半導体素
子上に形成されるボンデイングバツドの構造に関
するものである。
〔従来の技術〕
第5図は従来の半導体装置を構成する半導体素
子のボンデイングパツド部を示す断面図である。
同図において、1はシリコン基板、2はこの上に
形成されたフイールド酸化膜、3は二酸化硅素膜
((PSG膜)、4はアルミニウム蒸着膜、5はアル
ミニウム蒸着膜4上のボンデイング部のみ開孔部
を設けた絶縁保護膜である。
〔発明が解決しようとする問題点〕
従来の半導体装置は、以上のような構造を有し
ているので、PSG膜3中の不純物、特にリンの
アルミニウム膜4中への拡散が起こり、初期ボン
デイング性の低下、金−アルミニウム合金の早期
劣化あるいは水分の浸入により、リン酸が発生し
アルミニウム膜を腐食させる耐湿性不良を引き起
こすなどの問題点があつた。
本発明は、上記のような問題点を解決するため
になされたもので、初期ボンデイング性の低下を
防げるとともに、膜の界面を通じて浸入した水と
PSG膜中のリンとの反応を防止すことが出来、
さらに金−アルミニウム合金層に悪影響を及ぼす
リンの拡散を防ぐことが出来る半導体装置を得る
ことを目的とする。
〔問題点を解決するための手段〕
本発明に係る半導体装置は、リンを含有する二
酸化硅素膜とアルミニウム膜との間に、アルミニ
ウム膜の形状と同等もしくはそれよりも大きいチ
タンナイトライド膜を形成したものである。
〔作 用〕
本発明におけるチタンナイトライド膜は、
PSG膜中に含まれる不純物のアルミニウム膜へ
の拡散および水分の浸入を軽減させる。
〔実施例〕
以下、図面を用いて本発明の実施例を詳細に説
明する。
第1図は本発明による半導体装置の一実施例を
示す半導体素子のボンデイングパツド部の要部断
面図であり、前述の図と同一部分には同一符号を
付してある。同図において、リンを含有する
PSG膜3とボンデイングパツドを形成するアル
ミニウム膜4との間にはチタンナイトライド膜6
が形成配置されている。この場合、このチタンナ
イトライド膜6は第2図に平面図で示すようにア
ルミニウム膜4とほぼ同等の外形形状を有して形
成されている。
このような構成によれば、チタンナイトライド
膜6がバリアメタルとして作用し、PSG膜3中
に含有されているリン等の不純物のアルミニウム
膜4中への拡散を防止することができるととも
に、PSG膜3への水分の浸入を防止することが
できる。
第3図は本発明の他の実施例を示すボンデイン
グパツド部の要部断面図であり、前述の図と同一
部分には同一符号を付してある。同図において、
第1図と異なる点は、PSG膜3とアルミニウム
膜4との間に形成されるチタンナイトライド膜6
は、第4図に平面図で示すようにアルミニウム膜
4の外形形状よりも大きくして形成されている。
このような構成によれば、PSG膜3中に含有
されているリン酸等の不純物のアルミニウム膜4
中への拡散およびPSG膜3への水分の浸入をさ
らに確実に防止することができる。
〔発明の効果〕
以上説明したように本発明によれば、ボンデイ
ングパツド部をPSG膜とアルミニウム膜との間
にチタンナイトライド膜を設けたことにより、
PSG膜中の不純物のアルミニウム膜への拡散お
よびPSG膜中への水分の浸入を防止できるので、
ボンデイング性の向上がはかれ、金−アルミニウ
ム接合部の早期劣化を防ぐことができ、したがつ
て半導体素子の長期にわたる信頼性を確保するこ
とができるという極めて優れた効果が得られる。
【図面の簡単な説明】
第1図は本発明による半導体装置の一実施例を
示す半導体素子のボンデイングパツド部の要部断
面図、第2図は第1図の要部平面図、第3図は本
発明の他の実施例を示す半導体素子のボンデイン
グパツド部の要部断面図、第4図は第3図の要部
平面図、第5図は従来の半導体素子のボンデイン
グパツド部の要部断面図である。 1……シリコン半導体基板、2……フイールド
酸化膜3……リンを含有する二酸硅素膜(PSG
膜)、4……アルミニウム膜、5……絶縁保護膜、
6……チタンナイトライド膜。

Claims (1)

  1. 【特許請求の範囲】 1 シリコン半導体基板上にフイールド酸化膜を
    形成しさらにその上に形成されるリンを含有する
    二酸化硅素膜とボンデイングパツドのアルミニウ
    ム膜との間にチタンナイトライド膜を形成するこ
    とを特徴とする半導体装置。 2 チタンナイトライド膜をアルミニウム膜の外
    形形状よりも大きく形成したことを特徴とする特
    許請求の範囲第1項記載の半導体装置。
JP11307186A 1986-05-16 1986-05-16 半導体装置 Granted JPS62269332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11307186A JPS62269332A (ja) 1986-05-16 1986-05-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11307186A JPS62269332A (ja) 1986-05-16 1986-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JPS62269332A JPS62269332A (ja) 1987-11-21
JPH0451055B2 true JPH0451055B2 (ja) 1992-08-18

Family

ID=14602755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11307186A Granted JPS62269332A (ja) 1986-05-16 1986-05-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS62269332A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6508601B2 (ja) 2014-08-11 2019-05-08 パナソニックIpマネジメント株式会社 半導体装置
US11183412B2 (en) * 2017-08-14 2021-11-23 Watlow Electric Manufacturing Company Method for joining quartz pieces and quartz electrodes and other devices of joined quartz

Also Published As

Publication number Publication date
JPS62269332A (ja) 1987-11-21

Similar Documents

Publication Publication Date Title
JPH07114214B2 (ja) 半導体装置
JPH0451055B2 (ja)
JP3320644B2 (ja) 半導体装置
JPS6384122A (ja) 半導体装置
US4824801A (en) Method of manufacturing aluminum bonding pad with PSG coating
JP2681982B2 (ja) 半導体装置
JPS6367751A (ja) 半導体装置
JPH0565055B2 (ja)
JPS6367754A (ja) 半導体装置
JPS62219541A (ja) 半導体装置
JPS6367752A (ja) 半導体装置
JPH0319248A (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JPS6143461A (ja) 薄膜多層配線基板
JPS6057635A (ja) 半導体装置
JPS59213165A (ja) 半導体装置
JPS623981B2 (ja)
JPS5937576B2 (ja) 半導体装置
JPS6334938A (ja) 半導体装置
JP2900411B2 (ja) 半導体装置
JPS61198651A (ja) 半導体集積回路装置
JP2524526B2 (ja) 半導体装置
JPS6367750A (ja) 半導体装置
JPS6367753A (ja) 半導体装置
JPH0139215B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term