JPS6367750A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6367750A
JPS6367750A JP21311986A JP21311986A JPS6367750A JP S6367750 A JPS6367750 A JP S6367750A JP 21311986 A JP21311986 A JP 21311986A JP 21311986 A JP21311986 A JP 21311986A JP S6367750 A JPS6367750 A JP S6367750A
Authority
JP
Japan
Prior art keywords
film
titanium nitride
bonding
psg
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21311986A
Other languages
English (en)
Inventor
Hiroshi Kawashita
川下 浩
Koichi Nakagawa
中川 興一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21311986A priority Critical patent/JPS6367750A/ja
Priority to US07/094,645 priority patent/US4824801A/en
Publication of JPS6367750A publication Critical patent/JPS6367750A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係シ、特に半導体素子上のボンデ
ィングパッドの構造に関するものである。
〔従来の技術〕
従来、この種の半導体装置は、そのボンディングパッド
部分の断面および平面図をそれぞれ第3図、第4図に示
すように、回路素子が組み込まれたシリコン基板1の上
にフィールド酸化膜2およびリンを含有する二酸化硅素
膜(以下、PSGgと称す)4を順次形成したうえ、と
のPSGS導膜に蒸着などによシアルミニウム(以下、
Atと記す)膜5を形成する。そして、これをパターニ
ングした後、絶縁保護膜6を被着してそのAt膜膜上上
ボンディング部のみを開孔させるととによシ、この開孔
されたAt膜5をボンディングパッドとして金(Au)
などのリード線(図示せず)にてボンディングするもの
と々つている。なお、同図中、6aは絶縁保護膜6に設
けられた開孔部である。
〔発明が解決しようとする問題点〕
Lかl−1従来の半導体装置は以−Hのよう力構造を有
しているので、PSG膜4中の不純物特にリンのAt膜
5中への拡散が起ζシ易く、このリンの影響による初期
ボンディング性の低下、あるいは金−A1合金層の高温
時の早期劣化、水分の侵入によシリン酸が発生してAt
を腐食させる耐温性不良現象などを引き起こすという問
題点があった。
本発明は上記のような問題点を解消するためになされた
もので、その目的は、ボンディングパッドにAtを用い
る際にそのA4膜へのリンの拡散を抑制することべよシ
、信頼性を向上させた半導体装置を提供するととKある
〔問題点を解決するための手段〕
本発明に係る半導体装置は、シリコン基板上に形成され
たフィールド酸化膜の表面にチタンナイトライド膜もし
くはポリシリコン膜を設置し、このチタンナイトライド
膜もしくはポリシリコン膜の上にリンを含有する二酸化
硅素膜を設置して、この二酸化硅素膜のボンディング部
のみをエッチングにより除去して開孔部を設け、前記チ
タンナイトライド膜もしくはポリシリコン膜上にAt膜
を設置して、そのAtiのボンディングバッド部の周囲
をエッチングにより除去したうえ、とのλを膜の周囲部
を絶縁保護膜にて被覆させて該At膜と前記二酸化硅素
膜を分離するようにしたものである。
〔作用〕
本発明においては、ボンディングパラ)’m/7)At
膜の下にチタンナイトライド膜もしくはポリシリコン膜
を設け、とのAtHの周囲のリンを含有する二酸化硅素
膜つ!、jj) PSG膜を除去することにょシ、前記
htgとPSG膜は分離されて接触することがなく々シ
、PSG膜中のリンのAt膜への拡散を防ぐことができ
る。
〔実施例〕
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
第1図は本発明の一実施例による半導体装置のボンディ
ングパッド部分の概略断面図で、第2図はその平面図で
ある。この実施例では、シリコン基板1上に形成された
フィールド酸化膜2の表面にチタンナイトライド膜3を
形成し、このチタンナイトライド膜3の上K PSGS
導膜形成する。そして、このPSGS導膜ボンディング
部のみをエッチングにより除去して開孔部4aを施した
うえ、この開孔部4aを含むPSGl14の上にAt!
MSを被着する。次いで、このAt膜5を所定形状にパ
ターニングしてそのボンディング部の外周部およびそれ
に対応するチタンナイトライド膜30部分をエッチング
により除去した後、その上に肥縁保986を被着して、
この膜6のボンディングパッドとなる部分を開孔させる
ことによシ、第1図に示すように、AtH5の周囲部を
絶縁保護膜6にて被覆せしめて該At膜5とPSGS導
膜分離するようにしたものである。なお、図中、同一符
号は同一または相当部分を示している。
このように上記実施例によると、At膜5の下地処理と
してフィールド酸化膜2との中間に、At膜5と同郷の
外周を有するチタンナイトライド膜3を設け、PSGi
4はボンディングパッドとしてのAt膜5の下には形成
することなく、さらにボンディングパッドの周囲をエツ
チングにょシ除去することKよシ、A4膜5とPSG展
4とが接融することはなくなる。これによって、psc
gJ中のリンのA4膜5中への拡散がなくなシ、そのリ
ンの影響による初期ボンディング性の低下を防止できる
とともに、膜の界面を通じて侵入する水とpsGiJ中
のリンとの反応を抑制すること力;できる。
さらに、ボンディング部の金−At合金層に悪影響を及
ぼすリンの拡散を抑えることができるなど、長期的信頼
性の向上がはかれる利点を奏する。
なお、上記実施例ではAt膜5の下にチタンナイトライ
ド膜3を設けた場合であったが、このチタンナイトライ
ド膜3の代シにポリシリコン膜を設けても、上記実施例
と同様の効果を得ることができる。
〔発明の効果〕
以上のように本発明によれば、ボンディングパッドの構
造を、At膜の下にチタンナイトライド膜もしくはポリ
シリコン膜を設け、その人を膜の周囲のPSG膜を除去
することにより該AtMとPSG膜が接触しないように
構成したので、ボンディング性の向上が計れるとともに
、金−At接合部の早期劣化を防ぐことができ、これに
よって、半導体素子の長期信頼性を確保することができ
る効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置のボンディ
ングパッド部を示す要部断面図、第2図は第1図の平面
図、第3図は従来の半導体装置のボンディングパッド部
の要部断面図、第4図は第3図の平面図である。 1・・・・シリコン基板、2・・・・フィールド酸化膜
、3・・・・チタンナイトライド膜、4・・・・PSG
膜、4a・・・・開孔部、5・・・・アルミニウム(A
Z)膜、6・・・・絶縁保護膜、6a ・・・・開孔部

Claims (1)

    【特許請求の範囲】
  1. アルミニウム膜をボンディングパッドとして用いる半導
    体装置において、シリコン基板上に形成されたフィール
    ド酸化膜の表面にチタンナイトライド膜もしくはポリシ
    リコン膜を設置し、このチタンナイトライド膜もしくは
    ポリシリコン膜の上にリンを含有する二酸化硅素膜を設
    置して、この二酸化硅素膜のボンディング部のみをエッ
    チングにより除去して開孔部を設け、前記チタンナイト
    ライド膜もしくはポリシリコン膜上にアルミニウム膜を
    設置してそのアルミニウム膜のボンディングパッド部の
    周囲をエッチングにより除去したうえ、このアルミニウ
    ム膜の周囲部を絶縁保護膜にて被覆させて該アルミニウ
    ム膜と前記二酸化硅素膜を分離するようにしたことを特
    徴とする半導体装置。
JP21311986A 1986-09-09 1986-09-09 半導体装置 Pending JPS6367750A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21311986A JPS6367750A (ja) 1986-09-09 1986-09-09 半導体装置
US07/094,645 US4824801A (en) 1986-09-09 1987-09-09 Method of manufacturing aluminum bonding pad with PSG coating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21311986A JPS6367750A (ja) 1986-09-09 1986-09-09 半導体装置

Publications (1)

Publication Number Publication Date
JPS6367750A true JPS6367750A (ja) 1988-03-26

Family

ID=16633895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21311986A Pending JPS6367750A (ja) 1986-09-09 1986-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JPS6367750A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239558A (ja) * 1988-03-22 1989-09-25 Toppan Printing Co Ltd 集版読取り用平面型イメージスキャナ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239558A (ja) * 1988-03-22 1989-09-25 Toppan Printing Co Ltd 集版読取り用平面型イメージスキャナ
JPH07118764B2 (ja) * 1988-03-22 1995-12-18 凸版印刷株式会社 集版読取り用平面型イメージスキャナ

Similar Documents

Publication Publication Date Title
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
JPH08274175A (ja) 集積回路
US5926697A (en) Method of forming a moisture guard ring for integrated circuit applications
JPS6367750A (ja) 半導体装置
JPS594853B2 (ja) 半導体装置
JPS5445570A (en) Manufacture for semiconductor element
JPS6367751A (ja) 半導体装置
JPH0482054B2 (ja)
JPS6367753A (ja) 半導体装置
JPS6367754A (ja) 半導体装置
JPS6367752A (ja) 半導体装置
JPH0330986B2 (ja)
JP3413653B2 (ja) 半導体装置
JPS59213165A (ja) 半導体装置
JPH03227539A (ja) 半導体装置
JPS62291127A (ja) 半導体装置
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JPS61100981A (ja) 半導体装置の製造方法
JPS6325954A (ja) 半導体装置およびその製造方法
JPH0541469A (ja) 樹脂封止型半導体装置
JPS62119943A (ja) 半導体装置
JPS62269332A (ja) 半導体装置
JPS59119862A (ja) 半導体装置
JPH05136197A (ja) 半導体装置