JPH0448623A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。

Ａ、産業上の利用分野 Ｂ３発明の概要 Ｃ９従来技術［第７図］ Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段 Ｆ１作用 Ｇ、実施例［第１図乃至第６図］ ａ、一つの実施例［第１図乃至第４図］ｂ、他の実施例
［第５図、第６図コ Ｈ１発明の効果 （Ａ、産業上の利用分野） 本発明は半導体装置の製造方法、特にゲート絶縁膜の選
択的エツチングにより半導体基板表面部を部分的に露出
させ、該露出部を通して半導体基板表面部と接するゲー
ト電極を形成し、該ゲート電極を選択的にエツチングす
ることによりパターニングし、該ゲート電極をマスクと
して半導体基板表面部にソース及びドレインを形成する
ための不純物のイオン打込みをし、その後アニールによ
って上記ゲート電極内の不純物を拡散させて上記ソース
あるいはドレインに連なる拡散領域を形成する半導体装
置の製造方法に関する。

（Ｂ、発明の概要） 本発明は、上記の半導体装置の製造方法において、 ソースあるいはドレインと、ゲート電極中の不純物が半
導体基板表面部中に拡散することにより形成された拡散
領域との接続をより完璧にするため、 ゲート電極中の不純物の半導体基板表面部への拡散によ
って拡散領域が形成されるべき部分に予め不純物をイオ
ン打込みするものである。

（Ｃ，従来技術）［第７図〕 スタティックＭＯＳＲＡＭには多結晶シリコンからなる
ゲート電極と半導体基板の表面部に形成された拡散領域
とを接続するベリラドコンタクトをとることが必要であ
る。第７図（Ａ）乃至（Ｆ）は従来のペリラドコンタク
ト部の形成方法を工程順に示す断面図であり、この図に
より従来の形成方法を説明する。

（Ａ）半導体基板１の表面部を選択的に酸化することに
よりフィールド絶縁膜２を形成し、素子形成領域（アク
ティーブエリア）の表面部に熱酸化によりゲート絶縁膜
３を形成する。同図（Ａ）はゲート絶縁膜３形成後の状
態を示す。

（Ｂ）半導体基板１上にレジスト膜４を選択的に形成し
、該レジスト膜４をマスクとしてゲート絶縁膜３をエツ
チングすることにより同図（Ｂンに示すようにコンタク
ト窓５を形成する。

（Ｃ）次に、同図（Ｃ）に示すように、多結晶シリコン
層７と例えばタングステンシリサイド層８からなる二層
構造のポリサイドゲート電極９を形成する。

（Ｄ）次に、同図（Ｄ）に示すように、ゲート電極９を
パターニングするためのエツチングマスクとなるレジス
ト膜４を選択的に形成する。該レジスト膜４はコンタク
ト窓５及びその近傍領域上においては同図（Ｄ）に示す
ようにフィールド絶縁膜２上からコンタクト窓５の一部
上に延びるように形成され、コンタクト窓５上を完全に
覆うようには形成されてはいない。

（Ｅ）次に、上記レジスト膜４をマスクとしてゲート電
極９をドライエツチングし、その後、レジスト膜４を除
去する。同図（Ｅ）はレジスト膜４除去後の状態を示す
。尚、１３は半導体基板１のドライエツチングにより除
去された凹部であるが、これについては後で述べる。

（Ｆ）次に、ゲート電極９をマスクとして半導体基板ｌ
の表面に不純物をイオン打込みによりライトドープし、
ゲート電極９の側面に例えば５ｉｎ２からなるサイドウ
オールｌＯを形成し、ソース、ドレインを形成するため
の不純物のイオン打込みをし、その後、眉間絶縁膜１１
を形成し、しかる後アニールする。

１２はソース・ドレインの形成工程により生じたソース
あるいはドレインとなる拡散領域、１３は上記凹部、１
４はゲート電極９の多結晶シリコン層７中から半導体基
板１の表面部に拡散した不純物により形成された拡散領
域であり、該拡散領域Ｉ４と拡散領域１２とが繋がるこ
とによりゲート電極９が拡散領域１２に接続され、ベリ
ラドコンタクトがとれたことになる。

（Ｄ、発明が解決しようとする問題点）ところで、第７
図に示す従来の半導体装置の製造方法によれば、ゲート
電極９のパターニングのためのドライエツチングにおい
て同図（Ｅ）に示すようにオーバーエツチングされて半
導体基板１の表面部がコンタクト窓５に露出する部分に
おいて掘られてしまうことが多い。１３はそれによって
半導体基板１の表面部に生じたところの前に述べた凹部
である。

そして、大きな凹部１３が生じると、ソース又はドレイ
ン領域１２と、ゲート電極９下に形成された拡散領域１
４との間が凹部１３によって分断されたり、完全に分断
されないまでも接続性が悪くなるという問題が起きる。

本発明はこのような問題点を解決すべく為されたもので
あり、ソースあるいはドレインと、ゲート電極中の不純
物が半導体基板表面部中に拡散することにより形成され
た拡散領域との接続性が悪（なることを防止することを
目的とする。

（Ｅ、問題点を解決するための手段） 本発明半導体装置の製造方法は上記問題点を解決するた
め、ゲート電極中の不純物の半導体基板表面部への拡散
によって拡散領域が形成されるべき部分に予め不純物を
イオン打込みすることを特徴とする。

（Ｆ、作用） 本発明半導体装置の製造方法によれば、ゲート電極中の
不純物の半導体基板表面部への拡散により拡散領域が形
成されるべき部分に予め不純物をイオン打込みしてお（
ので、その拡散領域とソース又はドレイン拡散領域との
接続をより確実なものとすることができる。

（Ｇ、実施例）［第１図乃至第６図］ 以下、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。

（ａ、一つの実施例）［第１図乃至第４図］第１図（Ａ
）乃至（Ｇ）は本発明半導体装置の製造方法の一つの実
施例を工程順に示す断面図である。

（Ａ）半導体基板１の表面部を選択的に酸化することに
よりフィールド絶縁膜２を形成し、素子形成領域（アク
ティーブエリア）の表面部に熱酸化によりゲート絶縁膜
３を形成する。同図（Ａ）はゲート絶縁膜３形成後の状
態を示す。

（Ｂ）半導体基板１上にレジスト膜４を選択的に形成し
、該レジスト膜４をマスクとしてゲート絶縁膜３をエツ
チングすることにより同図（Ｂ）に示すようにコンタク
ト窓５を形成する。

（Ｃ，）次に、同図（Ｃ）に示すように、レジスト膜４
を選択的に形成し、これをマスクとしてコンタクト窓５
下に不純物をイオン打込みする。

１５は不純物イオン打込み領域である。尚、該領域１５
は厳密にはコンタクト窓５の形成領域と部分的に重なる
も、平面図である第２図に示すように、反フィールド絶
縁膜２側へずれたところに位置している。

この不純物のイオン打込みは、後で形成されるところの
ソース又はドレイン領域とゲート電極下に形成される拡
散領域との接続をより完璧に形成する謂わば補償用の拡
散領域を形成するために行うものであり、これが従来の
場合と異なる第１の点である。

（Ｄ）次に、同図（Ｄ）に示すように、多結晶シリコン
層７と例えばタングステンシリサイド層８からなる二層
構造のポリサイドゲート電極９を形成する。

（Ｅ）次に、同図（Ｅ）に示すように、ゲート電極９を
パターニングするためのエツチングマスクとなるレジス
ト膜４を選択的に形成する。該レジスト膜４はコンタク
ト窓５及びその近傍領域上においては上から見た形状が
同図（Ｅ）に示すようにフィールド絶縁膜２上からコン
タクト窓５側へ延びてそれを梢越えるように形成されて
いる。

従って、レジスト膜４はコンタクト窓５上方を完全に覆
うようにゲート電極９上に形成される。これが従来の場
合と異なる第２の点である。

（Ｆ）次に、上記レジスト膜４をマスクとしてゲート電
極９をドライエツチングし、その後、レジスト膜４を除
去する。同図（Ｅ）はレジスト膜４除去後の状態を示す
。

（Ｇ）次に、ゲート電極９をマスクとして半導体基板１
の表面に不純物をイオン打込みによりライトドープし、
ゲート電極９の側面に例えばＳ　ｉ　Ｏ２からなるサイ
ドウオール１０を形成する。第１図（Ｇ）はサイドウオ
ール１０形成後の状態を示す。

その後は、ソース、ドレインを形成するための不純物の
イオン打込みをし、次いで、眉間絶縁膜１１［第１図で
は図示しない。第７図（Ｆ）１４照］を形成し、しかる
後、アニールする。

１２はソース・ドレインの形成により生じた拡散領域、
１４はゲート電極９の多結晶シリコン層７中から半導体
基板工の表面部に拡散した不純物により形成された拡散
領域であり、該拡散領域１４と拡散領域１２とが繋がる
ことによりゲート電極９が拡散領域１２に接続され、ベ
リラドコンタクトがとれたことになる。

そして、本半導体装置の製造方法によれば、先ず第１に
、ゲート電極９をコンタクト窓５を完全に覆うようにパ
ターニングするので、半導体基板１の表面がパターニン
グのためのドライエツチングによってえぐられる虞れは
全くなくなり、従って、従来におけるようなソースある
いはドレイン拡散領域とゲート電極下にできた拡散領域
との間がえぐられて分断される虞れが少なくなる。

第２に、ゲート電極９下のその中の不純物半導体基板１
表面部への拡散による拡散領域の形成前に予め不純物を
イオン打込みしてお（（１５がそれによって形成された
拡散領域）ので、拡散領域１４と拡散領域１２との間の
接続をより完璧なものにできる。

尚、ゲート電極９のパターニングをゲート電極９が完全
にコンタクト窓５上を覆うようにするだけでも接続性を
良好にできるという効果を奏するし、また、予めゲート
電極９下に不純物をイオン打込みをしてオ＜（不純物イ
オン打込み領域１５を形成する）ようにするだけでも接
続性を良好にできるという効果を奏する。従って、ゲー
ト電極９のパターニングを該ゲート電極９が完全にコン
タクト窓５上を完全に覆うようにするも不純物イオン打
込み領域１５の形成はしないという半導体装置の製造方
法も充分に考えられるし、ゲート電極９のパターニング
については従来通りであるが、ゲート電極９下に予めイ
オン打込みをしておくという半導体装置の製造方法も充
分に考えられ得る。

また、補償用拡散領域１５形成のための不純物イオン打
込みを、上記実施例のようにゲート絶縁膜３に対する選
択的エツチング後に行うのではな（、エツチング前に行
うようにしても良い。

第３図（Ａ）乃至（Ｄ）は上記製造方法の変形例を工程
順に示す断面図である。

（Ａ）第１の実施例を示す第１図（Ａ）に示すのと全く
同じ工程によりフィールド絶縁膜２を形成し、次いでゲ
ート絶縁膜３を形成し、その後、レジスト膜４を形成す
る。第３図（Ａ）はレジスト膜４形成後の状態を示す。

（Ｂ）次に、上記レジスト膜４をマスクとしてゲート絶
縁膜３をエツチングすることにより同図（Ｂ）に示すよ
うにコンタクト窓５を形成する。

（Ｃ）次に、同図（Ｃ）に示すように上記レジスト膜４
を等方性エツチングにより縮退させる。同図（］におい
て、２点鎖線は縮退前のレジスト膜４を示す。

（Ｄ）その後、縮退したレジスト膜４をマスクとして不
純物をイオン打込みすることにより不純物イオン打込み
領域１５を形成する。同図（Ｄ）は不純物イオン打込み
領域１５形成後の状態を示す。

その後は、第１図に示した実施例の場合と同様の方法で
製造を行う。

このような製造方法によれば、レジスト膜を露光、現像
する工程が１回少な（でき、製造工数の低減を図ること
ができる。

尚、不純物イオン打込み領域１５を形成するにあたって
、ゲート絶縁膜３とポリシリコン膜７の二層膜越しに不
純物をイオン打込みする場合には、第４図に示すように
ゲート絶縁膜３の形成後ポリシリコン膜７を形成し、し
かる後レジスト膜４を形成することになる。

（ｂ、他の実施例）［第５図、第６図］第５図（Ａ）乃
至（Ｃ）は本発明半導体装置の製造方法の他の実施例を
工程順に示す断面図、第６図は平面図である。

（Ａ）従来例を示す第７図の（Ａ）乃至（Ｅ）に示すの
と全く同じ工程により第５図（Ａ）に示すようにゲート
電極９のパターニングを終えた状態をつくる。従って、
半導体基板１のコンタクト窓５に露出した部分にオーバ
ーエツチングによる凹部１３が形成された状態になる。

（Ｂ）次に、コンタクト窓５及びその近傍領域を除いて
半導体基板１表面をレジスト膜４でマスクし、その状態
でソース、ドレインと同じ導電型の不純物を斜め方向に
イオン打込みする。１６はそのイオン打込みにより凹部
１３の内面部に形成された領域である。即ち、補償用イ
オン打込みを、半導体ウェハを回転させながらその回転
軸方向に対して斜め方向に不純物を打込むことにより行
うのである。すると、凹部１３の内面部にイオン打込み
領域１６を途切れが生じないように形成することができ
る。

（Ｃ）その後、従来の製造方法と全（同じように工程を
進めると、第３図（Ｃ）に示すようにソース又はドレイ
ン拡散領域１２とゲート電極９下に生じた拡散領域１４
との間を斜め方向の不純物イオン打込みにより形成され
た補償用拡散領域１６により接続した状態にすることが
できる。

従って、本半導体装置の製造方法によれば、ベリラドコ
ンタクトの信頼性を高めることができる。

（Ｈ，発明の効果） 以上に述べたように、本発明半導体装置の製造方法は、
ゲート電極中の不純物の半導体基板表面部への拡散によ
って拡散領域が形成されるべき部分に予め不純物をイオ
ン打込みする工程をゲート電極の形成前あるいは形成後
に有することを特徴とするものである。

従って、本発明半導体装置の製造方法によれば、ゲート
電極中の不純物の半導体基板表面部への拡散に拡散領域
が形成されるべき部分に予め不純物をイオン打込みして
おくので、その拡散領域とソース又はドレイン拡散領域
との接続をより確実なものとすることができる。

【図面の簡単な説明】

第１図及び第２図は本発明半導体装置の製造方法の一つ
の実施例を説明するためのもので、第１図（Ａ）乃至（
Ｇ）は製造方法を工程順に示す断面図、第２図は平面図
、第３図（Ａ）乃至（Ｄ）は変形例を工程順に示す断面
図、第４図は別の変形例を示す断面図、第５図及び第６
図は本発明半導体装置の製造方法の他の実施例を説明す
るためのもので、第５図（Ａ）乃至（Ｃ）は製造方法を
工程順に示す断面図、第６図は平面図、第７図（Ａ）乃
至（Ｆ）は従来例を工程順に示す断面図である。 １４・・・ゲート電極から半導体基板への不純物の拡散
により形成された拡散領域、 １５・・・補償用拡散領域、 １６・・・補償用拡散領域。 符号の説明 １・・・半導体基板、３・・・ゲート絶縁膜、５・・・
半導体基板の露出部、 ９・・・ゲート電極、 １２・・・ソースあるいはドレイン拡散領域、一つい ｒ−ｒｆ）り■鴇 −つい■シ 寸　　　ロ 区 や

Claims (1)

【特許請求の範囲】
1. （１）半導体基板表面部にゲート絶縁膜を形成した後、
   該ゲート絶縁膜を選択的にエッチングすることにより半
   導体基板表面部を部分的に露出させ、該露出部を通して
   半導体基板表面部と接するゲート電極を形成し、該ゲー
   ト電極を選択的にエッチングすることによりパターニン
   グし、該ゲート電極をマスクとして半導体基板表面部に
   ソース及びドレインを形成するための不純物のイオン打
   込みをし、その後アニールによって上記ゲート電極内の
   不純物を拡散させて上記ソースあるいはドレインに連な
   る拡散領域を形成する半導体装置の製造方法において、 ゲート電極中の不純物の半導体基板表面部への拡散によ
   って拡散領域が形成されるべき部分に予め不純物をイオ
   ン打込みする工程をゲート電極の形成前あるいは形成後
   に有する ことを特徴とする半導体装置の製造方法