JPH0438791A

JPH0438791A - 半導体装置

Info

Publication number: JPH0438791A
Application number: JP2146542A
Authority: JP
Inventors: Akinori Shibayama; 晃徳柴山; Toshiro Yamada; 俊郎山田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-06-04
Filing date: 1990-06-04
Publication date: 1992-02-07
Anticipated expiration: 2012-11-26
Also published as: KR920001855A; KR950008447B1; JP2682725B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は半導体装置に関し、特に半導体集積回路の基板
電位を発生する基板電位発生器について、その発生する
基板電位を設定電位に保つための基板電位検出回路の改
良に関するものである。

（従来の技術）従来の基板電位検出器を第４図に示す。同図において、
Ｑｐ４７．Ｑｎ４６．Ｑｎ４７はＭＯＳトランジスタ、
４５は外部電源電圧Ｖｃｃ、４６は接地電位Ｖｓｓであ
る。また、４１は接点、４４は基板電位であり、４３は
基板電位検出信号の出力端子である。ゲートを接地電位
Ｖｓ　ｓ４６に接続したＭＯＳトランジスタＱｐ４７及
びＱｎ４６と、ゲート、ドレイン間を短絡したＭＯＳト
ランジスタＱｎ４７との３個を直列に接続し、その３個
のＭＯＳトランジスタのダイオードを外部電源電圧Ｖｃ
ｃ４５と基板電位４４との間に直列に接続した構成にな
っている。

上記の構成の基板電位検出器の動作について説明する。

先ず、ＭＯ３＋−ランジスタＱｐ４７はゲート電位が接
地電位Ｖｓ　ｓ４６であり、ソース電位が外部電源電圧
Ｖｃｃ４５であって、そのゲート　ソース間電圧はその
スレッシュホールド電圧より低い電圧であるので、該ト
ランジスタＱｐ４７はドレイン電流Ｉｄｐ４７が流れて
いる。

今、基板電位４４が接地電位Ｖｓ　ｓ４６より低い設定
電位未満に引き下げられたとすると、トランジスタＱｎ
４７はｏｎ状態になると共に、このｏｎ状態により接点
４１の電位（つまりトランジスタＱｎ４６のソース電位
）がＭＯＳトランジスタＱｎ４６のスレッシュホールド
電圧より高い電圧以上引き下げられるので、このトラン
ジスタＱｎ４６もｏｎ状態になる。その結果、３個のト
ランジスタのｏｎ状態によりＭＯＳトランジスタＱｐ４
７及びＱｎ４６のドレイン電位、つまり出力端子４３の
基板電位検出信号は基板電位発生器１の動作を停止させ
るのに十分な低い値の電位となる。

これに対し、基板電位４４が上記の設定電位以上に高い
電位に浮き上がったときには、ＭＯＳトランジスタＱｎ
４７によって接点４１の電位を引き下げる程度が小さく
なるために、ＭＯＳトランジスタＱｎ４６のゲート、ソ
ース間の電圧はそのスレッシュホールド電圧より低い電
圧又はスレッシュホールド電圧より僅かに高い電圧に留
まるので、該ＭＯ５トランジスタＱｎ４６はｏｆｆ状態
又は微小な電流しか流せない。このため、出力端子４３
の基板電位検出信号は、ＭＯＳトランジスタＱｐ４７の
ドレイン電流１ｄｐ４７によって基板電位発生器１を動
作させるに十分な高い電位となる。

従って、基板電位４４が上記の設定電位未満に降下した
ときには、出力端子４３から出力される低電位の基板電
位検出信号により基板電位発生器１の動作を停止させる
一方、基板電位４４が設定電位以上に上昇したときには
、出力端子４３の高電位の基板電位検出信号により基板
電位発生器１を動作させることによって基板電位４４を
設定電位に保つことができる。

（発明が解決しようとする課題）しかしながら、上記のような従来の構成では、外部電源
電位Ｖｃｃ４５の変動によって基板電位４４を設定電位
に保持できないことが判った。つまり、外部電源電位Ｖ
ｃｃ４５が上昇したときには、ＭＯＳトランジスタＱｐ
４７のゲート電位が一定電位（接地電位Ｖｓｓ４６）な
のでＭＯ３＋−ランジスタＱｐ４７のゲート、ソース間
電圧が増太し、そのドレイン電流１ｄｐ４７が増加する
。

このため、基板電位４４が設定電位未満に引き下げられ
ても、前記ＭＯ８トランジスタＱｐ４７のドレイン電位
である出力端子４３の基板電位検出信号の電位が上昇し
たままになって、基板電位発生器１の動作を停止させる
まで降下しなくなるので、基板電位４４が設定電位以下
に大きく低下し過ぎるという誤動作が生じる。また、前
記とは逆に外部電源電位Ｖｃｃが、降下したときには、
ＭＯＳトランジスタＱｐ４７のゲート、ソース間電圧が
低下してそのドレイン電流１ｄｐ４７が減少するため、
基板電位４４が設定電圧以下に引き下げられる前に、Ｍ
ＯＳトランジスタＱｐ４７のドレイン電位である出力端
子４３の基板電位検出信号の電位が大きく降下してしま
うので、基板電位４４が設定電位以上の良好でない状態
でも基板電位発生器１の動作が停止してしまうという誤
動作を引き起こす恐れがあるという問題点を有していた
。

本発明は斯かる点に鑑みてなされたものであり、その目
的は、外部電源電圧の変動があっても、基板電位発生器
から発生する基板電位を良好に設定電位に保持できる半
導体装置を提供することにある。

（課題を解決するための手段）前記の目的を達成するため、本発明では、外部電源電圧
Ｖｃｃの依存性の小さい内部電圧を内部回路で発生させ
、この内部電圧と実際の基板電位とに基いて基板電位検
出信号を発生させることにより、この基板電位検出信号
を外部電源電圧ＶｃＣに対する依存性の小さいものとし
て、この基板電位検出信号で基板電位検出器の動作を制
御することとする。

つまり、本発明の具体的な解決手段は、半導体装置とし
て、基板電位を発生する基板電位発生器と、少なくとも
ＤＲＡＭの動作電圧内で外部電源電圧の依存性の少ない
内部電圧を発生させる内部電圧発生器と、該内部電圧発
生器により発生させた内部電圧と実際の基板電位とに基
いて前記基板電位発生器により発生した基板電位が設定
電位の上か下かを検出する基板電位検出器とを設ける構
成としている。

（作用）本発明は前記した構成により、内部電圧発生器からは外
部電源電圧の依存性が少ない内部電圧が発生し、この内
部電圧と実際の基板電位とに基いて基板電位検出器が作
動する。その結果、外部電源電圧が変動しても、実際の
基板電位が設定電位未満のときには、基板電位検出器か
ら必ず低電位の基板電位検出信号が出力され、逆に実際
の基板電位が設定電位以上のときには、必ず高電位の基
板電位検出信号が出力されるので、この外部電源電圧に
対する依存性の小さい基板電位検出信号によって基板電
位発生器の動作が制御されると、基板電位が設定電位未
満のときには必ず電位発生器の動作が停止して、外部電
源電圧Ｖｃｃの変動に拘らず基板電位が設定電位に保持
されることになる。

（実施例）以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明の第１の実施例における半導体装置のブ
ロック回路図である。同図において、Ｑｐ１１〜Ｑｐ１
７はＰ形のＭｏｓトランジスタ、Ｑｎ１１〜Ｑｎ１７は
Ｎ形のＭｏｓトランジスタ、１５は外部電源電圧Ｖｃｃ
、１６は接地電位Ｖｓｓ１１１は内部電圧、１２は基準
電圧、１３は基板電位検出信号、１４は基板電位、１１
１．１１２．１２１，１２２，１３１は接点である。

また、２は外部電源電圧Ｖｃｃ１５の依存性の少ない内
部電圧１１を発生させるための内部電圧発生器であって
、この内部電圧発生器２は、内部素子を動作させる電圧
を発生するために用いる内部降圧器より成る。この内部
降圧器２は基準電圧発生器３と供給器４とから構成され
ている。先ず、基準電圧発生器３の動作について説明す
るに、該基準電圧発生器３は、２個のトランジスタＱｐ
１１とＱｎ　１１．及び２個のトランジスタＱｐ１２と
Ｑｎ１２とが各々直列に接続されており、この両者は外
部電源電圧Ｖｃｃ１５に対して互いに並列に接続されて
いるとともに、ＭＯＳトランジスタＱｐ１２のソース、
ドレイン間にはトランジスタＱｐ１３のダイオードが接
続された構成になっている。

前記トランジスタＱｐＨ〜Ｑｐ１３及びトランジスタＱ
ｎｌｌ〜Ｑｎ１２は全て飽和領域で動作させる。

この基準電圧発生器３では、基準電位１２．つまり接点
１１２の電位が外部電源電圧Ｖｃｃ１５に対して依存性
が小さいように構成されている。

以下、この構成を具体的に説明する。接点１１２の電位
をほぼ一定とすると、トランジスタＱｎ１１はそのゲー
ト電位が前記の接点１１２の電位で一定電位であるので
飽和領域で動作し、且つそのソース電位が接地電位Ｖｓ
ｓ１６であってそのゲート　ソース間電圧がほぼ一定で
あるために、そのドレイン電流１ｄｎｌｌはほぼ一定で
ある。また、トランジスタＱｐＨとＱｎｌｌとの両ドレ
イン電流１ｄｐＨ，Ｉｄｎｌｌが相等しいときのトラン
ジスタＱｐ１１のドレイン電位及びゲート電位が定常状
態における接点１１１の電位である。従って、定常状態
におけるトランジスタＱｐ１１のドレイン電流１ｄｐＨ
はぼ一定である。

一方、このトランジスタＱｐＨのドレイン電流ＩｄｐＨ
は、その飽和領域での動作によりそのゲート、ソース間
電圧でほぼ決定されるので、このドレイン電流ＩｄｐＨ
が前記のようにほぼ一定であると、そのゲート、ソース
間電圧もほぼ一定である。以上のことから、トランジス
タＱｐＨのゲート、ソース間電圧である接点１１１と外
部電源電圧Ｖｃｃ１５との間の電位差はほぼ一定である
。

また、トランジスタＱｐｌ’２のゲート、ソース間電圧
は、前記のように接点１１１と外部電源電圧Ｖｃｃ１５
との間の電位差であってほぼ一定であるので、このトラ
ンジスタＱｐ１２のドレイン電流Ｉｄｐ１２はその飽和
領域での動作によりはぼ一定である。更に、トランジス
タＱｐ１２とＱｎ１２の両ドレイン電流１ｄｐ１２．Ｉ
ｄｎ１．２が互いに等しいときのトランジスタＱｎ１２
のドレイン電位及びゲート電位が定常状態における接点
１１２の電位（つまり基準電位１２）である。

従って、定常状態におけるトランジスタＱｎ１２のドレ
イン電流Ｉｄｎ１２はほぼ一定である。−方、このトラ
ンジスタＱｎ１２のドレイン電流Ｉｄｎ１２は、その飽
和領域での動作によりそのゲート、ソース間電圧でほぼ
決定されるので、このドレイン電流１ｄｎ１２が前記の
ようにほぼ一定であると、そのゲート　ソース間電圧も
ほぼ一定である。以上のことから、このトランジスタＱ
ｎ１２のゲート、ソース間電圧である接点１１２と接地
電位Ｖｓｓ１６との間の電位差はほぼ一定である。

以上説明したように、基準電圧発生器３は前記のような
構成のフィードバック回路になっているので、接点１１
１の電位は外部電源電圧ｖｃｃ１５よりも所定電位だけ
低い一定電圧になると共に、接点１１２の電位は接地電
位Ｖｓ　ｓ　１６よりも所定電位だけ高い一定電位の基
準電位になることが判る。

本発明の半導体装置では、外部電源電圧Ｖｃｃ１５の依
存性の少ない電圧として、基準電位１２゜つまり接地電
位Ｖｓ　ｓ　１６よりも一定電位だけ高い電位である接
点１１２の電位を用いる。

次に、供給器４の動作について説明する。この供給器４
は、２個のｐ型のＭＯＳトランジスタＱｐ１４．Ｑｐ１
５と、３個のｎ型のＭＯＳトランジスタＱｎ１３〜Ｑｎ
１５とにより構成される差動増幅器５と、１個のｐ型Ｍ
Ｏ８トランジスタＱｐ１６より構成される出力回路部６
とから成っている。

前記差動増幅器５から説明すると、２個のＭＯＳトラン
ジスタＱｐ１４．Ｑｐ１５は、互いにソース、ドレイン
をそれぞれ共通の電位とした構成になっている。従って
、この両トランジスタＱｐ１．４．Ｑｐ１５のドレイン
電流ｒｄｐ１４．Ｉｄｐ１．５は互いに等しくカレント
ミラーになってぃる。また、ＭＯＳトランジスタＱｎ１
３のゲート電位は、前記した外部電源電圧Ｖｃｃ１５に
対して依存性の少ない基準電位１２になっており、方、
ＭＯＳトランジスタＱｎ１４のゲート電位は、内部素子
を動作させるための内部電圧１１になっている。この内
部電圧１１は、少なくともＤＲＡＭの動作電圧内の電圧
値に設定される。そして、基準電圧１２と内部電圧１１
との比較により、接点１２１の電位、つまりＭＯＳトラ
ンジスタＱｐ１６のゲート電位を変化させる構成として
、出力回路部６からの出力電流を制御する回路方式とな
っている。

前記の供給器４の動作について、基準電圧１２と内部電
圧１１とが等しいときと比較して説明する。先ず、内部
電圧１１（ＭＯＳトランジスタＱｎ１４のゲート電位）
が基準電圧１２（ＭＯＳトランジスタＱｎ１３のゲート
電位）よりも低い場合には、ＭＯＳトランジスタＱｎ　
１４のドレイン電流１ｄｎ１４が減少するので、ＭＯＳ
トランジスタＱｐ１５のドレイン電位及び接点１２２の
電位（つまり、ＭＯＳトランジスタＱｐ１４．Ｑｐ１５
のゲート電位）が上昇する。このため、ＭＯＳトランジ
スタＱｐ　１４のゲート、ソース間電圧が降下し、その
ドレイン電流１ｄｐ１４が減少するので、ＭＯＳトラン
ジスタＱｐ１４及びＭＯＳトランジスタＱ　ｎ　１．３
のドレイン電位、つまり接点１２１の電位が降下する。

その結果、この接点１２１の電位であるＭＯＳトランジ
スタＱｐ１６のゲート電位の降下により、そのゲート、
ソース間電圧か増大し、そのドレイン電流１ｄｎ１６が
増加することになる。

これに対し、内部電圧１１が基準電圧１２よりも高い場
合には、前記とは逆にＭＯＳトランジスタＱｎ１４のド
レイン電流１ｄｎ１４が増加して、接点１２２の電位が
降下するので、ＭＯ８＋−ランジスタＱ　ｐ　１．４の
ゲート、ソース間電圧が増大し、そのドレイン電流Ｉｄ
ｐ１４が増加する。そのため、接点１２１の電位が上昇
するので、ＭＯＳトランジスタＱｐ１６のゲート、ソー
ス間電圧か減少し、そのドレイン電流１ｄｎ１６が減少
する。

特に、内部電圧１１が予め設定した設定電圧に達したと
きには、接点１２１の電位がＭＯＳトランジスタＱｐ１
６をｏｆｆ動作させるまで上昇し、その設定電圧を越え
る上昇を阻止するので、内部電圧１１をその設定電圧に
保つことができる。

ここに、供給器４は、前記のような外部電源電圧Ｖｃｃ
１５の依存性の小さい基準電圧１２と比較して内部電圧
１１を発生しているので、この内部電圧１１を外部電源
電圧Ｖｃｃ１５の変動に対して依存性の小さい所定の設
定電圧に保つことができる。

そして、前記の内部降圧器２の供給器４にて内部降圧し
た内部電圧１１によって内部素子を動作させると共に、
この内部電圧１１てもってメモリセルフにＨＩＧＨを書
き込む。このようにするのは、１６ＭＤＲＡＭの出現以
降、半導体装置の内部素子のサイズが小さくなるに経れ
て、外部電源電圧が高すぎて内部素子耐圧の信頼性が確
保できなかったり、消費電力の低減化が図れなくなる場
合があるからであり、またスピードの観点から、外部電
源電圧を降圧した内部電圧で行う方式を採ることが望ま
しいからである。

さらに、第１図において、８は基板電位１４を発生する
基板電位発生器、９は前記の基板電位発生器８により発
生する基板電位１４が設定電位か否かを検出する基板電
位検出器である。

前記の基板電位検出器９は、ｐ型ＭＯＳトランジスタＱ
　ｐ　］、　７と、ｎ型ＭＯ８トランジスタＱｎ］６と
、ゲート、ドレイン間を短絡したｎ型ＭＯＳトランジス
タＱｎ１７との３個を直列に接続して成り、トランジス
タＱｐ１７．Ｑｎ１６の両ゲートは接地電位Ｖｓ　ｓ　
１６に接続されていると共に、トランジスタＱｐ１７の
ソース電位は前記供給器４の出力回路部６からの外部電
源電圧Ｖｃｃ１５に対する依存性の小さい内部電圧１１
とされ、トランジスタＱｎ１７のソース電位は基板電位
１４とされている。

前記の基板電位検出器９の動作について説明する。先ず
、ＭＯＳトランジスタＱｐ１７は、前述のようにゲート
電位が接地電位Ｖｓ　ｓ　１６であり、ソース電位が内
部電圧１１てあって、そのゲート。

ソース間電圧はそのスレッシュホールド電圧より低い電
位の一定電圧であるので、外部電源電圧Ｖｃｃ１５に依
存しない常にほぼ一定値のドレイン電流１ｄｐ１７が流
れている。

いま、基板電位１４が接地電位Ｖ　ｓ　ｓ　］、　６よ
り低い設定電位未満に引き下げられたとすると、トラン
ジスタＱｎ１７はｏｎ状態になると共に、このｏｎ状態
により接点１３１の電位（つまりＭＯＳトランジスタＱ
ｎ１６のソース電位）がこのＭＯＳトランジスタＱｎ１
６のスレッシュホールド電圧より高い電圧以上引き下げ
られるので、このトランジスタＱｎ１６もｏｎ状態にな
る。その結果、３個のトランジスタのｏｎ状態によりＭ
ＯＳトランジスタＱｐ１７及びＱｎ１６のドレイン電位
、つまり基板電位検出信号１３は、基板電位発生器８の
動作を停止させるのに十分な低い値の電位となる。ここ
に、ＭＯＳトランジスタＱｐ１７゜Ｑｎ１６．Ｑｎ１７
の各々のドレイン電流は、外部電源電圧Ｖｃｃ１５に依
存せずほぼ一定値であるので、基板電位検出信号コ−３
は外部電源電圧Ｖｃｃ１５の変動に対して依存性の小さ
い信号となる。

これに対し、基板電位１４が上記の設定電位以上高い電
位に浮き上がったときには、ＭＯ８Ｉ−ランジスタＱｎ
１７によって接点１３１の電位を弓き下げる程度が小さ
くなるために、ＭＯＳトランジスタＱｎ１６のゲート、
ソース間電圧はそのスレッシュホールド電圧よりも低い
電圧又は僅かに高い電圧に留まるので、該ＭＯ８トラン
ジスタＱｎ　］、　６はｏｆｆ状態又は微小な電流しか
流せない。

このため、ＭＯＳトランジスタＱｐ１７及びＱｎ１６の
ドレイン電位である基板電位検出信号１３は、はぼ一定
値（ＭＯＳトランジスタＱｐ１７の外部電源電圧Ｖｃｃ
１５に依存しない）ドレイン電流Ｉｄｐ４７によって基
板電位発生器１を動作させるのに十分な高い一定電位と
なる。

以上の説明から、基板電位検出器９は、内部降圧器２の
供給器４から発生させた外部電源電圧Ｖｃｃ１５に対す
る依存性の小さい内部電圧１１と実際の基板電位１４と
に基いて、外部電源電圧Ｖｃｃ１５の変動に拘らず＼実
際の基板電位１４が設定電位未満のときには必ず低電位
の基板電位検出信号を出力し、実際の基板電位１４が設
定電位以上のときには必ず高電位の基板電位検出信号を
出力することにより、前記基板電位発生器８により発生
する基板電位］４が設定電位か否かを検出する。そして
、この構成により、外部電源電圧Ｖｃｃ１５に対する少
ない依存性でもって基板電位発生器８の動作を制御する
ことができる。

よって、基板電位発生器８の動作の外部電源電圧Ｖｃｃ
１５に対する依存性を小さいものにできるので、この基
板電位発生器８により発生する基板電位１４を外部電源
電圧Ｖｃｃ１５の変動に拘らず設定電位に保つことがで
きる。

（実施例２）次に、本発明の第２の実施例を説明する。第２図に示す
半導体装置のブロック回路図において、Ｑｐ２０〜Ｑｐ
２９はＰ形のＭＯＳトランジスタ、Ｑｎ２０−Ｑｎ２９
はＮ形のＭＯＳトランジスタ、２５は電源電位Ｖｃｃ、
２６は接地電位Ｖｓ　ｓ。

２７は内部電圧ａ１２１は内部電圧ｂ１２２は基準電圧
、２３は基板電位検出信号、２４は基板電位である。ま
た、２１１．２１２．２２１，２２２．２４１は各々接
点である。

第２図の内部降圧器２−は、基準電圧発生器３′と供給
器４′とから成る。先ず、基準電圧発生器３−の動作に
ついては前記の第１実施例で説明した通りである。つま
り、基準電圧発生器３′は、トランジスタＱｐ２］とＱ
ｎ２１、及びトランジスタＱｐ２２とＱｎ２２とが各々
直列に接続されており、外部電源電圧Ｖｃｃ２５に対し
互いに並列の関係にある。更にトランジスタＱｐ２２の
ソース、ドレイン間にはトランジスタＱｐ２３のダイオ
ードが接続された構成になっている。

従って、基準電圧発生器３′は前記第１の実施例の基準
電圧発生器３と同様な構成のフィードバック回路になっ
ているので、接点２１１は外部電源電圧Ｖｃｃ２５より
所定電位だけ低い電圧を出力し、接点２１２は接地電位
Ｖｓ　ｓ　２６よりも所定電位だけ高い基準電圧２２を
出力する。

本実施例の半導体装置では、基準電圧として接点２１２
の電位、つまり接地電位Ｖ　ｓ　ｓ　２６よりも所定電
位だけ高く且つ外部電源電位Ｖｃｃ２５の依存性の少な
い電位２２を用いる。

供給器４−の動作についても第１実施例で述べた通りで
ある。つまり供給器４−は、２個のｐ型のＭＯＳトラン
ジスタＱｐ２４．Ｑｐ２５と、３個のｎ型のＭＯＳトラ
ンジスタＱｎ２３〜Ｑｎ２５とにより構成される差動増
幅器５−と、１個のｐ型ＭＯ３トランジスタＱｐ２６よ
り構成される出力回路部６′とから成る。

前記差動増幅器５′の２個のＭＯＳトランジスタＱｐ２
４．Ｑｐ２５は、互いにソース、ドレインをそれぞれ共
通の電位とした構成になっているので、この両トランジ
スタＱｐ２４．Ｑｐ２５のドレイン電流Ｉｄｐ２４．Ｉ
ｄｐ２５は互いに等しくカレントミラーになっている。

また、ＭＯＳトランジスタＱｎ２３のゲート電位は、前
記した外部電源電圧Ｖｃｃ２５の依存性の少ない基準電
位２２になっている一方、ＭＯＳトランジスタＱｎ２４
のゲート電位は内部電圧２７になっている。

そして、基準電圧２２と内部電圧２７との比較により、
ＭＯＳトランジスタＱｐ２６のゲート電位である接点２
２１の電位を変化させる構成として、出力回路部６′か
らの出力電流を制御する回路方式になっている。

従って、供給器４′は前記第１の実施例の供給器４と同
様な構成のフィードバック回路になっているので、第１
の実施例で説明した通り、ＭＯＳトランジスタＱｎ２４
のゲート電位（内部電圧２７）がＭＯＳトランジスタＱ
ｎ２３のゲート電位（基準電位２２）よりも低い場合に
は、ＭＯＳトランジスタＱｐ２６のドレイン電流１　ｄ
ｎ２６が増加し、一方、逆に内部電圧２７が基準電圧２
２よりも高い場合には、ＭＯＳトランジスタＱｐ２６の
ドレイン電流１ｄｎ２６が減少する。特に、内部電圧２
７が予め設定した設定電圧に達したときには、接点２２
１の電位（ＭＯＳトランジスタＱｐ２４及びＱｎ２３の
ドレイン電位）がＭＯ８トランジスタＱｐ２６をｏｆｆ
動作させるまで上昇し、その設定電圧を越える上昇を阻
止するので、内部電圧２７を設定電圧に保つことができ
る。

ここに、供給器４−は、外部電源電圧Ｖｃｃ２５の依存
性の小さい基準電圧２２に基いて内部電圧２７を発生し
ているので、この内部電圧２７を外部電源電圧Ｖｃｃ２
５に対して依存性の小さい所定の設定電圧に保つことが
できる。

更に、第２図に示す他の供給器４°“は、前記の供給器
４−と同様に、２個のｐ型のＭＯＳトランジスタＱｐ２
８．Ｑｐ２９と、３個のｎ型のＭＯＳトランジスタＱｎ
２０、Ｑｎ２８、Ｑｎ２９とにより構成される差動増幅
器５°°と、１個のｐ型ＭＯ３Ｉ−ランジスタＱｐ２０
より構成される出力回路部６°°とから成る。

前記差動増幅器５°°の２個のＭＯＳトランジスタＱｐ
２８．Ｑｐ２９は互いにソース、ドレインをそれぞれ共
通の電位とした構成になっているので、その両ドレイン
電流Ｉｄｐ２８．Ｉｄｐ２９は等しくカレントミラーに
なっている。また、Ｍ０ＳトランジスタＱｎ２８のゲー
ト電位は、前記した外部電源電圧Ｖｃｃ２５の依存性の
少ない基準電圧２２になっている一方、ＭＯＳトランジ
スタＱｎ２９のゲート電位は内部電圧２１（基板電位検
出器９′への出力電圧）になっている。そして、基準電
圧２２と内部電圧２１との比較により、ＭＯＳトランジ
スタＱｐ２０のゲート電位である接点２４１の電位を変
化させる構成として、出力回路部６°°からの出力電流
を制御する回路方式になっている。

従って、供給器４°°は前記の供給器４′と同様な構成
のフィードバック回路になっているので、ＭＯＳトラン
ジスタＱｎ２９のゲート電位（内部電圧２］）がＭＯＳ
トランジスタＱｎ２８のゲート電位（基準電圧２２）よ
りも低い場合には、ＭＯＳトランジスタＱｐ２０のドレ
イン電流Ｉｄｐ２０が増加する一方、内部電圧２１が基
準電圧２２よりも高い場合には、ＭＯＳトランジスタＱ
ｐ２０のドレイン電流Ｉｄｐ２０が減少する。特に、内
部電圧２１が予め設定した設定電圧に達したときには、
接点２４１の電位がＭＯＳトランジスタＱｐ２０をｏｆ
ｆ動作させるまで上昇し、その設定電圧を越える上昇を
阻止するので、内部電圧２１（基板電位検出器９−への
出力電位）を設定電圧に保つことができる。

よって、外部電源電圧Ｖｃｃ２５の依存性の小さい基準
電圧２２に基いて内部電圧２１を発生させるので、この
内部電圧２１（基板電位検出器９への出力電圧）を外部
電源電圧Ｖｃｃ２５の依存性の小さい電圧にできる。

そして、前記した最初の供給器４′により発生させた内
部電圧２７によって内部素子を動作させると共にメモリ
セルフにＨＩＧＨを書き込む。

加えて、第２図の基板電位検出器９−の構成についても
、前記の第１実施例の基板電位検出器９と同様である。

つまり、該基板電位検出器９′は、ｐ型ＭＯＳトランジ
スタＱｐ２７と、ｎ型ＭＯＳトランジスタＱｎ２６と、
ゲート、ドレイン間を短絡したｎ型ＭＯＳトランジスタ
Ｑｎ２７との３個を直列に接続して成り、トランジスタ
Ｑｐ２７゜Ｑｎ２６の両ゲートは接地電位Ｖｓ　ｓ　２
６に接続されていると共に、トランジスタＱｐ２７のソ
ス電位は前記供給器４゛から発生させた内部電位２１と
され、トランジスタＱｎ２７のソース電位は基板電位２
４とされている。

従って、本基板電位検出器９′は前記第１の実施例と同
様の回路構成であるので、前述の通り、基板電位２４が
接地電位Ｖｓｓ２６より低い設定電位未満に引き下げら
れたときには、３個のトランジスタは全てｏｎ状態にあ
って、その各々のドレイン電流が外部電源電圧Ｖｃｃ２
５に依存せずほぼ一定値であるので、出力端子の基板電
位検出信号２３（つまり、ＭＯＳトランジスタＱｐ２７
及びＱｎ２６のドレイン電位）は、外部電源電圧Ｖｃｃ
２５に対する依存性の小さい信号となる。

一方、基板電位２４が設定電位以上に高い電位に浮き上
がったときには、基板電位検出信号２３は、外部電源電
圧Ｖｃｃ２５に依存しないほぼ一定値の高い電位となる
。よって、基板電位検出器９−は、外部電源電圧Ｖｃｃ
２５の変動に無関係な電圧の基板電位検出信号２３を出
力する。

以上の説明から、供給器４′から発生させるＨＩＧＨ書
込み用の内部電圧２７とは別に、他の供給器４″により
外部電源電圧Ｖｃｃ２５の依存性の小さい内部電圧２１
を発生させ、この内部電圧２１に基いて基板電位検出器
９′から外部電源電圧Ｖｃｃ２５の変動にほとんど影響
を受けない基板電位検出信号を出力して基板電位発生器
８を制御するので、基板電位２４を外部電源電圧Ｖｃｃ
２５の変動とはほとんど無関係に設定電圧に保持するこ
とができる。しかも、読み出し及び書き込み時において
、内部素子を動作させる時に供給器４−の内部電圧２７
にたとえ変動があっても、基板電位検出器９″に出力す
る内部電圧２１には変動がないので、基板電位検出信号
の変動もなく、基板電位を設定電位に確実に保持するこ
とができる。

（実施例３）続いて、請求項（４）に記載の発明の実施例を第３図に
基いて説明する。本実施例は、前記の第１及び第２の各
実施例の内部降圧器２，２′において供給器４，４′を
設けないで、基準電圧発生器自体を内部電圧発生器とし
て、発生させる基準電圧をそのまま外部電源電圧の依存
性の小さい内部電圧として使用したものである。

つまり、同図に示す半導体装置のブロック回路において
、Ｑｐ３１〜Ｑｐ３５．Ｑｐ３７はＰ形のＭＯＳトラン
ジスタ、Ｑｎ３１．Ｑｎ３６及びＱｎ３７はＮ形のＭＯ
Ｓトランジスタ、３５は外部電源電位Ｖｃｃ、３６は接
地電位Ｖｓｓ、３１は内部電圧、３３は基板電位検出信
号、３４は基板電位、３１１は接点である。

同図の内部電圧発生器３パは、ゲート、ドレイン間を短
絡した第１及び第２のＭＯＳトランジスタＱｐ３５．Ｑ
ｐ３１と、第３のＭＯＳトランジスタＱｎ３１とが直列
に接続されて第１の直列体を構成しているとともに、第
４のＭＯＳトランジスタＱｐ３２と、ゲート、ドレイン
間を短絡した第５のＭＯＳトランジスタＱｐ３４とが直
列に接続されて第２の直列体を構成している。この第１
及び第２の直列体は、互いに外部電源電圧Ｖｃｃ３５と
接地電位Ｖｓ　ｓ３６との間に各々並列に接続されてい
る。

さらに、前記第２のＭＯＳトランジスタＱｐ３１のゲー
トは第４のＭＯＳトランジスタＱｐ３２のゲートに短絡
して接続されていると共に、第３のＭＯＳトランジスタ
Ｑｎ３１のゲートは第４のＭＯＳトランジスタＱＴ）３
２のドレインに短絡して接続されている。加えて、前記
第４のＭＯＳトランジスタＱｐ３２のソース、ドレイン
間には、ゲート、ドレイン間を短絡した第６のＭＯＳト
ランジスタＱｐ３Ｂが接続されている。この第６のＭＯ
ＳトランジスタＱｐ３３の接続位置は、第４のＭＯＳト
ランジスタＱｐ３２のソース、ドレイン間に代えて、第
３のＭＯＳトランジスタＱｎ３１のソース、ドレイン間
としてもよい。

前記６個のトランジスタは全て飽和領域で動作させる。

前記の基準電圧発生器３”°では、内部電圧３１の電位
圧外部電源電位Ｖｃｃ３５に対して依存性が小さくなる
ように、第１及び第２実施例の基準電圧発生器３．３′
と同様に構成されている。以下、この構成を具体的に説
明する。内部電圧３１をほぼ一定とすると、トランジス
タＱｎ３１はそのゲート電位が前記の内部電圧３１で一
定電位であるので飽和領域で動作し、且つそのソース電
位が接地電位Ｖｓｓ３６であってゲート、ソース間電圧
がほぼ一定であるためにそのドレイン電流Ｉｄｎ３１は
ほぼ一定である。また、トランジスタＱｐ３１とＱｎ３
１との両ドレイン電流Ｉ　ｄｐ３１、Ｉｄｎ３１が相等
しいときのトランジスタＱｐ３１のドレイン電位及びゲ
ート電位が定常状態における接点３１１の電位である。

従って、定常状態におけるトランジスタＱｐ３１のドレ
イン電流Ｉ　ｄｐ３１はぼ一定である。一方、このトラ
ンジスタＱｐ３１のドレイン電流Ｉ　ｄｐ３１は、その
飽和領域での動作によりそのゲート、ソース間電圧でほ
ぼ決定されるので、このドレイン電流Ｉｄｐ３１が前記
のようにほぼ一定であると、そのゲート、ソース間電圧
もほぼ一定である。以上のことから、トランジスタＱｐ
３１のゲート２　ソース間電圧である接点３１１の電位
と外部電源電圧Ｖｃｃ３５との間の電位差はほぼ一定で
ある。

また、トランジスタＱｐ３２のゲート、ソース間電圧で
ある接点３１１の電位と外部電源電圧Ｖｃｃ３５との間
の電位差は、前記のようにほぼ一定であるので、このト
ランジスタＱｐ３２のドレイン電流Ｉｄｐ３２は、その
飽和領域での動作によりほぼ一定である。更に、トラン
ジスタＱｐ３２とＱｐ３４の両ドレイン電流１ｄｐ３２
．Ｉｄｐ３４が互いに等しいときのトランジスタＱｐ３
４のソース電位が定常状態における内部電圧３１である
。従って、定常状態におけるトランジスタＱｐ３４のド
レイン電流１ｄｐ３４はほぼ一定である。一方、このト
ランジスタＱｐ３４のドレイン電流１ｄｐ３４は、その
飽和領域での動作によりそのゲート、ソース間電圧でほ
ぼ決定されるので、このドレイン電流Ｉｄｐ３４が前記
のようにほぼ一定であると、そのゲート、ソース間電圧
もほぼ一定である。以上のことから、このトランジスタ
Ｑｐ３４のゲート、ソース間電圧である内部電圧３１と
接地電位Ｖｓｓ３６との間の電位差はほぼ一定である。

以上のように基準電圧発生器３°°は、前記のような構
成のフィードバック回路になっているので、接点３１１
の電位は外部電源電圧Ｖｃｃ３５よりも所定電位だけ低
い一定電圧になると共に、内部電位３１は接地電位Ｖｓ
　ｓ　３６よりも所定電位だけ高い一定電圧になること
が判る。

従って、本実施例の半導体装置で使用する内部電圧３１
は、前述のように接地電位Ｖｓｓ３６よりも一定電位だ
け高い電圧で且つ外部電源電位Ｖｃｃ３５の依存性の少
ない電圧となる。

また、第３図の基板電位検出器９°°の構成は、前記の
第１実施例の基板電位検出器９と同様である。つまり、
該基板電位検出器９°°は、ｐ型ＭＯＳトランジスタＱ
ｐ３７と、ｎ型ＭＯ８トランジスタＱｎ３６と、ゲート
、ドレイン間を短絡したｎ型ＭＯ８トランジスタＱｎ３
７との３個を直列に接続して成り、トランジスタＱｐ３
７．Ｑｎ３６の両ゲートは接地電位Ｖｓ　ｓ　３６に接
続されていると共に、トランジスタＱｐ３７のソース電
位は前記基準電圧発生器３゛°により発生させた内部電
圧３１とされ、トランジスタＱｎ３７のソース電位は基
板電位３４とされている。

従って、本実施例の基板電位検出器９゛°は前記第１の
実施例と同様の回路構成であるので、既に説明した通り
、基板電位３４が接地電位Ｖｓｓ３６より低い設定電位
未満に引き下げられたときには、３個のトランジスタは
全てＯｎ状態にあって、その各々のドレイン電流が外部
電源電圧ｖＣＣＢ５に依存せずほぼ一定値であるので、
基板電位検出信号３３（つまり、ＭＯＳトランジスタＱ
ｐ３７及びＱｎ３６のドレイン電位）は、外部電源電圧
Ｖｃｃ３５に対して依存性の小さい信号となる。

一方、基板電位３４が設定電位以上に高い電位に浮き上
がったときには、基板電位検出信号３３は、外部電源電
圧Ｖｃｃ３５に依存しないほぼ一定値の高い電位となる
。よって、基板電位検出器９は、外部電源電圧Ｖｃｃ３
５の変動に無関係な基板電位検出信号３３を出力するの
で、以上の説明から、基板電位検出器９°°は、外部電
源電圧Ｖｃｃ３５に対して依存性の小さい内部電圧３１
と実際の基板電位３４とに基いて、外部電源電圧Ｖｃｃ
３５が変動したとしても、実際の基板電位３４が設定電
位未満のときには必ず低電位の基板電位検出信号を出力
し、逆に実際の基板電位３４が設定電位以上のときには
必ず高電位の基板電位検出信号を出力する。従って、外
部電源電圧Ｖｃｃ３５の変動に対して少ない依存性でも
って基板電位発生器８の動作を制御することができる。

よって、基板電位発生器８の動作を外部電源電圧Ｖｃｃ
３５の依存性の小さいものにできるので、この基板電位
発生器８により発生させる基板電位３４を外部電源電圧
Ｖｃｃ３５の変動に拘らず設定電位に保つことができる
。しかも、第１及び第２実施例の供給器４，４°°によ
る消費電流が生じないので、消費電力を増加させずに済
む利点がある。

以上、各実施例に基いて本発明を説明したが、本発明は
前記の各実施例に限定されず、他に種々の変更が可能で
あることは明かである。

（発明の効果）以上説明したように、本発明の半導体装置によれば、外
部電源電圧の依存性の小さい内部電圧を発生させ、この
内部電圧に基いて基板電位が設定電位か否かを検出する
ようにしたことにより、外部電源電圧が変動しても、そ
の電圧変動の影響をあまり受けないで基板電位発生器の
動作を制御できるので、基板電位を外部電源電圧の変動
に拘らず設定電位に保持できる効果を奏する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す半導体装置の回路
ブロック図、第２図は第２の実施例を示す半導体装置の
回路ブロック図、第３図は第３の実施例を示す半導体装
置の回路ブロック図、第４図は従来の基板電位検出器を
示す電気回路図である。ＱｐＨ，Ｑｐ１２・・・ｐ型ＭＯ８トランジスタ、Ｑｎ
　１１．Ｑｎ　１２−ｎ型ＭＯＳトランジスタ、２．２
′・・・内部降圧器、３．３−．３”・・・基準電圧発
生器、４．４−．４”・・・供給器、５．５′５°′・
・・差動増幅器、６．６−．６°゛・・・出力回路部、
８・・・基板電位発生器、９．９−．９°°・・・基板
電位検出器、１１，２１．３１・・・内部電位、１４，
２４．３４・・・基板電位、１６，２６．３６・・・接
地電位。

Claims

【特許請求の範囲】

（１）基板電位を発生する基板電位発生器と、少なくと
もＤＲＡＭの動作電圧内で外部電源電圧の依存性の少な
い内部電圧を発生させる内部電圧発生器と、該内部電圧
発生器により発生させた内部電圧と実際の基板電位とに
基いて前記基板電位発生器により発生した基板電位が設
定電位の上か下かを検出する基板電位検出器とを備えた
ことを特徴とする半導体装置。
（２）内部電圧発生器は、内部素子動作電圧発生のため
に用いる内部降圧器であることを特徴とする請求項（１
）記載の半導体装置。
（３）内部降圧器は、基準電圧発生器と、該基準電圧発
生器により発生させた基準電圧に基いて内部電圧を発生
させる供給器よりなることを特徴とする請求項（２）記
載の半導体装置。
（４）内部電圧発生器は、ゲート、ドレイン間を短絡し
た第１、第２のＭＯＳトランジスタと第３のＭＯＳトラ
ンジスタとの直列接続からなる第１の直列体と、第４の
ＭＯＳトランジスタとゲート、ドレイン間を短絡した第
５のＭＯＳトランジスタとの直列接続からなる第２の直
列体とを、電源電圧と接地電位間に各々並列に接続し、
前記第２のＭＯＳトランジスタのゲートと前記第４のＭ
ＯＳトランジスタのゲートとの間、及び前記第３のＭＯ
Ｓトランジスタのゲートと前記第４のＭＯＳトランジス
タのドレインとの間を各々短絡し、かつ前記第３のＭＯ
Ｓトランジスタ又は前記第４のＭＯＳトランジスタのソ
ース、ドレイン間に、ゲート、ドレイン間を短絡した第
６のＭＯＳトランジスタを接続した構成よりなることを
特徴とする請求項（１）記載の半導体装置。