KR950008447B1

KR950008447B1 - 기판전위 발생회로

Info

Publication number: KR950008447B1
Application number: KR1019910009202A
Authority: KR
Inventors: 아끼노리 시바야마; 토시오 야마다
Original assignee: 마쯔시다덴기산교 가부시기가이샤; 다니이 아끼오
Priority date: 1990-06-04
Filing date: 1991-06-04
Publication date: 1995-07-31
Also published as: KR920001855A; JPH0438791A; JP2682725B2

Abstract

내용 없음.

Description

기판전위 발생회로

제1도는 본 발명의 실시예에 의한 기판전위검출기(A)의 회로도.

제2도는 상기 실시예에 의한 상기 기판전위검출기의 동작특성을 나타내는 그래프.

제3도는 상기 실시예에 의한 기판전위발생회로의 동작특성을 나타내는 그래프.

제4도는 본 발명의 실시예에 의한 기판전위발생회로의 블록도.

제5도는 본 발명의 실시예에 의한 내부기판전위발생기의 회로도.

제6도는 본 발명의 실시예에 의한 기판전위검출기(8)의 회로도.

제7도는 종래의 기판전위발생회로의 블록도.

제8도(a)는 제7도에 도시된 기판전위검출기의 회로도.

제8도(b)는 제8도(a)에 도시된 기판전위검출기의 동작특성을 나타내는 그래프.

제9도는 본 발명의 실시예에 의한 기판전위공급기의 회로도.

제10도는 상기 실시예에 의한 기판전위공급기의 동작특성을 나타내는 그래프.

제11도는 본 발명의 실시예에 의한 기판전위검출기의 제어신호 발생기의 회로도.

* 도면의 주요 부분에 대한 부호의 설명

Qp : P형 MOS 트랜지스터 Qn : N형 MOS 트랜지스터

C : 커패시터 Inv : 인버어터회로

Nand : 낸드회로

본 발명은 반도체집척회로에 사용하는 기판전위발생회로에 관한것으로서, 특히 기판전위공급기의 동작을 제어하는 제어신호발생기에 관한 것이다.

기판전위발생회로는, 외부로부터 공급되는 전원전압의 극성과 반대되는 극성을 가진 소정의 전압을 발생하여 반도체집적회로의 기판에 상기 소정의 전압을 인가하는 전압공급전원으로서 사용된다. 이와 같은 종래의 기판전위발생회로는, 제7도에 도시한 바와 같이, 기준전위(제 1 전원전위)와 기판전위를 수신하는 기판전위검출기와, 이 기판전위검출기의 출력신호인 기판전위검출신호에 의해 제어되는 기판전위를 공급하는 기판전위공급기로 구성되어 있다.

이상과 같이 구성된 종래의 기판전위발생회로의 동작에 대해서 설명한다. 먼저, 기판전위검출기의 동작에 대해서 설명한다. 제 8 도(a)는 종래의 기판전위검출기의 회로도이며, 제8도(b)는 종래의 기판전위검출기의 특성을 표시한 그래프이다. 제8도에 있어서, 기판전위검출기는, P형 MOS 트랜지스터(Qp 81)와, N형 MOS 트랜지스터(Qn 81)와, 게이트, 드레인간을 단락한 N형 MOS 트랜지스터(Qn 82)를 직렬로 접속해서 이루어지고, MOS 트랜지스터(Qp 81),(Qn 81)의 양 게이트는 접지전위 VSS(82)에 접속되어 있는 동시에, MOS 트랜지스터(Qp 81)의 소오스전위는 제1전원전위(84)로 되고, 트랜지스터(Qn 82)의 소오스전위는 기판전위 VBB(83)로 되어있다.

상기의 기판전위검출기의 동작에 대해서 설명한다. 먼저, MOS 트랜지스터(Qp 81)는, 상기한 바와 같이 게이트전위가 접지전위 VSS이며, 소오스전위가 제 1전원전위(84)로서, 게이트와 소오스사이의 전압은 MOS 트랜지스터(Qp 81)의 임계전압보다 낮은 전위이므로, 드레인전류(Idp 81)가 흐르고 있다. 이제 기판전위 VBB(83)가 접지전위 VSS(82)보다 낮은 설정전위보다 낮게되면, 트랜지스터(Qn 82)는 on 상태가 되는 동시에, 이와 같은 on 상태에 의해 접속점(76)의 전위(즉 MOS 트랜지스터(Qn 81)의 소오스전위)가 상기 MOS 트랜지스터(Qn 81)의 임계전압보다 낮게 되므로, 상기 트랜지스터(Qn 81)도 on 상태로 된다. 그 결과, 3개의 트랜지스터(Qp 81), (Qn 81), (Qn 82)의 on 상태에 의해 MOS 트랜지스터(Qp 81), (Qn 81)의 드레인전위, 즉 기판전위검출신호(85)는 기판전위공급기의 동작을 정지시키기 위하여 충분히 낮은 전위로 된다.

이에 대하여, 기판전위(83)가 상기의 설정전위보다 높은 전위로 되면, MOS 트랜지스터(Qn 82)에 의해 그 드레인전위를 하강시키는 전위차가 작아지기 때문에, MOS 트랜지스터(Qn 81)의 게이트와 소오스사이의 전압은 임계전압보다 낮은 전압 또는 약간 높은 전압으로 유지되고, 이 MOS 트랜지스터(Qn 8l)는 off상태로 되거나 미소한 전류밖에 흐를 수 없다. 이 때문에 0 또는 미소한 전류인 MOS 트랜지스터(Qn 81)의 드레인전류(Idn 8l)와, MOS 트랜지스터(Qp 81)의 드레인전류(Idp 81)가 등가로 될때까지 양 MOS 트랜지스터(Qp 81),(Qn 8l)의 드레인전압인 기판전위검출신호(85)가 높아지기 때문에, 이 기판전위검출신호(85)는 제1전원전위 또는 제1전원전위보다 약간 낮고, 또한 기판전위공급기를 동작시키기에 충분히 높은전위가 된다.

이상의 설명으로부터, 기판전위검출기는 제1전원전위와 상기 기판전위공급기에 의해 발생된 기판전위VBB에 의거해서, 실제의 기판전위 VBB(82)가 설정전위 이하일때는, 기판전위공급기의 동작을 정지시키도록 저전위의 기판전위검출신호(85)를 출력하고, 실제의 기판전위(83)가 설정전위 이상일때는, 기판전위공급기를 동작시키도록 고전위의 기판전위검출신호를 출력함으로써, 기판전위(83)가 설정전위에 도달하고 있는지의 여부를 검출한다.

또, 기판전위공급기는 상기 기판전위검출신호에 의해서 제어되고 있으나, 기판전위검출신호가 고레벨일때는, 기판전위가 기판에 전하를 공급하는 트랜지스터의 임계전압보다 전원전압만큼 낮은 전압으로 될때까지, 기판에 대해서 부전하를 공급하고, 기판전위검출신호가 저레벨일때는, 기판전위공급기의 동작을 정지함으로써, 기판에 대해서 부전하를 공급하는 것을 정지할 수 있고, 따라서 기판전위가 보다 낮아지는 것을 방지한다.

이상의 설명에 의해, 종대의 기판전위발생회로는, 기판전위검출기에 있어 제1전원전위와 기판전위 VBB에 의거해서, 기판전위VBB가 설정전위이상일때는, 고전위의 기판전위검출신호를 출력함으로써, 기판전위공급기를 동작시키고, 고전위의 기판전위검출신호가 출력되고 있는 동안 기판전위 VBB는 하강한다. 또 기판전위 VBB가 설정전위이하로 하강한 후, 저전위의 기판전위검출신호를 출력하고, 기판전위공급기의 동작을 정지하여, 기판전위 VBB를 설정전위와 등가로 할 수 있다. 다시 기판전위 VBB가 설정전위보다 상승하게 되면, 고전위의 기판전위검출신호를 출력하여, 기판전위공급기를 동작시키고, 기판전위 VBB를 설정전위까지 하강한다. 이과정을 반복함으로써, 기판전위 VBB를 설정전위로 형성할 수 있다.

그러나, 상기와 같은 구성에서는, 상기 기판전위공급기의 동작을 제어하고 있는 상기 기판전위검출신호를, 기판전위 VBB의 어느 한점의 설정전위에 의거해서 결정하고 있었기 때문에, 기판전위 VBB가 설정전위부근에서는, 기판전위 VBB가 설정전위보다 하강하면 기판전위공급기의 동작을 멈추고, 기판전위 VBB가 상기 설정전위보다 상승하면 기판전위공급기의 동작을 개시하게 된다. 따라서 기판전위 VBB의 일점의 설정전위의 상하에서 기판전위공급기를 동작시키거나 정지시키는 반복횟수가 많아지므로, 신호선 및 트랜지스터등의 용량의 충방전 전류가 수반된다. 따라서, 기판전위공급기의 소비전류를 감소해도, 소비전류가 증대한다는 문제점을 가지고 있었다.

본 발명의 목적은, 상기 문제점에 비추어, 상기 기판전위공급기의 동작과 정지를 필요이상으로 반복하는일없이, 소비전류의 증대를 방지할 수 있는 기판전위발생기를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 제1측면에 따른 기판전위발생회로는, (a) 기준전위와, 기판의 수신된 기판전위에 응답하여 변경하는 제1,제2상태를 가지는 기판전위검출신호를 발생하고, 상기 기판전위검출신호는, 기판전위가 소정의 낮은쪽의 설정전위로 하강할때마다 제2상태로 되고, 상기 기판전위가 소정의 낮은쪽의 설정전위보다 높은 소정의 높은쪽의 설정전위로 상승할때마다 제1상태로 되는 기판전위검출기와, (b) 동작시에 기판에 전하를 공급하고 기판전위검출기로부터 수신된 기판전위검출신호에 따라서 동작되고, 상기 기판전위검출신호가 제 2 상태일때에는 기판전위를 상승시키기 위해 비동작상태로 되고, 상기 기판전위검출신호가 제1상태일때에는 기판전위를 하강시키기 위해 동작상태로 되는 기판전위공급기를 포함한 것을 특징으로 한다.

본 발명은 상기 구성에 의해 상기 기판전위검출기는 VBB에 대한 일점에서 설정된 설정전위에 의해 상기기판전위검출신호를 결정하지 않는다. 이와 반대로, 기판전위발생회로는 기판전위 VBB에 대한 히스테리시스특성을 가지고 있다. 즉, 기판전위공급기가 동작하고 있을때나 기판전위 VBB에 부전하를 주입하고 있을때 보다 기판전위공급기의 동작이 정지하고 있을때에 기판전위 VBB의 설정전위를 높게 형성함으로써, 기판전위공급기가 동작중에는 기판전위가 낮은쪽의 기판전위 VBB의 설정전위보다 낮게 된후에 기판전위공급기의 동작이 정지되고, 기판전위공급기의 동작이 정지중에는 기판전위가 높은쪽의 기판전위 VBB의 설정전위보다 높게된후에 기판전위공급기의 동작이 개시된다. 따라서, 기판전위공급기의 동작과 정지가 빈번하게 반복되지 않기때문에, 동작과 정지에 수반하여 소비되는 충방전전류가 불필요하게 소비되지 않는다.

상기 목적을 달성하기 위한 본 발명의 제2측면에 따른 기판전위발생회로는,(a) 기준전위와 기판의 수신된 기판전위에 응답하여 변경되는 제l,제2상태를 가지는 제1기판전위검출신호를 발생하고, 상기 제1기판전위검출신호는, 기판전위가 소정의 낮은쪽의 제1설정전위로 하강할때마다 제2상태로 되고, 상기 기판전위가 소정의 낮은쪽의 제1설정전위보다 높은 소정의 높은쪽의 제 1설정전위로 상승할때마다 제 1상태로 되는 제1기판전위검출기와,(b) 동작시에 기판에 전하를 공급하고 제1기판전위검출기로부터 수신된 제1기판전위검출신호에 따라서 동작되고, 상기 제1기판전위검출신호가 제2상태일때에는 기판전위를 상승시키기 위하여 비동작상태로 되고, 상기 제1기판전위검출신호가 제1 상태일때에는 기판전위를 하강시키기 위해 동작상태로 되는 제1기판전위공급기와, (c) 상기 기판전위가 신속하게 상승되어야 할때 제어신호를 공급하는 제어신호발생기와, (d) 제어신호발생기로부터 수신된 제어신호에 의해 동작하고, 제1기판전위검출기보다 신속한 응답을 행하고, 기준전위와 기판의 수신기판전위에 응답하여 변경되는 제3, 제 4 상태를 가지는 제2 기판전위검출신호를 발생하고, 상기 제 2 기판전위검출신호는, 기판전위가 소정의 낮은쪽의 제 2 설정전위로 하강할때마다 제 4 상태로 되고, 상기 기판전위가 소정의 낮은쪽의 제 2 설정전위보다 높은 소정의 높은쪽의 제2설정전위로 상승할때마다 제3상태로 되는 제2기판전위검출기와, (e)동작시에 기판에 전하를 공급하고 제2기판전위검출기로부터 수신된 제2기판전위검출신호에 따라서 동작되고, 상기 제2기판전위검출신호가 제4상태일 때에는 기판전위를 상승시키기 위하여 비동작상태로 되고, 상기 제2기판전위검출신호가 제3상태일때에는 기판전위를 하강시키기 위해 동작상태로 되는 제2기판전위공급기를 포함한 것을 특징으로 한다.

저소비전력화된 기판전위발생회로를 제공하는 것이 본 발명의 특징이다.

이하 본 발명의 일실시예의 기판전위발생기에 대하여 도면을 참조하면서 설명한다.

제4도는 본 발명의 실시예에 의한 기판전위발생회로의 블록도이다. 제4도에 있어서, 기판전위발생기는,내부전위발생기와, 전원투입후에 항상 동작하고 있는 기판전위검출기 A와, 이 기판전위검출기 A에 의해 제어되는 기판전위공급기 A와, 제어신호에 의해 제어되는 기판전위검출기 B와, 이 기판전위검출기 B에 의해 제어되는 기판전위공급기 B와, 이 기판전위검출기 B를 제어하기 위한 제어신호를 발생하는 제어신호발생기로 구성되어 있다. 두개의 기판전위검출기 A, B는, 상기 내부전위발생기에 의해 발생되는 내부전압을 제1전원전위로 하고, 이 제1전원전위와 기판전위에 의거해서 기판전위를 검출한다. 도 기판전위공급기 A, B의 각각은 기판전위검출기 A, B의 각각의 출력신호인 기판전위검출신호 A, B에 의해 제어되어, 기판에 부전하를 공급하거나, 부전하의 공급을 중지하기도 한다. 이후 이와 같이 구성된 기판전위발생회로의 동작에 대해서 각 블록마다 동작을 설명한다.

먼저, 내부전위발생기에 대하여 설명한다. 제5도는 외부전원전압 VCC의 의존성이 작은 내부전압(21)을 발생하기 위한 내부전압발생기이다. 이 내부전압발생기는, 접지전위 VSS보다 소정의 전위만큼 높고, 외부전원전압 VCC에 대해서 의존성이 작고 일정한 기준전위를 발생시킨다. 또, 이 기준전위와 비교해서 내부공급전위를 발생시킴으로써, 그 내부공급전위도 외부전원전압 VCC에 대해서 의존성이 작고 일정한 전위가된다. 이 내부전위발생기(2)는 기준전위발생기(3)와 공급기(4)로 구성되어 있다. 먼저, 기준전위발생기(3)의 동작에 대해서 설명한다. 이 기준전위발생기는, 3개의 트랜지스터(Qp 21), (Qp 22), (Qn 21)와 3개의 트랜지스터(Qp 23), (Qn 22), (Qn 23)가 각각 직렬로 접속되어 있다. 이들 두개의 직렬접속은 외부전원전압 VCC에 대하여 서로 병렬로 접속되어 있다. 또 트랜지스터(Qp 23)의 소오스와 드레인사이에는 게이트와 드레인사이를 단락시킨 트랜지스터(Qp 24)와 트랜지스터(Qp 25)의 직렬체가 접속된 구성으로 되어 있다.

상기 트랜지스터(Qp 21)∼(Qp 25) 및 트랜지스터(Qn 21)∼(Qn 23)는 모두 포화영역에서 동작된다. 이 기준전위발생기에서는, 기준전위(22)의 전위가 외부전원전위 VCC에 대해 의존성이 작도록 구성되어 있다. 이하, 이 구성을 구체적으로 설명한다. 접속점의 전위(22)를 대략 일정하게 하면, 트랜지스터(Qn 21)는 게이트전위가 상기 접속점(22)에서 일정전위이므로 포화영역에서 동작하고, 또한 그 소오스전위가 접지전위 VSS이고 그 게이트와 소오스사이의 전압은 대략 일정하기 때문에, 상기 트랜지스터(Qn 21)의 드레인전류(Idn 21)는 대략 일정하제 유지된다.

또, 트랜지스터(Qp 21), (Qp 22), (Qn 21)의 각각의 드레인전류(Idp 21), (Idp 22), (Idn 21)가 서로 등가일때에 트랜지스터(Qp 22)의 드레인전위와 게이트전압은 정상상태에서 접속점(211)의 전위이다. 따라서 정상상태에서 트랜지스터(Qp 21),(Qp 22)의 양드레인전류(Idp 21),(Idp 22)는 대략 일정하게 유지된다. 한편 트랜지스터(Qp 21), (Qp 22)의 드레인전류(Idp 21),(Idp 22)는 포화영역에서의 동작에 의해, 각각의 게이트와 소오스사이의 전압에 의해 대략 결정되므로, 이들 드레인전류(Idp 21), (Idp 22)가 상기와 같이 대략 일정하면, 트랜지스터(Qp 21),(Qp 22)의 게이트와 소오스사이의 전압은 대략 일정하게 유지된다. 이상으로부터, 트랜지스터(Qp 21)의 소오스와 트랜지스터(Qp 22)의 게이트사이의 전위차 즉, 접속점(211)과 외부전원전압 VCC 사이의 전위차는 대략 일정하게 유지된다.

또, 트랜지스터(Qp 23)의 게이트와 소오스사이의 전압은, 상기와 같이 접속점(211)과 외부전압(VCC)사이의 전위차로서 대략 일정하게 유지되므로, 상기 트랜지스터(Qp 23)의 드레인전류(Idp 23)는 포화영역에서의 동작에 의해 대략 일정하게 유지된다. 또, 트랜지스터(Qp 23), (Qn 22), (Qn 23)의 각각의 드레인전류(Idp 23), (Idn 22), (Idn 23)가 등가일때에 트랜지스터(Qn 22)의 드레인전위와 게이트전압은 정상상태에서 접속점(22)의 전위이다. 따라서 정상상태에서 트랜지스터(Qn 22), (Qn 23)의 드레인전류(Idn 22),(Idn 23)는 대략 일정하게 유지된다. 한편 이들의 트랜지스터(Qn 22),(Qn 23)는, 포화영역에서의 동작에 의해 게이트와 소오스사이의 전압에 의해 대략 결정되므로, 이들의 드레인전류(Idn 22), 드레인전류(Idn 23)가 상기와 같이 대략 일정하면, 이들의 게이트와 소오스사이의 전압은 대략 일정하게 유지된다. 이상으로부터, 트랜지스터(Qn 22)의 게이트와 트랜지스터(Qn 23)의 소오스사이의 전위차 즉, 접속점(22)과 접지전위VSS의 사이의 전위차는 대략 일정하다.

이상 설명한 바와 같이, 기준전위발생기는, 상기와 같은 구성의 피이드백회로로 되어 있으므로, 상기의 설명에 의해 접속점(211)는 외부전원전위 VCC보다 소정전위만큼 낮은 일정전압으로 되는 동시에, 접속점(22)의 전위는 접지전위 VSS보다 소정의 전위만큼 높은 일정전위인 기준전위가 되는 것을 알 수 있다.

다음에, 공급기(4)의 동작에 대해서 설명한다. 이 공급기는 P형 MOS 트랜지스터(Qp 26),(Qp 27) 및 n형 MOS 트랜지스터(Qn 24), (Qn 25), (Qn 26)로 구성되어 있는 차동증폭기와, MOS 트랜지스터(Qp 28)로 구성되어 있는 출력회로부로 이루어진다. 먼저, 상기 차동증폭기에 있어서, MOS 트랜지스터(Qp 26), (Qp 27)는, 서로 소오스, 게이트를 각각 공통의 전위로된 구성으로 되어있다. 따라서, 트랜지스터(Qp26),(Qp 27)의 드레인전류(Idp 26),(Idp 27)는 커런트미러(current mirror)로서 서로 동일하다. 또, MOS트랜지스터(Qn 24)의 게이트전위는, 상기한 외부전원전위 VCC에 대해 의존성이 작은 기준전위로 되고, 한편, MOS 트랜지스터(Qn 25)의 게이트전위는 내부강압전위(21)로 된다. 그리고 기준전위(22)와 내부전위(21)와의 비교에 의해, 접속점(221)의 전위 즉, MOS 트랜지스터(Qp 28)의 게이트전위인 접속점(221)의 전위를 변화시키는 구성으로서, 출력회로부로부터의 출력전류를 제어하는 회로방식으로 되어있다.

상기의 공급기(4)의 동작에 대해서, 기준전위(22)와 내부강압전위(21)가 등가일때와 비교해서 설명한다. 먼저 내부강압전위(21)(MOS 트랜지스터(Qn 25)의 게이트전위)가 기준전위(22)(MOS 트랜지스터(Qn 24)의 게이트전위)보다 낮은 경우에는, MOS 트랜지스터(Qn 25)의 드레인전류(Idn 25)가 감소함에 따라서, MOS 트랜지스터(Qp 27)의 드레인전위 및 MOS 트랜지스터(Qn 25)의 드레인전위인 접속점(222)의 전위가 상승한다. 즉, MOS 트랜지스터(Qp 26),(Qp 27)의 게이트전위가 상승하기 때문에, MOS 트랜지스터(Qp26)의 게이트와 소오스사이의 전압이 하강하게 되어 드레인전류(Idp 26)가 감소한다. 따라서 MQS 트랜지스터(Qp 26),(Qn 24)의 드레인전위인 접속점(221)의 전위가 하강한다. 이 결과, 이 접속점(221)의 전위 즉, MOS 트랜지스터(Qp 28)의 게이트전위의 하강에 의해, 게이트와 소오스사이의 전압이 상승하고, 드레인전류(Idp 28)가 증가하게 된다.

이에 대하여, 내부강압전위가 기준전위보다 높은 경우에는, 상기와는 반대로 MOS 트랜지스터(Qn 25)의 드레인전류(Idn 25)가 증가해서, 접속점(222)의 전위가 하강하므로, MOS 트랜지스터(Qp 26)의 게이트와 소오스사이의 전압이 상승하고, 드레인전류(Idp 26)가 증가한다. 이 때문에, 접속점(221)의 전위가 상승하므로, MOS 트랜지스터(Qp 28)의 게이트와 소오스사이의 전압이 하강하고, MOS 트랜지스터(Qp 28)의 드레인전류(Idp 28)가 감소한다. 특히 내부전압이 이미 설정된 설정전압에 도달했을때는, 접속점(221)의 전위가 MOS 트랜지스터(Qp 28)를 off 동작시킬때까지 상승하고, 상기 설정전압이 상승하는 것을 방지하므로, 내부전위를 상기 설정전위로 유지할 수 있다.

다음에, 본 발명의 실시예에 의한 기판전위발생회로를 구성하는 기판전위검출기 A의 동작에 대해서 설명한다. 제1도는 기판전위발생회로를 구성하는 기판전위검출기 A의 회로도를 표시한 것이다. 제1도에 있어서, 기판전위검출기 A는, P형 MOS 트랜지스터(Qp 11)∼(Qp 14)와, N형 MOS 트랜지스터(Qn 11)∼(Qn14)로 구성되어 있다. 상기 기판전위검출기 A는, 게이트를 접지전위 VSS(12)에 접속한 P형 MOS 트랜지스터(Qp 11)와 P형 MOS 트랜지스터(Qp 12)의 병렬체와, 게이트를 접지전위 VSS(12)에 접속한 N형 MOS 트랜지스터(Qn11)와 게이트소오스간을 단락시킨 N형 MOS 트랜지스터(Qn 12)의 직렬체를 제 1 전원전위(14)와 기판전위 VBB(13)의 사이에 직렬로 접속점(16)에서 접속한다. 또, 접속점(16)을 게이트입력으로 하는 P형 MOS 트랜지스터(Qp 13)와 N형 MOS 트랜지스터(Qn 13)를 인버어터(Inv 11)로서 제1전원전위(14)와 접지전위 VSS(12)의 사이에 직렬로 접속한다. 인버어터(Inv 11)의 출력인 P형 MOS 트랜지스터(Qp 13)와 N형 MOS 트랜지스터(Qn 13)의 접속점(17)의 전위를 P형 MOS 트랜지스터(Qp 12)의 게이트입력으로 해서 피이드백 구성으로 되어 있으며, 접속점(17)의 전위를 게이트 입력으로 하는 P형 MOS트랜지스터(Qp 14)와 N형 MOS 트랜지스터(Qn 14)를 인버어터(Inv 12)로서 제1전원전위(14)와 접지전위VSS(12)의 사이에 직렬로 접속점(18)에서 접속한다. 그리고, 게이트를 제1전원전위(14)에 접속한 두개의 N형 MOS 트랜지스터(Qn 15),(Qn 16)와, 소오스를 제2전원전위(11)에 접속하고 게이트의 각각을 서로 다른쪽의 드레인에 접속한 P형 MOS 트랜지스터(Qp 15),(Qp 16)를 트랜지스터(Qn 16),(Qp 15),(Qp16),(Qn 15)의 순서로 인버터(Inv 12)의 출력인 접속점(18)과 인버어터(Inv 11)의 출력인 접속점(17)사이에 접속한다.

그리고, MOS 트랜지스터(Qp 16)와 MOS 트랜지스터(Qn 16)와의 접속점(110)을 게이트입력으로한 P형 MOS 트랜지스터(Qp 17)와 N형 MOS 트랜지스터(Qn 17)를 인버어터(Inv 13)로서 제2전원전위(11)와 접지전위 VSS(12)의 사이에 직렬로 접속한다. 인버어터(Inv 13)의 출력을 기판전위검출신호 A로서 출력한다. 본 실시예에서는 제1전원전위로서 상기한 내부강압전위를 사용한다. 또 제2도는 본 발명의 실시예에 의한 기판전위발생회로를 구성하는 기판전위검출기 A의 동작특성의 그래프이고, 제3도는 본 발명의 실시예에 의한 기판전위발생회로에 의해 발생되는 기판전위 VBB의 특성을 표시한 그래프이다.

이상과 같이 구성된 기판전위검출기 A는 항상 동작해서 기판전위를 검출하고 있다. 이하 제1도 및 제2도를 사용해서 그 동작을 설명한다. 먼저, 전원투입후의 초기상태에서 제2도의 기간 "a~b"으로 나타낸 바와 같이, 외부전원전위의 상승에 따라서, 전원과 기판사이의 용량에 기인하여 기판전위 VBB(13)도 상승한다. 그러나 통상 반도체칩에 있어서는 반드시 N형 MOS 트랜지스터의 소오스전위가 접지전위 VSS에 접속되어 N형 MOS 트랜지스터의 P형 기판과 PN 접합의 다이오우드를 형성되는 부분이 반드시 존재한다. 다음에 기판전위 VBB(13)의 초기치는 기껏해야 접지전위 VSS보다 PN 접합 바이어스 만큼 높아진다. 이때 MOS 트랜지스터(Qp 11)는, 상기와 같이 게이트전위가 접지전위 VSS이며, 소오스전위가 내부전압인 제 1전원전위(14)이고, 게이트와 소오스사이의 전압은 MOS 트랜지스터(Qp 11)의 임계전압보다 낮은 전위로서 외부전원전위 VCC에 거의 의존하지 않는 일정한 전압이므로, 외부전원전위 VCC에 거의 의존하지 않는 드레인전류(Idp 11)가 흐른다.

또 기판전위 VBB(13)의 초기치는 기껏해야 접지전위 VSS보다 PN 접합바이어스 만큼 높아지기 때문에, 두개의 MOS 트랜지스터(Qn 11),(Qn 12)는 off로 된다.

따라서 두개의 MOS 트랜지스터(Qp 1l),(Qn11)의 드레인전위인 접속점(16)의 전위는 제 1 전원전위 까지 상승한다. 또, 두개의 MOS 트랜지스터(Qp 13),(Qn 13)는 접속점(l6)을 입력으로 하는 인버어터(Inv11)이므로, 이 인버어터의 출력인 접속점(17)은 저레벨을 출력한다. 이 때문에, MOS 트랜지스터(Qp 12)의 게이트전위는 접속점(17)의 전위이므로, MOS 트랜지스터(Qp 12)는 on 상태로 된다. 또 두개의 MOS트랜지스터(Qp 14),(Qn 14)는 접속점(17)을 입력으로 하는 인버어터(Inv 12)이므로, 이 인버어터의 출력인 접속점(18)은 고레벨을 출력한다. 또 두개의 MOS 트랜지스터(Qn15), (Qn16)는 게이트전위가 제1전원전위이며, 항상 on 상태로 된다. 따라서, 접점(18)과 MOS 트랜지스터(Qn 15)에 의해 접속되어 있는 접속점(19)의 전위는 제1전원전위(14)로부터 MOS 트랜지스터(Qn l5)의 임계전압만큼 하강한 전위까지 상승하고, 접속점(17)과 MOS 트랜지스터(Qn 16)에 의해 접속되어 있는 접속점(110)의 전위는 접지전위 VSS까지 하강한다. 또 MOS 트랜지스터(Qp 15)는 제2전원전위(11)와 접속점(19)의 사이에 접속되고, 게이트를 접속점(110)에 접속하고 있기 때문에, MOS 트랜지스터(Qp 15)는 on 상태로 되어 있으며, 접속점(19)의 전위는 제2전원전위(11)까지 상승된다. 또, MOS 트랜지스터(Qp 16)는 제2전원전위(11)와 접속점(110)의 사이에 접속되고, 게이트를 접속점(19)에 접속하고 있기 때문에, 최초에는 MOS 트랜지스터(Qp 16)에는 다소의 전류가 흐르지만, 접속점(19)이 제2전원전위(11)까지 상승하도록 하고 또한 MOS 트랜지스터(Qn 16),(Qn 13)에 의해서 접속점(110)의 전위를 접지전위 VSS까지 하강하도록 하기 위하여, MOS트랜지스터(Qp 16)는 off 상태로 된다. 이와같이 해서, 접속점(19)은 제1전원전위까지 상승하고, 접속점(110)은 접지전위까지 하강하나, 제1전원전위보다 제2전원전위가 낮아도, MOS 트랜지스터(QM 15)는 게이트전위가 제1전원전위이므로, 접속점(19)의 전위가 제2전원전위까지 상승해도 접속점(18)의 전위는 제1전원전위이상으로 상승하지 않는다. 또 접속점(110)을 입력으로 하는 인버어터(Inv 13)의 출력인 기판전위검출신호 A(15)는 고레벨로 된다.

다음에, 제2도 및 제3도의 기간 "b∼c"에서, 기판전위공급기 A가 동작해서 기판전위 VBB가 하강할때는, 기판전위 VBB가 낮은 쪽의 설정전위까지 하강하는 것에 대해서 설명하면, 먼저, 기판전위검출기 A의동작은 MOS 트랜지스터(Qp 11)가, 상기와 같이 게이트전위가 접지전위 VSS이며, 소오스전위가 내부전압인 제1전원전위(14)이고, 게이트와 소오스사이의 전압은 MOS 트랜지스터(Qp 11)의 임계전압보다 낮은전위로 외부전원전위 VCC에 거의 의존하지 않는 일정한 전압이므로, 외부전원전위 VCC에 거의 의존하지않는 드레인전류(Idp 11)가 흐른다. 또 상기의 설명에 의해, 기간 "a∼b"에서 MOS 트랜지스터(Qp 12)는, 게이트의 입력전위가 저레벨이 되고, 소오스전위가 내부전압인 제1전원전위(14)이고, 게이트와 소오스사이의 전압은 MOS 트랜지스터(Qp 12)의 임계전압보다 낮은 전위로 외부전원전위 VCC에 거의 의존하지 않는일정한 전압이므로, on 상태로 되고, MOS 트랜지스터(Qp 12)의 외부전원전위 VCC에 거의 의존하지 않는 드레인전류(Idp 12)가 흐른다. 제1전원전위(14)와 접속점(16)의 사이에는 외부전원전위 VCC에 거의 의존하지 않는

I14-16(b-c) =Idp 11+Idp 12

의 전류가 흐른다. 그러고, 접속점(16)의 전위는, MOS 트랜지스터(Qn 11),(Qn 12)의 각각의 드레인전류(Idn 11), (Idn 12)와 I14∼16(b∼c)가 등가일때에 실현되는 전위와 등가이다. 그리고 기판전위가 낮아지고, MOS 트랜시스터(Qp 13),(Qn 13)에 의해 구성되는 인버어터(Inv 11)의 입력전압인 접속점(16) 이 인버어터(Inv 11)의 출력을 반전시키는 전압, 소위 인버어터(Inv 11)의 임계전압에 도달했을때는, MOS 트랜지스터(Qn 11),(Qn 12)의 임계전압의 각각을 (Vtn 11),(Vtn 12)로 하면, MOS 트랜지스터(Qn 11),(Qn 12)의 드레인전류(Idn 11),(Idn 12)의 각각은

Idn 11=β(-V18-Vtn)²

Idn 12 = β ((V18-VBB) - Vtn)²

으로 표시된다. 따라서, 3개의 MOS 트랜지스터(Qp 11),(Qp 12),(Qn 11)의 드레인전위인 접속점(16)의 전위가 인버어터(Inv 11)의 출력을 반전시키는 전압, 소위 인버어터(Inv 11)의 임계전압에 도달했을때에도

Idp 11+Idp 12=Idn 11=Idn 12

로 될때까지, 즉, MOS 트랜지스터(Qp 11),(Qp 12)의 외부전원전위 VCC에 거의 의존하지 않는 드레인전류의 합계(Idp 11+Idp 12)와 MOS 트랜지스터(Qn 11),(Qn 12)의 드레인전류(Idn 11),(Idn 12)가 등가로 될때까지 기판전위 VBB(13)가 하강하지 않으면 안되기 때문에, 인버어터(Inv 11)의 출력을 반전시키기 위해서는 기판전위 VBB(13)가 보다 낮게 설정된 설정전위 A로 하강하지 않으면 안된다. 따라서 제2도의 기판전위검출기 A의 동작특성의 그래프의 기간 "b∼c"에 표시한 바와같이, 기판전위 VBB(13)가 보다 낮게 설정된 설정전위 A로 하강한후, 두개의 MOS 트랜지스터(Qp 13),(Qn 13)는 접속점(16)의 전위를 입력으로 하는 인버어터(Inv 11)이므로, 이 인버어터의 출력인 접속점(17)에서 고레벨을 출력한다. 이때문에, MOS 트랜지스터(Qp 12)의 게이트전위는 접속점(17)의 전위이므로, MOS 트랜지스터(Qp 12)는 off 상대로 된다. 또 두개의 MOS 트랜지스터(Qp 14),(Qn 14)는 접속점(17)의 전위를 입력으로 하는 인버어터(Inv 12)이므로, 이 인버어터의 출력인 접속점(18)의 전위는 저레벨이다. 또 두개의 MOS 트랜지스터(Qn15),(Qn 16)는 게이트전위가 제1전원전위이며, 항상 on 상태로 된다. 따라서, MOS 트랜지스터(Qn 16)를 통하여 접속점(17)과 접속되어 있는 접속점(110)의 전위는 제1전원전위(14)로부터 MOS 트랜지스터(Qn 16)의 임계전압만큼 하강된 전위까지 상승되고, MOS 트랜지스터(Qn 15)를 통하여 접속점(18)과 접속되어 있는 접속점(19)의 전위는 접지전위 VSS까지 하강한다. 또 MOS 트랜지스터(Qp 16)는 제2전원전위(11)와 접속점(110)의 사이에 접속되고, 게이트는 접속점(19)에 접속되어 있기때문에, MOS 트랜지스터(Qp 16)는 on 상태로 되어있으며, 접속점(110)의 전위는 제2전원전위(11)까지 상승된다.

또 MOS 트랜지스터(Qp 15)는 제2전원전위(11)와 접속점(19)의 사이에 접속되고, 게이트는 접속점(110)에 접속되어 있기 때문에, 최초에는 MOS 트랜지스터(Qp 15)에는 다소의 전류가 흐르지만, 접속점(110)의 전위는 제2전원전위까지 상승하도록 하고 또한 MOS 트랜지스터(Qp 15),(Qn 14)에 의해 접속점(19)의 전위를 접지전위 VSS까지 내리도록 하기 위하여, MOS 트랜지스터(Qp 15)는 off 상태로 된다.이와 같이 해서, 접속점(110)의 전위는 제1전원전위까지 상승하고, 접속점(19)의 전위는 접지전위까지 하강하지만, 제1전원전위보다 제2전원전위가 낮아도, MOS 트랜지스터(Qn 16)는 게이트전위가 제1전원전위이므로 접속점(110)의 전위가 제2전원전위까지 상승해도 접속점(17)의 전위는 제1전원전위이상으로 상승되지 않는다. 또, 접속점(110)을 입력으로 하는 인버어터(Inv 13)의 출력인 기판전위검출신호 A(15)는 저레벨로 된다. 따라서(Idp 11),(Idp 12),(Idn 11),(Idn 12)는 외부전원전위 VCC의 의존성이 거의 없는 드레인전류로 되기때문에, 기판전위가 보다 낮게 설정된 전위 A는, 외부전원전위 VCC의 의존성이 거의 없는 설정전위가 된다. 여기서 접속점(17)이 인버어터(Inv 13)의 입력과 같은 구성이었을 경우, 제1전원전위가 제2전원전위보다 낮기 때문에, MOS 트랜지스터(Qp 17),(Qn 17) 양쪽은 모두 동시에 on 상태로 되고 관통전류는 발생한 그대로 된다. 그러나 상기와 같은 구성으로 했을때, 접속점(18)의 전위는 제1전원전위보다 상승하지 않고, 접속점(111)은 제2전원전위까지 상승하기 때문에, 관통전류가 발생한 그대로 유지되지 않는다.

다음에, 제2도 및 제3도의 기간 "c∼b"의 기판전위공급기 A의 동작이 정지해서 N형 MOS 트랜지스터의 기판전류가 발생하거나, 다른 전원의 노이즈등에 의해, 기판전위 VBB가 상승할 때에는, 즉 기판전위VBB가 보다 높게 설정된 설정전위까지 상승하는 것에 대해서 설명하면, 먼저 기판전위검출기 A의 동작은 MOS 트랜지스터(Qp 11)가, 상기와 같이 게이트전위가 접지전위 VSS이며, 소오스전위가 내부전압인 제1전원전위(l4)이고, 게이트와 소오스사이의 전압은 MOS 트랜지스터(Qp 11)의 임계전압보다 낮은 전위로서 외부전원전위 VCC에 거의 의존하지 않는 일정전압이므로, 외부전원전위 VCC에 거의 의존하지 않는 드레인전류(Idp 11)가 흐른다. 또 상기의 설명에 의해, "C"에 있어서, MOS 트랜지스터(Qp 12)는 게이트입력전위가 고레벨이 되고 있기 때문에, off 상태로 되고, MOS 트랜지스터(Qp 12)의 드레인전류(Idp 12)는 흐르지 않는다. 따라서, 제 1전원전위(14)와 접점(16)의 사이에는

I14∼16(b∼c) =Idp 11

의 외부전원전위 VCC에 거의 의존하지 않는 전류만 흐른다. 그리고, 접속점(16)의 전위는 MOS 트랜지스터(Qn 11),(Qn 12) 각각의 드레인전류(Idn 11),(Idn 12)와 I14∼16(b∼c)가 서로 동일하게 실현되는 전위로 된다. 그리고 기판전위가 높아지고, MOS 트랜지스터(Qp 13),(Qn 13)에 의해 구성되는 인버어터(Inv11)의 입력전압인 접속점(16)의 전위가 이 인버어터(Inv 11)의 출력을 반전시키는 전압, 소위 인버어터(Inv 11)의 임계전압에 도달했을때는, MOS 트랜지스터(Qn 11),(Qn 12)의 임계전압을 각각 (Vtn 11),(Vtn 12)로 하면, MOS 트랜지스터(Qn 11),(Qn 12)의 드레인전류(Idn 11),(Idn 12)의 각각은

Idn 11=β(-V18-Vtn)²

Idn 12=β((Vl8-VBB) -Vtn)²

Idp 11=Idn 11=Idn 12

로 될때까지 즉, 외부전원전위 VCC에 거의 의존하지 않는 MOS 트랜지스터(Qp 11)의 드레인전류와 MOS트랜지스터(Qn 11),(Qn 12)의 드레인전류가 등가로 될때까지 기판전위 VBB(13)가 상승한다. 그러므로, 인버어터(Inv 11)의 출력을 반전할때는, 기간 "b∼c"보다 MOS 트랜지스터(Q12)의 드레인전류(Idp 12)만큼 MOS 트랜지스터(Qn 11),(Qn 12)의 드레인전류가 적어도 될수 있도록 MOS 트랜지스터(Qp 12)가 off상태로 되고, 기판전위 VBB(13)가 높은쪽의 기판의 설정전위 B까지 상승한다,

따라서 제2도의 기판전위검출기 A의 동작특성의 그래프의 기간 "c∼b"으로 표시한 바와 같이, 기판전위공급기 A의 동작이 정지하고 있고 기판전위 VBB가 상승하게 될때에는, 기판전위 VBB(13)가 보다 높게 설정된 전위 B로 내려간 후, 두개의 MOS 트랜지스터(Qp 13),(Qn 13)는 접속점(16)을 입력으로한 인버어터(Inv 11)이므로, 이 인버어터의 출력인 접속점(17)에서는 저레벨을 출력한다. 이 때문에 MOS 트랜지스터(Qp 12)의 게이트전위는 접속점(17)의 전위이므로, MOS 트랜지스터(Qp 12)는 on 상태로 된다. 또 두개의 MOS 트랜지스터(Qp 14),(Qn 14)는 접속점(17)을 입력으로 하는 인버어터(Inv 12)이므로, 이 인버어터의 출력인 접속점(18)에서 고레벨을 출력한다. 또 두개의 MOS 트랜지스터(Qn 15),(Qn 16)는 게이트전위가 제1전원전위이며, 항상 on 상태로 된다. 따라서, 접속점(18)과 MOS 트랜지스터(Qn 15)에 의해접속되어 있는 접속점(19)의 전위는 제1전원전위(14)로부터 MOS 트랜지스터(Qn 15)의 임계전압만큼 하강한 전위까지 상승하고, MOS 트랜지스터(Qn 16)를 통하여 접속점(17)과 접속되어 있는 접속점(11)의 전위는, 접지선위 VSS까지 하강한다. 또, MOS 트랜지스터 (Qp 15)는 제 2 전원 전위(11)와 접속점 (19) 의 사이에 접속되고, 게이트를 접속점(110)에 접속하고 있기 때문에, MOS 트랜지스터(Qp 15)는 on 상태로되고, 접속점(19)의 전위는 제2전원전위(11)까지 상승된다.

또 MOS 트랜지스터(Qp 16)는 제2전원전위(11)와 접속점(110)의 사이에 접속되고, 게이트를 접속점(19)에 접속하고 있기 때문에, 최초에는 MOS 트랜지스터(Qp 16)에는 다소의 전류가 흐르지만, 접속점(19)의 전위를 제2전원전위까지 상승하도록 하고 또한 MOS 트랜지스터(Qn 16),(Qn 13)에 의해서 접속점(110)의 전위를 접지전위 VSS까지 하강하도록 하기 위하여 MOS 트랜지스터(Qp 16)는 off 상태로 된다. 이와 같이 해서, 접속점(19)의 전위는 제1전원전위까지 상승하고, 접속점(110)의 전위는 접지전위까지 하강하나, 제 1전원전위보다 제 2 전원전위가 낮아도, MOS 트랜지스터(Qn 15)는 게이트전위가 제 1전원전위이므로, 접속점(19)의 전위가 제2전원전위까지 상승해도 접속점(18)의 전위는 제1전원전위이상으로 상승하지 않는다. 또, 접속점(110)의 전위를 입력으로 하는 인버어터(lnv 13)의 출력인 기판전위검출신호 A(15)는 고레벨로 된다. 이와 동시에, MOS 트랜지스터(Qp 12)의 게이트전위인 인버어터(Inv 11)의 출력이 반전하여 저레벨의 출력으로 되기 때문에, MOS 트랜지스터(Qp 12)는 on 상태로 된다. 이때,(Idp 11),(Idn 11),(Idn 12)는 외부전원전위 VCC에 거의 의존하지 않는 드레인전류로 되기때문에, 기판전위가 높은쪽의 설정전위 B는, 외부전원전위 VCC에 거의 의존하지 않는 드레인전류로 되기때문에, 기판전위가 높은쪽의 설정전위 B는, 외부전원전위 VCC에 거의 의존성이 없는 설정전위로 된다.

상기의 설명과 같이, 제2도 및 제3도의 기간 "b~c"에서는, 기판전위검출신호 A가 고레벨로 되어 기판전위공급기 A가 동작하여 기판전위 VBB가 하강할때에는, 외부전원전위 VCC에 거의 의존하지 않는 보다낮게 설정된 전위 A까지 기판전위 VBB가 하강한다. 한편, 제2도 및 제3도의 기간 "c∼b"에서는, 기판전위검출신호 A가 저레벨로 되어 기판전위공급기 A가 동작을 정지하여, 기판전위 VBB가 상승할때에는, 외부전원전위 VCC에 거의 의존하지 않는 보다 높게 설정된 전위 B까지 기판전위 VBB가 올라간 후, 기판전위공급기 A의 동작을 개시하여 기판전위 VBB를 상승하기 시작한다. 이들 기간 "b∼c"과 기간 "c∼b"을 반복함으로써, 제2도의 기판전위검출기 A는 히스테리시스특성을 표시한다. 또 쓸데없는 관통전류가 발생한 그대로 유지되는 것을 방지한다.

계속해서, 기판전위공급기의 동작에 대해서 설명한다. 기판전위공급기는 펌프커패시터 구동펄스발생기와 차이지펌프에 의해 구성되어 있다. 제9도는 기판전위공급기의 회로도이다. 제9도에 있어서 기판전위공급기는, 인버어터회로(Inv 91)∼(Inv 94), 낸드회로(Nand 91)로 이루어진 펌프커패시터 구동펄스발새기와, P형 MOS 트랜지스터(Qp 91)∼(Qp 96), 커패시터(C91),(C92), 인버어터회로(Inv 95)∼(Inv 96)로 이루어진 차아지펌프(2')로 구성되어 있다. 또 제10도는 펌프커패시터 구동펄스발생기의 동작특성의 그래프이다.

먼저, 펌프커패시터 구동펄스발생기로서 사용되는 링발진기의 동작에 대해서 설명한다. 링발진기는 기판전위발생기제어신호(95)와 인버어터회로(Inv 94)의 출력(96)의 2개를 입력으로 하는 낸드회로(Nand 91)와 이 낸드회로(Nand 91)의 출력을 입력으로 하는 짝수단의 인버어터체인(Inv 91)∼(Inv 94)으로 구성되어 있으며, 기판전위발생기제어신호(95)가 고전위일때는 펌프커패시터 구동펄스(96)가 발신파형으로 출력되고, 기판전위 발생기제어신호(95)가 저전위 일때는 펌프커패시터 구동펄스(96) 가 고전위로 출력된다.

계속해서, 차아지펌프의 동작을 설명한다. 상기 펌프커패시터 구동펄스(96)를 입력으로 한 인버어터(Inv95)와 이 인버어터(Inv 95)의 출력인 접속점(97)에 커패시터(C92)가 접속되고, 이 접속점(97)을 입력으로하는 인버어터(Inv 96)와, 이 인버어터(Inv 96)의 출력인 접속점(98)에 커패시티(C91)가 접속되어 있다. 이 커패시티(C91)의 다른 한쪽의 접속점(99)에 게이트와 드레인을 접속하고, 소오스를 기판전위 VBB(93)에 접속한 MOS 트랜지스터(Qp 91)와, 접지전위 VSS(92)에 게이트를 접속한 MOS 트랜지스터(Qp 92)와, 접속점(97)에 접속한 커패시터(C92)의 다른 한쪽의 접속점(94)에 게이트를 접속한 MOS 트랜지스터(Qp 93)의 병렬체를, 접지전위 VSS(92)와 접속점(99)의 사이에 접속한다. 커패시터(C92)와 접속하는 접속점(94)에 게이트와 드레인을 접속하고 소오스를 기판전위 VBB(93)에 접속한 MOS 트랜지스터(Qp 94)와, 접지전위 VSS(92)에 게이트를 접속한 MOS 트랜지스터(Qp 95)와, 접속점(98)에 접속한 커패시터(C91)의다른 한쪽의 접속점(94)에 게이트를 접속한 MOS 트랜지스터(Qp 96)의 병렬체를, 접지전위 VSS(92)와 접속점(94)의 사이에 접속한다.

이상과 같이 구성된 차아지펌프는, 펌프커패시터구동펄스(96)에 펄스파형이 입력되었을때, 인버어터(Inv95)의 출력인 접속점(97)에서는 펌프커패시터구동펄스(96)의 반전펄스 파형이 출력되고, 인버어터(Inv 96)의 출력인 접속점(98)에서는 펌프커패시터구동펄스(96)와 동상(同相)의 펄스파형이 출력된다. 따라서 펌프커패시터구동펄스(96)가 접지전위 VSS로부터 전원전위 VCC까지 상승했을때, 인버어터(Inv 95)의 출력인 접속점(97)의 전위는 전원전위 VCC로부터 접지전위 VSS까지 하강하고, 인버어터(Inv 96)의 출력인 접속점(98)의 전위는 접지전위 VSS로부터 전원전위 VCC까지 상승한다. 이때문에, 커패시터(C91),(C92)에 의한 커플링에 의해 접속점(99)의 전위는 펌프커패시터구동펄스(96)가 접지전위 VSS로부터 전원전위 VCC까지 상승하기 전의 전위보다 대략 전원전위 VCC만큼 상승하고, 접속점(94)의 전위는 펌프커패시터구동펄스(96)가 접지전위 VSS로부터 전원전위 VCC까지 상승하기전의 전위보다 대략 전원전위 BVCC만큼 하강한다. 또 펌프커패시터구동펄스(96)가 전원전위 VCC로부터 접지전위 VSS까지 하강했을때 인버어터(Inv 95)의 출력인 접속점(97)의 전위는 접지전위 VSS로부터 전원전위 VCC까지 상승하고, 인버어터(Inv 96)의 출력인 접속점(98)의 전위는 전원전위 VCC로부터 접지전위 VSS까지 하강한다. 이때문에, 커패시터(C91),(C92)에 의한 커플링에 의해 접속점(99)의 전위는 펌프커패시터구동펄스(96)가 접지전위 VSS로부터 전원전위 VCC까지 상승하기전의 전위보다 대략 전원전위 VCC만큼 하강하고, 접속점(94)의 전위는 펌프커패시터구동펄스(96)가 접지전위 VSS로부터 전원전위 VCC까지 상승하기 전의 전위보다 대략 전원전위 VCC만큼 상승한다. 이에 의해, 먼저 최초에 펌프커패시터구동펄스(96)가 접지전위 VSS로부터 전원전위 VCC까지 상승함으로써, 접속점(99)의 전위가 그 직전의 접속점(99)의 전위보다 대략 전원전위 VCC만큼 상승하므로 접속점(99)의 용량에 축적된 정전하를, MOS 트랜지스터(Qp 92)에 의해 접지전위 VSS(92)보다 MOS 트랜지스터(Qp 92)의 임계전압만큼 높은 전위까지 추출한다.

그후, 펌프커패시터구동펄스(96)가 전원전위 VCC로부터 접지전위 VSS까지 하강하기 때문에, 접속점(99)의 전위가, 그 직전의 접속점(99)의 전위인 접지전위 VSS(92)보다 MOS 트랜지스터(Qp 92)의 임계전압만큼 높은 전위보다 대략 전원전위 VCC만큼 하강하므로, 이 MOS 트랜지스터(Qp 92)의 임계전압을 Vt(Qp 92)라고 하면, 접속점(99)의 전위는,

-(VCC-Vt(Qp 92))

료 표시된다. 이때문에, MOS 트랜지스터(Qp 91)가 on 상태로 되므로 이 MOS 트랜지스터(QP 91)에서 기판전위 VBB(93)의 용량에 부전하를 공급함으로써 기판전위 VBB(93)를 하강하는 동작을 행한다. 또 이때 펌프커패시터구동펄스(96)가 전원전위 VCC로부터 접지전위 VSS까지 하강하기 때문에, 접속점(94)의 전위가, 그 직전의 접점(94)의 전위보다도, 대략 전원전위 VCC만큼 상승하므로, 접속점(94)의 용량에 축적되어 있는 정전하를, MOS 트랜지스터(Qp 95)에 의해 접지전위 VSS(92)보다 그 MOS 트랜지스터(Qp 95)의 임계전압만큼 높은 전위까지 추출한다. 상기한 설명에 의해 MOS 트랜지스터(Qp 96)의 게이트전위인 접속점(98)의 전위가

-(VCC-vt(Qp 95))

로 되기때문에, MOS 트랜지스터(Qp 96)에 의해 접지전위 VSS(92)까지 추출한다. 즉 접속점(94)의 전위는 접지전위 VSS(92)까지 하강하게 된다.

그후 다시, 펌프커패시터구동펄스(96)가 접지전위 VSS로부터 전원전위 VCC까지 상승함으로써, 접속점(94)의 전위가, 그 직전의 접속점(94)의 전위인 접지전위 VSS(92)보다, 대략 전원전위 VCC만큼 하강하므로, -VCC로 표시된다. 이때문에 MOS 트랜지스터(Qp 94)가 on 상태로 되므로 이 MOS 트랜지스터(Qp 94)에서 기판전위 VBB(93)의 용량에 부전하를 공급하여 기판전위 VBB(93)를 하강하는 동작을 행한다. 또 이때, 펌프커패시터구동펄스(96)가 전원전위 VCC로부터 접지전위 VSS까지 하강하기 때문에, 접속점(99)의 전위는 그 직전의 접속점(99)의 전위보다 대략 전원전위 VCC만큼 상승하므로, 접속점(99)의 용량에 축적되어 있는 정전하를 MOS 트랜지스터(Qp 92)에 의해 접지전위 VSS(92)보다 MOS 트랜지스터(Qp 92)의 임계전압만큼 높은 전위까지 추출하고 상기한 설명에 의해 MOS 트랜지스터(Qp 93)의 게이트전위인 접속점(94)의 전위가 -VCC로 되기때문에, MOS 트랜지스터(Qp 93)에 의해 접지전위 VSS(92)까지 추출한다. 즉, 접속점(99)의 전위는 접지전위 VSS(92)까지 하강하게 된다.

그후 다시, 펌프커패시터구동펄스(96)가 전원전위 VCC로부터 접지전위 VSS까지 하강함으로써, 접속점(99)의 전위는 그 직전의 접속점(99)의 전위인 접지전위 VSS(92)브다 대략 전원전위 VCC만큼 하강하므로,-VCC로 표시된다. 이 때문에, MOS 트랜지스터(Qp 91)가 on 상태로 되므로, 이 MOS 트랜지스터(Qp 91)에서, 기판전위 VBB(93)의 용량에 부전하를 공급함으로써 기판전위 VBB(93)를 내리는 동작을 행한다. 또 이때, 펌프커패시터구동펄스(96)가 전원전위 VCC로부터 접지전위 VSS까지 하강하기 때문에, 접속점(94)의 전위는 그 직전의 접속점(94)의 전위보다 대략 전원전위 VCC만큼 상승하므로, 접속점(94)의 용량에 축적되어 있는 정전하를 MOS 트랜지스터(Qp 94)에 의해 접지전위 VSS(92)보다 MOS 트랜지스터(Qp 94)의 임계전압만큼 높은 전위까지 추출하고, 상기한 설명에 의해 MOS 트랜지스터(Qp 96)의 게이트 전위인 접속점(97)의 전위가 -VCC로 되기때문에, MOS 트랜지스터(Qp 96)에 의해 접지전위 VSS(92)까지 추출한다. 즉, 접속점(97)의 전위는 접지전위 VSS(92)까지 하강한다.

이후, 상기의 동작을 반복함으로써, 펌프커패시터구동펄스(96)에 펄스파형이 입력되고 있는 한, 두개의MOS 트랜지스터(Qp 91),(Qp 94)의 소오스전위인 접속점(94),(99)의 전위가 가장 낮아졌을때는 -VCC까지 하강한다. 따라서, 기판전위 VBB(93)는 두개의 MOS 트랜지스터(Qp 91),(Qp 94)의 임계전압만큼 접점(94),(99)보다 높은 전압까지 하강한다. 두개의 MOS 트랜지스터(Qp 91),(Qp 94)의 임계전압을 각각Vt(Qp 91), Vt(Qp 94)라고 하면, 기판전위 VBB(93)는,

-(VCC-Vt(Qp 91))

-(VCC-Vt(Qp 94))

로 표시되는 전위까지 하강한다.

이에 대해서, 펌프커패시터구동펄스(96)가 고전위로 고정되어 있을때는, 인버어터(Inv 95)의 출력인 접속점(97)은 저전위로 고정되고, 인버어터(Inv 95)의 출력인 접속점(98)은 고전위로 고정된다. 따라서 상기한 구성으로 되어 있기 때문에 펌핑동작도 행하지 않고, 기판전위 VBB(93)에 부전하를 공급하는 것을 정지한다.

상기 설명한 바와 같이, 전원투입시등의 초기상태에서 기판전위발생회로의 동작은, 제3도의 기판전위발생회로의 동작특성의 그래프의 기간 "a∼b"에 표시한 바와 같이, 기판전위 VBB는 서서히 하강하고, 제2도 및 제3도의 기간 "b∼c"은 기판전위검출신호 A가 고레벨로 되어 기판전위공급기 A가 동작하고, 기판전위 VBB가 하강할때에는, 기판전위의 외부전원전위 VCC에 거의 의존하지 않는 낮은 쪽의 설정된 전위 A까지 기판전위 VBB를 하강하고, 제2도 및 제3도의 기간 "c∼b"은 기판전위검출신호 A가 저레벨로 되어 기판전위공급기 A가 동작을 정지하고, 기판전위 VBB가 상승할때에는 기판전위의 외부전원전위 VCC에 거의 의존하지 않는 높은쪽의 설정된 전위 B까지 기판전위 VBB가 상승한후, 기판전위공급기 A의 동작을 개시하여 기판전위 VBB를 상승하기 시작한다. 이들 기간 "b∼c"과, 기간 "c∼b"을 반복함으로써, 제2도의 기판전위검출기 A와, 제3도의 기판전위 발생기의 히스테리시스특성을 표시할 수 있다. 따라서, 상기 기판전위검출기 A는 기판전위 VBB에 대한 일정에서 설정된 설정전위에 의해 상기 기판전위검출신호 A를 결정하지는 않는다. 이와반대로 기판전위발생회로는 기판전위 VBB에 대한 히스테리시스특성을 가지고 있다. 즉, 상기 기판전위공급기 A가 동작하고 있을때나 기판전위 VBB에 부전하를 주입하고 있을때보다 기판전위공급기 A의 동작이 정지하고 있을때에 기판전위 VBB의 설정전위를 높게 형성함으로써, 기판전위공급기 A가 동작중에는 외부전원전위 VCC에 거의 의존하지 않는 낮은 쪽의 기판전위 VBB의 설정전위보다 낮게 된후에 기판전위공급기 A의 동작이 정지되고, 기판전위공급기 A의 동작 정지중에는 외부전원전위 VCC에 거의 의존하지 않는 높은 쪽의 기판전위 VBB의 설정전위보다 높게된후에 기판전위공급기 A의 동작이 개시된다.

따라서, 기판전위공급기 A의 동작과 정지가 빈번하제 반복되지 않기때문에, 동작과 정지에 수반하여 소비되는 충방전전류가 불필요하게 소비되지 않는다. 결과적으로 기판전위발생회로의 소비전류를 감소할 수있다.

또한, 제어신호에 의해 동작이 제어되는 기판전위검출기 B와, 이 기판전위검출기 B에 의해 동작이 제어되는 기판전위공급기 B와, 이 기판전위검출기 B의 동작을 제어하는 제어신호를 발생하는 기판전위검출기제어신호발생기에 대해서 설명한다.

일반적으로, 반도체칩을 동작시켰을때, 기판에 대한 부전하의 공급량을 많게 하지않으면 안되는 기간과 적어도 되는 기간이 존재한다. 그러나 기판에 대한 부전하의 공급량을 많게 하기 위해서는, 기판전위 발생기의 능력을 상승시키지 않으면 안되고, 이에 따라서 기판전위발생기에 의한 소비전력도 커진다. 이 때문에, 전원투입시등 세트업시간내의 단기간에 기판전위를 하강하지 않으면 안될때나 주변회로등에서 기판전류가 많이 발생하고 있을등과 같이 부전하의 공급능력이 필요할때는, 기판전위공급기 B가 사용된다. 동작시나 전원투입시에는 소비전력은 크지만 기판전위에의 공급능력이 큰 기판전위발생회로를 동작시키고, 소비전력을 작게하지 않으면 안될때는 예를들면 대기시에는 기판전위에의 공급능력은 작으나 소비전력은 작은 기판전위발생회로만 동작시키는 방식을 취함으로써, 동작에 대한 능력을 만족하면서 한층 더 저소비전력화를 도모할 수 있다. 또, 기판전위검출회로에 있어서도 소비전력이 항상 발생하고 있기 때문에, 소비전력은 크나기판전위에 대해서의 응답속도가 빠른 회로를 사용하고, 소비전력을 작게하지 않으면 안될때는, 기판전위에 대해서의 응답속도는 느리나 소비전력은 작은 기판전위검출회로만 동작시키는 방식을 취함으로써, 동작에 대한 능력을 만족시키면서 한층 더 저소비전력화를 도모할 수 있다. 이때문에 상기한 구성의 기판전위발생기를 사용하는 편이 보다 좋다.

상기한 이유에 의해, 기판전위공급기 B는 기판전위공급기 A에 비해서, 소비전력은 크나 기판전위에의 공급능력이 큰 기판전위공급기를 사용하고, 기판전위검출기 B는 기판전위검출기 A에 비해서, 소비전력은크나 기판전위에 대해서의 반응속도가 빠른 기판전위검출기를 사용한다. 기판전위공급기 B에 대해서는, 기판전위공급기 A와 트랜지스터의 능력이나 커패시터의 용량등을 제외하고 회로구성은 동일하기 때문에, 동작은 상기한 기판전위공급기 A의 동작과 완전히 동일하다. 단, 제9도에서 커패시터(C91),(C92)의 용량을 크게하고, MOS 트랜지스터(Qp 91),(Qp 94)의 능력을 향상시키고 있기 때문에 펌프커패시터구동펄스의 1주기에서 기판에 공급할 수 있는 부전하의 양이 많아지고, 짧은 기간에 기판전위를 내릴 수 있다.

이하, 기판전위검출기 제어신호발생기에 대해서 설명한다. 제11도는 제어신호발생기의 회로도이다. 제11도에 있어서, (Qp 3l), (Qp 32)는 P형 MOS 트랜지스터,(C31), (C32)는 커패시터,(Inv 31)∼(Inv 36)은 인버어터회로, (Nand 31)은 낸드회로이다. 이 제어신호발생기는와 역상인 신호(CK33)를 인버어터(Inv 31)에 입력한다. 이 인버어터(Inv 31)의 출력전위를 게이트전위로 한 P형 MOS 트랜지스터(Qp 31)및 외부전원전압 VCC를 게이트 전위로 한 P형 MOS 트랜지스터(Qp 32)의 병렬체와 커패시터(C32)를 외부전원전압 VCC와 접지전위 VSS의 사이에 접속하고, 커패시터(C31)를 외부전원전압 VCC와 MOS 트랜지스터(Qp 31)의 게이터전위의 사이에 접속한다. 또, 두개의 MOS 트랜지스터(Qp 31),(Qp 32)의 드레인전위 및 인버어터(Inv、32)의 출력을 입력으로 하는 인버어터(Inv 33)와, 인버어터(Inv 33)의 출력을 입력으로 하는 2개의 인버어터(Inv 32),(Inv 34)와, 인버어터(Inv 34)의 출력과 인버어터(Inv 35)의 출력의 2개를 입력으로 하는 낸드회로(Nand 31)와, 낸드회로(Nand 31)의 출력을 입력으로 하는 인버어터(Inv 36)로 구성되어 있다.

상기와 같이 구성된 제어신호발생기에 있어서, 먼저 전원투입시의 동작에 대해서 설명한다. 전원투입시에는와 역상인 신호(CK33)는 저레벨의 신호로 되어있기 때문에와 역상인 신호(CK33)를 입력으로하는 인버어터(Inv 31)는 고전위를 출력하도록 한다. 또한 전원투입시에는 외부전원전압 VCC가 상승하기때문에, 커패시터(C31)에 의한 커플링에 의해, 커패시더(C31)의 외부전원전압 VCC 이외의 접속점(34)의 전위도 상승한다. 따라서 접속점(34)의 전위는 전원투입시 고전압으로 된다. 이때문에, MOS 트랜지스터(Qp 31)의 게이트전위는 접속점(34)의 전위이므로, 이 MOS 트랜지스터(Qp 31)는 off 상태로 되고, 또 MOS 트랜지스터(Qp 32)도 게이트전위 및 소오스전위가 외부전원전압 VCC이므로, 이 MOS 트랜지스터(Qp 32)도 off 상태로 된다. 그러므로 이들 MOS 트랜지스터(Qp 31),(Qp 32)의 공통의 드레인전위인 접속점(35)의 전위는 상승하지 않는다. 또한 접속점(35)은 접지전위 VSS와의 사이에 커패시터(C32)가 접속되어 있으므로, 전원투입시에는 외부전원전압 VCC의 상승에 의한 커플링에서의 접속점(35)의 전위 상승은 일어나지 않는다. 따라서, 접속점(35)의 전위는 전원투입시에 저전압으로 된다. 그리고, 서로의 입력과 출력을 단락시킨 형태의 인버어터(Inv 32), (Inv 33)에 의한 래치회로에의 입력인 접속점(35)의 전위가 저전위이므로, 인버어터(Inv 33)의 출력인 접속점(36)의 전위는 고전압의 신호로 래치된다.

따라서, 인버어터(Inv 34)의 입력인 접속점(36)의 전위가 고전위이기 때문에, 인버어터(Inv 34)의 출력이며 낸드회로(Nand 31)의 입력이 되는 접속점(37)의 전위는 저전위로 된다. 이에 의해, 낸드회로(Nand-31)의 다른 한쪽의 입력인와 역상인 신호(CK33)를 입력으로한 인버어터(Inv 35)의 출력이 어떠한 전위이어도, 접속점(38)은 고레벨로 되고, 이 접속점(38)을 입력으로 하는 인버어터(Inv 36)의 출력인 기판전위 검출회로발생기의 제어신호(39)는 저레벨로 된다.

또, 전원투입후 처음가 하강했을때는,와 역상인 신호(CK33)는 고레벨로 되기때문에, 인버어터(Inv 35)의 출력은 저레벨로 되고 낸드회로(Nand 31)의 출력은 고레벨로 되므로, 기판전위검출회로발생기의 제어신호(39)는 저레벨로 된다. 또 이때 동시에, 제어신호발생기의 입력이 되는와 역상인 신호(CK33)가 상기 기판전위검출기 B를 동작시키기 위하여 고전위로 되기때문에 상기에 의해 전원투입시 고전압이었던 접속점(34)의 커패시터(C31)에 축적된 정전하를와 역상인 신호(CK33)를 입력으로 하는 인버어터(Inv 31)에서 인출함으로써, 접속점(34)의 전위는 저전위로 된다. 이때문에 MOS 트랜지스터(Qp31)의 게이트전위는 접속점(34)의 전위이므로, 이 MOS 트랜지스터(Qp 31)는 on 상태로 된다. 그러므로, 이들 MOS 트랜지스터(Qp 31),(Qp 32)의 공통의 드레인전위인 접속점(35)에 접속된 커패시터(C32)에 MOS 트랜지스터(Qp 31)를 통하여 정전하를 공급함으로씨 접속점(35)의 전위는 고전압으로 된다. 그리고,서로의 입력과 출력을 단락시킨 형태의 인버어터(Inv 32), (Inv 33)에 의한 래치회로에의 입력인 접속점(35)의 전위가 고전위이므로, 인버어터(Inv 33)의 출력인 접속점(36)의 전위는 저전위의 신호로 래치된다. 따라서, 인버어터(Inv 34)의 입력인 접속점(36)의 전위가 저전위이기 때문에, 이 인버어터(Inv 34)의 출력이며, 낸드회로(Nand 31)의 입력이 되는 접속점(37)의 전위는 고전위로 된다. 따라서, 이 이후 전원을 계속 투입하는 한, 접속점(37)의 전위는 고전위의 상태를 계속 유지한다. 이에 의해,와 역상인 신호(CK33)를 입력으로 하는 인버어터(Inv 35)의 출력을 낸드회로(Nand 31)의 다른 한쪽의 입력으로 하고 있기때문에, 접속점(38)의 신호는와 역상인 신호로 된다. 그러므로, 기판전위검출회로발생기의 제어신호(39)는와 동상인 신호로 된다.

이상의 설명에 의해, 전원이 투입되고 및가 고레벨일때에는, 기판전위검출회로 발생기제어신호(39)는 저레벨로 되어 기판전위검출회로 B를 동작시키고, 대기하는 동안에는 기판전위 검출회로발생기제어신호(39)는 고레벨로 되어 기판전위검출회로 B의 동작을 정지시킬 수 있다.

다음에, 기판전위검출기 B에 대해서 설명한다. 제 6 도는, 기판전위발생회로를 구성하는 기판전위검출기B의 회로도를 표시한 것이다. 제6도에 있어서, 기판전위검출기 B는, P형 MOS 트랜지스터(Qp 61)∼(Qp 64)와, N형 MOS 트랜지스터(Qn 61)∼(Qn 64)로 구성되어 있다. 상기 기판전위검출기 B는, 이 기판전위검출기 B의 동작을 제어하기 위하여 기판전위검출기 제어신호발생기에 의해 발생된 기판전위검출기 제어신호를 입력하는 게이트를 가지는 P형 MOS 트랜지스터(Qp 61)와 P형 MOS 트랜지스터(Qp 62)의 병렬체와, 게이트를 접지전위 VSS(62)에 접속된 N형 MOS 트랜지스터(Qn 61)와 게이트소오스간을 단락시킨 N형 MOS 트랜지스터(Qn 62)의 직렬체를, 제1전원전위(64)와 기판전위 VBB(63)의 사이에 직렬로 접속점(66)에서 접속한다.

또 접속점(66)의 전위를 게이트입력으로 하는 P형 MOS 트랜지스터(Qp 63)와 N형 MOS 트랜지스터(Qn 63)를 제1전원전위(64)와 접지전위 VSS(62)의 사이에 직렬로 접속한 인버어터(Inv 61)의 출력인 P형 MOS 트랜지스터(Qp 63)와 N형 MOS 트랜지스터(Qn 63)의 접속점(67)의 전위를 P형 MOS 트랜지스터(Qp 62)의 게이트입력으로 해서 피이드백의 구성으로 되어있으며, 접속점(67)의 입력을 게이트입력으로 하는 P형 MOS 트랜지스터(Qp 64)와 N형 MOS 트랜지스터(Qn 64)를 전원전위 VCC(61)와 접지전위 VSS(62)의 사이에 직렬로 접속한 인버어터(Inv 62)의 출력을 기판전위검출신호 B로서 출력한다.

이상과 같이 구성된 기판전위검출기 B는, 트랜지스터의 능력이나 P형 MOS 트랜지스터(Qp 61)의 게이트입력이, 접지전위 VSS 대신에, 이 기판전위검출기 B의 동작을 제어하기 위하여 기판전위검출기 제어신호발생기에 의해 발생된 기판전위검출기 제어신호라는 것을 제외하고, 기판전위검출기 A와 동일 구성으로 되어있기 때문에, 상기 기판전위검출기 제어신호가 접지전위 VSS와 동일 레벨에서, 기판전위검출기 B가동작하고 있을때는, 즉 전원투입시나 동작시에는, 상기 설명한 기판전위검출기 A의 동작과 동일한 동작을행한다. 단, 트랜지스터의 능력을 향상하고 있기 때문에 기판전위에 대해서의 응답속도가 다른 기판전위검출신호 B를 발생한다. 또 기판전위검출기 B의 동작을 정지시키기 위하여, 기판전위검출기제어신호가 고레벨로 되어 있을때는 즉, 대기시에는, MOS 트랜지스터(Qp 61)가 off 상태로 되어 있다. 기판전위 VBB가 상당히 상승하여 MOS 트랜지스터(Qp 62)가 on 상태로 되어도, MOS 트랜지스터(Qp 62)는 상기한 바와같이 기판전위 VBB가 높은 쪽의 설정전위와 낮은 쪽의 설정전위사이의 전위차를 결정하는 트랜지스터이기때문에, 또한 MOS 트랜지스터(Qp 61)에 비해서 상당히 성능이 낮은 트랜지스터로 되기 때문에, 제 1전원전위(64)와 접점(66)사이에는

I64-66(b-c) =Idp 62

와 같이 상당히 작은 전류밖에 흐르지 않는다. 그리고, 접속점(66)의 전위는, MOS 트랜지스터(Qn 61),(Qn 62)의 각각의 드레인전류(Idn 61)(Idn 62)와 I64∼66(b∼c)가 등가일때의 전위로 된다. 그리고 기판전위가 낮아지고, MOS 트랜지스터(Qp 63),(Qn 63)에 의해 구성되는 인버어터(Inv 61)의 입력전압인 접속점(66)의 전위가 인버어터(Inv 61)의 출력을 반전시키는 전압, 소위 인버어터(Inv 61)의 임계전압에 도달했을때는, MOS 트랜지스터(Qn 61),(Qn 62)의 임계전압을 각각 (Vtn 61)(Vtn 62)라고 하면, MOS 트랜지스터(Qn 61),(Qn 62)의 각각의 드레인전류(Idn 61),(Idn 62)는

Idn 61=β(-V68-Vtn)²

Idn 62=β((V68-VBB) -Vtn)²

으로 표시된다. 따라서, 3개의 MOS 트랜지스터(Qp 61),(Qp 62),(Qn 61)의 드레인전위인 접속점(66)의 전위가 인버어터(Inv 61)의 출력을 반전시키는 전압, 소위 인버어터(Inv 61)의 임계전압에 도달했을때도

Idp 62=Idn 61=Idn 62

로 될때까지 즉, MOS 트랜지스터(Qp 62)의 상당히 작은 드레인전류와 MOS 트랜지스터(Qn 6l),(Qn 62)의 드레인전류가 등가로 될때까지만 기판전위 VBB(63)가 하강한다. 그러므로, 실제 동작시키고 있을때의 기판전위의 상태에서는 접속점(66)의 전위는 대략 저레벨로 된다. 따라서 접속점(67)의 전위는 고레벨로 되고, 기판전위검출신호 B(65)는 저레벨로 되고, MOS 트랜지스터(Qp 62)는 off 상태로 되므로, 상기 기판전위검출기제어신호가 저레벨로 될때까지 이 상태를 유지한다. 따라서 상기 기판전위검출기제어신호가 고레벨일때는, 기판전위검출기 B에 의한 소비전력은 없게 되고, 또한 기판전위검출신호는 저레벨로 되고 있기때문에, 기판전위공급기도 동작하지 않게되어 소비전력을 저감화할 수 있다.

이상과 같이 본 발명은, 기판전위공급기가 기판전위에 부전하를 주입하고 있을때보다 기판전위공급기의 동작이 정지하고 있을때에 기판전위의 설정전위를 높게 형성함으로써, 기판전위공급기가 동작중에는 낮은쪽의 기판전위의 설정전위보다 낮게된후, 기판전위공급기의 동작이 정지되고, 기판전위공급기의 동작이 정지중에는 높은쪽의 기판전위의 설정전위보다 높게된 후에 기판전위공급기의 동작이 개시되는 바와 같은 히스테리시스특성을 가진 동작을 행하는 기판전위발생회로를 형성한다.

따라서, 기판전위 VBB의 일점의 설정전위의 상하로 기판전위공급기를 동작시키거나 정지시킴으로써 동작과 정지의 반복횟수가 많아지고, 동작과 정지에 수반하여 소비되는 신호선 및 트랜지스터등의 용량이 충방전전류등에 의해서, 기판전위공급기의 소비전류를 삭감해도, 소비전류가 증대한다는 문제점을 없애고, 상기 기판전위공급기의 동작과 정지를 필요이상으로 반복하는 일없이 기판전위발생기에서 불필요한 소비전류의 증대를 방지할 수 있다.

또, 복수의 기판전위발생회로중에서 적어도 1개는 대기용으로 항상 상기 기판전위검출기가 동작하고 있으며, 상기 기판전위발생회로의 적어도 1개는 동일반도체 기판상에서 기판전위검출회로 제어신호발생기에서 발생된 제어신호에 의해 기판전위검출회로를 제어하는 구성을 취함으로써 전원투입시등 세트입시간내의 단기간에 기판전위를 하강하지 않으면 안될때나 주변회로등에서 기판전류가 많이 발생하고 있을때등과 같이 부전하의 공급능력이 필요할때는 기판전위공급기 B가 사용된다. 동작시나 전원투입시에는, 소비전력은 크지만 기판전위에의 공급능력이 큰 기판전위발생회로를 동작시키고, 소비전력을 작게하지 않으면 안될때는, 예를들면 대기시에는, 기판전위에의 공급능력은 작으나 소비전력은 작은 기판전위발생회로만을 동작시키는방식을 취함으로써, 동작에 대한 능력을 만족하면서 한층 더 저소비전력화를 도모할 수 있다. 또 기판전위검출회로에 있어서도 소비전력이 항상 발생하고 있기때문에, 소비전력은 크나 기판전위에 대해서의 응답속도가 빠른 회로를 사용하고, 소비전력을 작게하지 않으면 안될때는 기판전위에 대해서의 응답속도는 느리나 소비전력은 작은 기판전위검출회로만 동작시키는 방식을 취함으로써 동작에 대한 능력을 만족하면서 한층 더 저소비전력화를 도모할 수 있다.

또, 제 1전원전위와 기판전위사이에서 전위를 검출하는 회로와, 제 1전원전위와 접지전위사이에서 증폭하는 회로와, 제2전원전위와 접지전위사이에서 중폭하는 회로를 가지고, 제1전원전위와 제2전원전위가 다르고, 제1전원전위와 접지전위사이에서 증폭하는 회로의 출력신호와, 출력신호와 반전신호인 제1전원전위와 접지전위사이에서 증폭하는 회로의 출력신호의 사이에, 게이트를 제1전원전위로 입력하는 제1의 N형MOS 트랜지스터, 제2, 제3의 P형 MOS 트랜지스터, 게이트를 제1전원전위로 입력하는 제4의 N형 MOS 트랜지스터의 순서로 접속하고, 제2, 제3의 P형 MOS 트랜지스터의 접속점에 제2전원전위를 접속하고, 제2,제3의 P형 MOS 트랜지스터의 게이트를, 각각 제3,제2의 P형 MOS 트랜지스터의 드레인에 접속하고, 제2,제3의 P형 MOS 트랜지스터의 드레인전위의 어느하나를 입력하는 제2전원전위와 접지전위사이에서 증폭하는 회로의 출력을 기판전위검출신호로서 발생하는 구성을 취함으로써, 제1전원전위가 제 2전원전위보다 낮아도, 관통전류가 발생한 그대로 형성되지 않으므로, 저소비전력화를 도모할 수 있다.

Claims

기준전위와 기판의 수신된 기판전위에 응답하여 변경되는 제1, 제2상태를 가지는 기판전위검출신호를발생하고, 상기 기판전위검출신호는, 기판전위가 소정의 낮은 쪽의 설정전위로 하강할때마다 제2상태로 되고, 상기 기판전위가 소정의 낮은 쪽의 설정전위보다 높은 소정의 높은 쪽의 설정전위로 상승할때마다 제1상태로 되는 기판전위검출기와, 동작시에 기판에 전하를 공급하고 기판전위검출기로부터 수신된 기판전위검출신호에 따라서 동작되고, 상기 기판전위검출신호가 제2상태일때에는 기판전위를 상승시키기 위해 비동작상태로 되고, 상기 기판전위검출신호가 제1상태일때에는 기판전위를 하강시키기 위해 동작상태로 되는 기판전위공급기를 포함한 것을 특징으로 하는 기판전위발생회로.
제1항에 있어서, 상기 기판전위검출기는, 병렬접속된 제1, 제2의 MOS 트랜지스터와 직렬접속된 제3, 제4의 MOS 트랜지스터를 포함하고, 상기 제1 내지 제4의 MOS 트랜지스터는 기준전위와 기판전위사이에 접속되고, 상기 제3, 제4의 MOS 트랜지스터는 기판전위를 검출하기 위한 MOS 트랜지스터이고, 상기 기판전위공급기가 동작할때에 낮은 쪽의 설정전위를 공급하기 위해 상기 제2의 MOS 트랜지스터를 ON하고, 상기 기판전위공급기가 동작하지 않은때에 높은 쪽의 설정전위를 공급하기 위해 상기 제2의 MOS 트랜지스터를 OFF하는 것을 특징으로 하는 기판전위발생기.
제1항에 있어서, 상기 기판전위를 발생하는 내부전위발생기를 부가하여 포함한 것을 특징으로 하는 기판전위발생기.
제3항에 있어서, 상기 기판전위검출기는, 상기 기준전위와 기판전위사이의 전위를 검출하는 검출기와, 상기 기준전위와 접지전위사이의 전위를 증폭하는 제1앰프와, 전원공급전위와 접지전위사이의 전위를 증폭하는 제2앰프를 포함하고, 상기 기준전위는 상기 전원공급전위와 상이하고, 상기 기판전위검출기는, 상기 기준전위에 접속된 게이트를 가지는 제1의 N형 MOS 트랜지스터와, 제1앰프의 출력과 제1앰프의 반전출력사이에 직렬접속된 제2 ,제3의 P형 MOS 트랜지스터와 제4의 N형 MOS 트랜지스터를 부가하여 포함하고, 상기 제4의 N형 MOS 트랜지스터는 상기 기준전위에 접속된 게이트를 가지고, 상기 제2,제3의 P형 MOS 트랜지스터의 접속점은 상기 전원공급전위에 접속되고, 상기 제2, 제3의 P형 MOS 트랜지스터의 게이트는 제3,제2의 P형 MOS 트랜지스터의 드레인에 각각 접속되고, 상기 제2앰프는 입력으로서 상기 제2의 P형 MOS 트랜지스터의 드레인전위를 수신하고 또한 상기 기판전위검출신호를 출력하는 것을 특징으로 하는 기판전위발생기.
기준전위와 기판의 수신된 기판전위에 응답하여 변경되는 제1, 제2상태를 가지는 제1기판전위검출신호를 발생하고, 상기 제1기판전위검출신호는, 기판전위가 소정의 낮은 쪽의 제1설정전위로 하강할때마다 제2상태로 되고, 상기 기판전위가 소정의 낮은 쪽의 제1설정전위보다 높은 소정의 높은 쪽의 제1설정전위로 상승할때마다 제 1상태로 되는 제 1기판전위검출기와, 동작시에 기판에 전하를 공급하고 제 1 기판전위검출기로부터 수신된 제1기판전위검출신호에 따라서 동작되고, 상기 제1기판전위검출신호가 제2상태일때에는 기판전위를 상승시키기 위하여 비동작상태로 되고, 상기 제 1기판전위검출신호가 제1상태일때에는 기판전위를 하강시키기 위해 동작상태로 되는 제1기판전위공급기와, 상기 기판전위가 신속하게 상승되어야할때 제어신호를 공급하는 제어신호 발생기와, 제어신호발생기로부터 수신된 제어신호에 의해 동작하고, 제1기판전위검출기보다 신속한 응답을 행하고, 기준전위와 기판의 수신된 기판전위에 응답하여 변경되는 제3, 제 4 상태를 가지는 제 2 기판전위검출신호를 발생하고, 상기 제 2 기판전위검출신호는, 기판전위가 소정의 낮은 쪽의 제2설정전위로 하강할때마다 제4상태로 되고, 상기 기판전위가 소정의 낮은 쪽의 제2설정전위보다 높은 소정의 높은 쪽의 제2설정전위로 상승할때마다 제3상태로 되는 제2기판전위검출기와, 동작시에 기판에 전하를 공급하고 제2기판전위검출기로부터 수신된 제2기판전위검출신호에 따라서 동작되고, 상기 제2기판전위검출신호가 제4상태일때에는 기판전위를 상승시키기 위하여 비동작상태로 되고, 상기 제2기판전위검출신호가 제3상태일때에는 기판전위를 하강시키기 위해 동작상태로 되는 제2기판전위공급기를 포함한 것을 특징으로 하는 기판전위발생회로.
제5항에 있어서, 상기 제어신호발생기는, 서로 병렬로 접속된 제1, 제2의 MOS 트랜지스터를 포함하고, 상기 제1의 MOS 트랜지스터는 전원공급에 의해 발생되는 전원공급전위에 접속된 게이트를 가지고, 상기 제2의 MOS 트랜지스터는 제어신호를 수신하는 게이트를 가지고, 상기 제1,제2의 MOS 트랜지스터는 전원공급전위와 접지전위사이에서 커패시터에 직렬로 접속되고, 상기 제1, 제2의 MOS 트랜지스터와 상기 커패시터의 접속점의 전위는, 전원공급의 온상태를 검출하기 위해 전원공급이 온될때에 저레벨로 되는것을 특징으로 하는 기판전위발생회로.
제5항에 있어서, 상기 제1,제2기판전위검출기중 적어도 하나는, 상기 기준전위와 기판전위사이의 전위를 검출하는 검출기와, 상기 기준전위와 접지전위사이의 전위를 증폭하는 제1앰프와, 전원공급전위와 접지전위사이의 전위를 증폭하는 제2앰프를 포함하고, 상기 기준전위는 상기 전원공급전위와 상이하고, 상기기판전위검출기는, 상기 기준전위에 접속된 게이트를 가지는 제 1의 N형 MOS 트랜지스터와, 상기 제 1앰프의 출력과 상기 제1앰프의 반전출력사이에 직렬로 접속된 제2, 제3의 P형 MOS 트랜지스터와 제4의 N형 MOS 트랜지스터를 포함하고, 상기 제4의 N형 MOS 트랜지스터는 상기 기준전위에 접속된 게이트를 가지고, 상기 제2, 제3의 P형 MOS 트랜지스터의 접속점은 전원공급전위에 접속되고, 상기 제2, 제3의 P형 MOS 트랜지스터의 게이트기판전위 제3, 제2의 P형 MOS 트랜지스터의 드레인에 각각 접속되고, 상기 제2앰프는 입력으로서 상기 제2의 P형 MOS 트랜지스터 또는 상기 제3의 P형 MOS 트랜지스터의 드레인전위를 수신하고 또한 상기 기판전위검출신호를 출력하는 것을 특징으로 하는 기판전위발생기.
제5항에 있어서, 상기 기준전위를 발생하는 내부전위발생기를 부가하여 포함한 것을 특징으로 하는 기판전위발생기.
제5항에 있어서, 상기 제어신호는 전원이 투입되어 부전하가 공급될때에 발생하는 것을 특징으로 하는 기판전위발생기.